DE3875555T2

DE3875555T2 - Digitale video-verarbeitungsschaltung fuer fernsehsignale.

Info

Publication number: DE3875555T2
Application number: DE8888307680T
Authority: DE
Inventors: David Lowell Mcneely; Donald Henry Willis
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1987-08-19
Filing date: 1988-08-18
Publication date: 1993-05-19
Anticipated expiration: 2008-08-19
Also published as: CN1018135B; ES2036685T3; JPS6471274A; CN1031634A; EP0304308A3; JP2997884B2; EP0304308A2; KR890004560A; HK1000198A1; EP0304308B1; DE3875555D1; KR960016437B1; US4782391A

Description

Die Erfindung betrifft ein digitales Fernseh (TV)-Signalverarbeitungssystem für die gleichzeitige Anzeige einer Vielzahl von Bildern auf einem einzigen Bildschirm oder zum Erhalt anderer Bildeffekte, beispielsweise Zoomen oder "Fliegenauge" (fly's eye).
In den vergangenen Jahren war aufgrund der größeren Verfügbarkeit von billiger digitaler Hardware und billigem Speicher ein steigendes Interesse für digitales Fernsehen zu verzeichnen. Das digitale Fernsehen gestattet dem Benutzer, die einlaufenden Video- oder Bildsignale neu zu formatieren. In einem mit einem pix-in-pix-Feature ausgestatteten digitalen TV-Gerät definiert beispielsweise ein Hilfs- oder Sekundärvideosignal SVS (beispielsweise von einem Videocassettenrecorder-Empfänger und IF-Schaltungen) ein kleines Bild auf dem Anzeigeschirm als Einsatz innerhalb eines durch ein Haupt- oder Primärvideosignal PVS (beispielsweise von einem TV-Empfänger und IF-Schaltungen) definierten Vollbild.
Wenn entweder das Primär- oder das Sekundärvideosignal kein Standardsignal ist, können Takt- oder Schräglauffehler (skew errors) im angezeigten Einsatzbild auftreten, die sich als gezahnte vertkale Kanten äußern. Wie hier verwendet, ist ein nicht standardisiertes Signal ein Videosignal mit einer nicht standardisierten Anzahl von Farbhilfsträgerzyklen (color subcarrier cycles) in einer horizontalen Periode und gewöhnlich mit einer nicht konstanten oder flimmernden horizontalen Periode. Typische Beispiele eines nicht standardisierten Signals sind Videosignale, die von einem Videocassettenrecorder (VCR) oder einem Videoplattenspieler (VDP) erzeugt werden. Die zyklischen Variationen in der horizontalen Zeilenpericde (auch als time base errors bekannt) werden typischerweise durch Variationen in der Band- oder Plattengeschwindigkeit verursacht.
Die Schräglauffehler treten nicht nur auf, wenn eines (oder beide) der einlaufenden Videosignale nicht standardisiert ist (sind), sondern sie können auch auftreten, wenn zwei standardisierte Videosignale von zwei Quellen empfangen werden, die nicht miteinander sychronisiert sind. Dies ist so, weil die Synchronsignale, während sie innerhalb der Toleranzgrenzen eines bestimmten Signalstandards (beispielsweise NTSC) sind, verschiedene Frequenzen besitzen, wobei die Synchronsignale in der Phase eine Präzession relativ zueinander aufweisen und Schräglauffehler verursachen können.
Um zu verstehen, wie diese Takt oder Schräglauffehler das überlagerte eingesetzte Bild beeinträchtigen können, ist es nützlich zu wissen, wie die Primär- und Sekundärvideosignale PVS und SVS in einem typischen pix-in-pix-TV-Empfänger verarbeitet werden. Das Sekundärvideosignal SVS wird zu Zeitpunkten abgetasten und digitalisiert, die von einem Abtasttaktsignal bestimmt werden. Die das Sekundärvideosignal SVS repräsentierenden digitalen Abtastwerte werden dann sowohl horizontal als auch vertikal fein abgetastet (subsampled), um eine Folge von Abtastwerten zu entwickeln, die ein Bild reduzierter Größe repräsentieren. Für die 3:1 Reduktion der Bildgröße beispielsweise wird jeder dritte Abtastwert und jede dritte Zeile gespeichert, und die dazwischenliegenden Abtastwerte und Zeilen werden verworfen (discarded).
Die während eines Halbbilds des Sekundärvideosignals SVS abgenommenen digitalen Abtastwerte werden in einem Halbbildspeicher gespeichert. Diese Abtastwerte werden aus dem Speicher unter Verwendung eines Taktsignals ausgelesen, das wünschenswerterweise auf das Anzeigeablenkungssignal (beispielsweise die horizontale Synchronkomponente des Primärvideosignals PVS) bezogen ist. Die aus dem Speicher ausgelesenen Abtastwerte werden in ein Analogsignal SVS' umgewandelt, das für das Sekundärbild reduzierter Größe repräsentativ ist. Ein Videoschalter mit Eingangsanschlüssen, die zum Empfang des Primärvideosignals PVS und des Sekundärvideosignals SVS' reduzierter Größe angeschlossen sind, leitet ständig ein geeignetes der zwei Eingangssignale zu einer Anzeigevorrichtung, um ein kleines Bild innerhalb eines großen Bildes zu erzeugen. Die US 4,638,360 (Christopher et al.) mit dem Titel "TIMING CORRECTION FOR A PICTURE-IN-PICTURE TELEVISION SYSTEM" beschreibt anschaulich einen pix-in-pix-TV-Empfänger und eine Korrektur von Schräglauffehlern dafür.
Das vorstehende Patent von Christopher et al. zeigt zwei Ausführungsformen des pix-in- pix-TV-Empfängers. In einer Ausführungsform (Fig. 2) ist das Abtasttaktsignal mit der Farbimpulskomponente (color burst component) des Sekundärvideosignals SVS verriegelt. In der zweiten Ausführungsform (Fig. 3) ist das Abtasttaktsignal mit der Farbimpulskomponente des Primärvideosignals PVS verriegelt. In beiden Ausführungsformen sind die digitalen Abtastwerte auf Schräglauffehler korrigiert: (1) bevor sie im Speicher gespeichert werden (um auf durch Variationen in der horizontalen Zeilenperiode des Sekundärvideosignals SVS verursachte Schräglauffehler zu korrigieren), und (2) nachdem sie aus dem Speicher ausgelesen werden (um auf durch Variationen in der horizontalen Zeilenperiode des Primärvideosignals PVS verursachte Schräglauffehler zu korrigieren).
Erfindungsgemäß wird das Haupt- oder Systemtaktsignal FCS in Phase mit dem für die Synchronisation der Anzeigeablenkschaltungen verwendeten Taktsignal verriegelt. Eine zum Empfang des Haupttaktsignals FCS angeschlossene und auf die Synchronkomponente des Sekundärvideosignals ansprechende Einrichtung erzeugt ein schräglaufverschobenes Taktsignal (skew shifted clock signal) SCS mit (1) einer Phase, die mit der Phase der Synchronkomponente des Sekundärvideosignals SVS abgeglichen ist, und mit (2) einer Periode, die gleich der des ersten Taktsignals FCS zwischen aufeinanderfolgenden Phaseneinstellungen ist. Ein Analog-Digital-Konverter wandelt das Sekundärvideosignal SVS in eine Folge von digitalen Abtastwerten um, die gleichzeitig mit dem schräglaufversetzten Taktsignal SVS auftreten. Eine Taktübertragungseinrichtung, die auf das Haupttaktsignal FCS und das schräglaufverschobene Taktsignal SCS anspricht, wandelt die Folge digitaler Abtastwerte, die synchron mit dem schräglaufversetzten Taktsignal auftreten, in eine Folge digitaler Abtastwerte um, die synchron mit dem Haupttastsignal auftreten. Ein auf das Haupttaktsignal FCS ansprechender Speicher speichert die digitalen Abtastwerte und liefert sie an einen seiner Ausgangs-Ports in Synchronisation mit dem Haupttaktsignal.
Wenn die vorliegende Erfindung zur Erzeugung eines Meinen eingesetzten Bildes in einem großen Hauptbild (beispielsweise im pix-in-pix-Modus) verwendet wird, werden sowohl das Systemtaktsignal FCS als auch das schräglaufverschobene Taktsignal SCS in der Frequenz um einen Reduktionsfaktor N geteilt. Ein A/D-Konverter, der auf das frequenzgeteilte schräglaufverschobene Taktsignal SCS/N anspricht, tastet das Sekundärvideosignal fein ab. Eine Taktübertragungseinrichtung, die auf die in der frequenzreduzierten Taktsignale SCS/N und FCS/N anspricht, übersetzt eine Folge digitaler Abtastwerte, die bei der SCS/N-Frequenz auftreten, in eine Folge digitaler Abtastwerte, die bei der FCS/N-Frequenz auftreten.
Die digitalen Abtastwerte von der Taktübertragungseinrichtung werden mit der reduzierten FCS/N-Frequenz in den Speicher geschrieben, jedoch aus dem Speicher mit der vollen FCS-Frequenz ausgelesen. Die digitalen Abtastwerte aus dem Speicher werden in ein Analogsignal umgewandelt, das für das Sekundärbild reduzierter Größe repräsentativ ist. Ein Videoschalter, der auf ein Schnellschaltsignal (fast switching signal) FST anspricht und angeschlossen ist, um das Primärvideosignal PVS und das für das Sekundärbild reduzierter Größe repräsentative Analogesignal SVS' zu empfangen, leitet ein geeignetes der zwei Eingangssignale auf die Anzeigevorrichtung, um ein kleines Bild innerhalb eines großen Bildes zu erzeugen.
Alternativ ist es möglich, den A/D-Wandler und die Taktübertragungsschaltung bei den vollen Taktfrequenzen FCS und SCS zu betreiben. In diesem Fall wird das Sekundärvideosignal SVS zu der Zeit fein abgetastet, wenn es im Speicher abgespeichert wird. Beispielsweise wird für eine 3:1 Reduktion (d.h. N=3) jeder dritte Abtastwert und jede dritte Zeile gespeichert, und die Pixel- und Zeilenadressen werden bei jedem dritten Abtastwert bzw. bei jeder dritten Zeile um eins erhöht.
In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung, wird das Konzept der Verwendung von zwei Takten - ein mit der Anzeige verriegelter Haupttakt FCS und ein mit der Synchronkomponente des Sekundärvideosignals verriegelter schräglaufverschobener zweiter Takt SCS - in einem Fernsehempfänger mit TV- Kanalauswahlmodus verwendet. Im TV-Kanalauswahlmodus wird eine Anzahl von Kanälen (beispielsweise 9, 12, 16 usw.) gleichzeitig auf dem Schirm angezeigt, so daß der Benutzer ein Programm auswählen kann, ohne die TV-Kanäle einzeln durchschalten zu müssen.
Im TV-Kanalauswahlmodus wird das zweite Taktsignal aufeinanderfolgend in der Phase mit den Synchronkomponenten der jeweiligen Kanäle verriegelt, bevor die zugeordneten Videosignale fein abgetastet werden. Das Haupt- oder Systemtaktsignal bleibt andererseits mit den Anzeigeablenksignalen HDSD und VDSD verriegelt. Die Taktübertragungseinrichtung übersetzt die synchron mit den zugeordneten Synchronkomponenten auftretenden digitalen Abtastwerte sequenziell in eine Folge synchron mit dem Haupttaktsignal auftretender digitaler Abtastwerte. Die übersetzten Abtastwerte werden in einem Rasterabbildungsspeicher (raster-mapped memory) gespeichert und auf dem Bildschirm angezeigt, um mehrere Bilder zu erzeugen.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird die obenstehende Technik zum Erzeugen eines Fliegenaugeneffekts eingesetzt. Im Fliegenaugenmodus zeigt der Fernsehempfänger eine Anzahl identischer Bilder (beispielsweise 9, 12, 16 usw.) auf dem Bildschirm an. Die Bilder können entweder identisch oder zeitlich um ein Halbbild-Intervall verschoben sein, sie werden jedoch alle von einem einzigen Fernsehprogramm erzeugt. Bei diesem Verfahren bleibt das Haupttaktsignal mit der Anzeige verriegelt, und das zweite Taktsignal ist in der Phase mit der Synchronkomponente des Kanals verriegelt, der im Fliegenaugenmodus angezeigt wird.
Es zeigen:
Fig. 1 ein Blockdiagramm eines digitalen Fernsehempfängers mit einem Teil eines Videozusatzprozessors (video features processor) in Übereinstimmung mit den Prinzipien der vorliegenden Erfindung;
Fig. 2 ein ausführliches Blockdiagramm des Videozusatzprozessors;
Fig. 3 eine Taktübertragungseinrichtung, die für die Verwendung mit dem Videozusatzprozessor der Fig. 2 geeignet ist;
Fig. 4 einen Schaltkreis zum Erzeugen eines Referenzsignals REF, das für die Verwendung in der Taktübertragungsschaltung der Fig. 3 geeignet ist;
Fig. 5 eine Schaltung zum Erzeugen einer Vielzahl von in der Taktübertragungsschaltung der Fig. 3 verwendeten Takte und
Fig. 6 bis 8 Wellenform-Diagramme, die für das Verständnis der Arbeitsweise der Taktübertragungsschaltung der Fig. 3 hilfreich sind.
In den Zeichnungen stellen verschiedene Blöcke verbindende Linien je nach dem entweder einzelne Leiterverbindungen für Analogsignale oder Busse für binäre Digitalsignale dar. Ein Wert neben dem eine bestimmte Verbindungslinie schneidenden Slash- oder/-zeichen stellt die Anzahl paralleler Anschlüsse dieser Leitung oder dieses Busses dar, und ein Wert in Klammern stellt die Wiederholungsrate der Abtastungen dar.
Einem im Bereich der Fernsehsignalverarbeitung tätigen Fachmann ist klar, daß die Erfindung sowohl auf digitale als auch analoge Darstellungen des Videosignalgemischs angewendet werden kann. Für die nachstehende detaillierte Beschreibung wird jedoch angenommen, daß das Videosignalgemisch ein binäres Digitalsignal ist.
Es wird weiterhin angenommen, daß das einlaufende Videosignal nominell mit dem NTSC-Standardformat konform ist. Beispiele von Signalen, die nominell mit dem NTSC-Standardformat in Einklang sind, sind Videosignale, die von einem Videocassettenrecorder oder einem Videoplattenspieler (nachstehend nicht standardisierte Videosignale) erzeugt werden.
Fig. 1 zeigt einen speichergestützten Fernsehempfänger 10 zum gleichzeitigen Verarbeiten von Videosignalen von zwei unabhängigen Quellen 12 und 14. Die Quelle 12 (beispielsweise eine Fernsehantenne, -empfänger und IF-Schaltungen) stellt ein erstes Basisband-Videosignalgemisch CV1 bereit. Die Quelle 14 (beispielsweise Videocassettenrecorder VCR) entwickelt ein zweites Basisband-Videosignalgemisch CV2.
Das erste und zweite Videosignalgemisch CV1 und CV2 werden jeweils auf ein paar elektronischer Schalter 16 und 18 gegeben. Der Schalter 16, der auf ein Auswahlsignal SS anspricht, wählt eines der beiden Eingangssignalen CV1 und CV2 (nachstehend als Primärvideosignal PVS bezeichnet) aus, um es auf einen ersten Eingangsanschluß eines dritten elektronischen Schalters 20 zu geben. Der zweite Schalter 18, der auf das invertierte Auswahlsignal anspricht, gibt das andere der beiden Eingangssignale CV1 und CV2 (nachstehend als Sekundär- oder Hilfsvideosignal SVS bezeichnet) auf einen Analogsignalprozessor (ASP) 50.
Wie vorstehend angegeben, entwickelt das Primärvideosignal PVS ein großes Bild voller Größe auf dem Fernsehbildschirm, auf das ein durch das Sekundärvideosignal SVS enwickeltes kleines Bild reduzierter Größe projiziert wird. Der Benutzer entscheidet, welches der beiden einlaufenden Videosignale CV1 und CV2 für die Bildung des großen Bildes verwendet wird. Das andere Videosignal wird automatisch zum Erzeugen des kleinen Bildes verwendet. Der Steuermicroprozessor (nicht gezeigt) des Fernsehempängers 10 erzeugt die Auswahlsignale SS und SS in Abhängigkeit von der Benutzereinstellung.
Der Analogsignalprozessor 50 weist einen Tiefpaßfilter 52 und einen Bandpaßfilter 54 auf. Der Tiefpaßfilter 52 mit einer oberen Grenzfrequenz von circa 1,5 MHz läßt ein Helligkeitssignal (luma signal, als Sekundärhelligkeitssignal YS bezeichnet) unter Ausschluß eines Farbsignals (chroma signal) durch. Wie später klar werden wird, dient der Tiefpaßfilter 52 zusätzlich als Trennfilter (antialiasing filter) in horizontaler Richtung. Der Bandpaßfilter 54 mit einem Durchlaßband von ungefähr 3,58 MHz ± 0,5 MHz gewinnt die Farbkomponente CS vom Sekundärvideosignal SVS. Ein zum Empfang des Farbsignals CS angeschlossener Farbdemodulator 56 entwickelt ein Paar von Basisband-Farbdifferenzsignalen US und VS (beispielsweise R-Y und B-Y). Die Schaltungen (beispielsweise LPF 52 usw.) im Block 50 sind herkömmlicher Art, deshalb sind sie nicht ausführlich beschrieben.
Das Sekundärhelligkeitssignal YS wird auf einen Sync-Separator 58 gegeben, um die horizontalen und vertikalen Sync-Impulse zu erhalten. Das Ausgangssignal des Sync- Separators 58 wird auf einen Sync-PLL-Kreis 60 gegeben, um an einem seiner Ausgänge ein Sekundär-Horizontal-Sync-Signal HSSS zu erzeugen. Der Sync-PLL-Kreis 60 verbessert die Rausch-Unempfindlichkeit der aus dem Sekundärvideosignal SVS erhaltenen horizontalen Taktinformation.
Die horizontalen und vertikalen Sync-Impulse am Ausgang des Sync-Separators 58 werden desweiteren auf einen Tiefpaßfilter 62 gegeben, um an einem seiner Ausgänge nur die vertikalen Sync-Impulse unter Ausschluß der horizontalen Sync-Impulse bereitzustellen. Die vertikalen Sync-Impulse vom Tiefpaßfilter 62 werden zu einem Schwellendetektor 64 geleitet, um ein Sekundär-Vertikal-Sync-Signal VSSS zu erzeugen.
Die Ausgangssignale vom Analogsignal-Verarbeitungsblock 50 (d.h., YS, US, VS, HSSS und VSSS) werden auf einen Videozusatzprozessor (VFP) 100 der vorliegenden Erfindung gegeben. Das analoge Ausgangssignal SVS' des Videozusatzprozessors 100, das für das Sekundärbild reduzierter Größe repräsentativ ist, wird auf den zweiten Eingangsanschluß des Videoschalters 20 gegeben. Wie vorstehend angegeben ist, gibt der auf das Schnellschaltsignal FST ansprechende Schalter 20 ein geeignetes der zwei Eingangssignale PVS und SVS' auf die Signalverarbeitungsschaltungen 22 des Fernsehempfängers.
Die Signalverarbeitungsschaltungen 22 erzeugen rote, grüne und blaue Steuersignale aus dem vom Videoschalter 20 bereitgestellten Videosignalgemisch. Diese Signale werden auf die jeweiligen roten, grünen und blauen Elektronenkanonen einer Bildröhre oder Anzeige 24 gegeben. Die Signalverarbeitungsschaltungen 22 erzeugen zusätzlich ein paar horizontaler und vertikaler Ablenksignale HDSD und VDSD aus dem Primärvideosignal PVS, um es auf die horizontalen und vertikalen Ablenkspulen 26 der Anzeige 24 zu geben. Die roten, grünen und blauen Elektronenstrahlen, die auf die entsprechenden Steuer- und Ablenksignale ansprechen, tasten ein Raster auf dem Bildschirm 28 ab, um das gewünschte kleine Bild innerhalb eines großen Bildes zu erzeugen.
Die Konstruktion und der Betrieb des erfindungsgemäßen Videozusatzprozessors 100 wird nachstehend in Verbindung mit Fig. 2 beschrieben. Ein spannungsgesteuerter Oszillator (VCO) 102 erzeugt in Abhängigkeit von einem tiefpaßgefilterten Phasenfehlersignal PESL ein erstes Taktsignal FCS, das in der Phase und in der Frequenz mit der horizontalen Sync-Komponente HSSD des Primärvideosignals PVS verriegelt ist.
Die nominelle Frequenz des ersten Taktsignals FCS wird auf das 1374-fache der horizontalen Sync-Frequenz FH festgesetzt. Im NTSC-System wird die horizontale Sync- Frequenz FH auf das 2/455-fache der Farb-Feinträger-Frequenz von 3,58 MHz gesetzt. Dies wiederum setzt FH auf circa 15,734 kHz und FFCS auf circa 21,6 MHz.
Ein Zähler 104 teilt das erste Taktsignal FCS durch 1374 und erzeugt ein Signal mit einer Phase, die abgeglichen mit dem ersten Taktsignal FCS ist und eine Frequenz besitzt, die in entwa gleich der Frequenz FH der horizontalen Sync-Komponente HSSD des Primärvideosignals PVS ist. Ein Farbendetektor 106 vergleicht die Phase des Signals am Ausgang des Zählers 104 mit der Phase des horizontalen Sync-Signals HSSD (was in Form eines Rücklaufsignals von den horizontalen Ablenkschaltungen des Fernsehempfängers sein kann) und erzeugt ein Phasenfehlersignal PES. Das Phasenfehlersignal PES wird in einem Tiefraßflter 108 tiefpaßgefiltert, um seine Rausch-Unempfindlichkeit zu verbessern und die Eingangsfrequenzen zum Phasendetektor zu entfernen. Das tiefpaßgefilterte Phasenfehlersignal PESL wird auf den spannungsgesteuerten Oszillator 102 gegeben, um das erste Taktsignal FCS mit 21,6 MHz zu erzeugen, das in Phase und Frequenz (d.h. zeilenverriegelt oder line-locked) mit der horizontalen Sync-Komponente HSSD des Primärvideosignals PVS verriegelt ist.
Wie vorstehend angegeben ist, verwendet der Videozusatzprozessor 100 zwei Taktsignale: (1) ein erstes Taktsignal FCS (auch als Haupt-, System- oder zeilenverriegeltes Taktsignal), das in Phase und Frequenz mit dem horizontalen Anzeige- Sync-Signal HSSD verriegelt ist, und (2) ein zweites Taktsignal SCS (auch als schräglaufverschobenes Taktsignal bezeichnet), dessen Phase einmal pro horizontaler Zeile verschoben wird, um mit der Phase der horizontalen Sync-Komponente HSSS des Sekundärvideosignals SVS abgeglichen zu werden, und das eine Periode besitzt, die gleich derjenigen des ersten Taktsignals FCS zwischen aufeinanderfolgenden Phaseneinstellungen ist.
Um das schräglaufverschobene zweite Taktsignal SCS zu erzeugen, ist der Videozusatzprozessor 100 mit einem Schräglauf- oder Phasenschieber 110 ausgestattet. Der Schräglaufschieber 110 verzögert das erste Taktsignal FCS um verschiedene Werte, um eine Vielzahl von Taktsignalen mit unterschiedlichen Phasen zu erzeugen, die jedoch alle die gleiche Periode wie das erste Taktsignal besitzen. Ein Detektor (nicht gezeigt), der für den Empfang der vorstehend genannten Mulitphasen-Taktsignale angeschlossen ist und auf die horizontale Sync-Komponente HSSS des Sekundärvideosignals SVS anspricht, wählt das der horizontalen Sync-Komponente HSSS in der Phase am nächsten kommende Taktsignal aus. Die US 3,911,368 (Tarcy-Hornoch) zeigt eine Schaltungsanordung, die für die Verwendung als Schräglauf- oder Phasenschieber 110 geeignet ist.
Das zeilenverriegelte Taktsignal FCS und das schräglaufverschobene Taktsignal SCS werden auf die jeweiligen Geteilt-durch-N-Schaltungen 112 und 114 gegeben, um ein Paar frequenzreduzierter Taktsignale FCS/N und SCS/N zu erzeugen. Im pix-in-pix- Modus repräsentiert der Reduktionsfaktor N die Größenreduzierung des kleinen eingesetzten Bildes sowohl in horizontaler als auch in vertikaler Richtung. Der Reduktionsfaktor N kann beispielsweise einen der ganzzahligen Werte 1, 2, 3, ..., 16 annehmen. Im Zoom-Modus wird der Reduktionsfaktor N auf eins gesetzt, wobei das im Speicher gespeicherte Videosignal nicht fein abgetastet wird.
Die Helligkeits- und Farbsignale YS, US, und VS vom Analogprozessor 50 werden auf die jeweiligen Eingangsanschlüsse eines Analog-Multiplexers (nachstehend Mux) 120 gegeben. Das frequeiizreduzierte zweite Taktsignal SCS/N wird auf einen 0-bis-3-Zähler 116 gegeben, der ein Steuersignal für den Analog-Mux 120 erzeugt. Der Analog-Mux 120 erzeugt an seinem Ausgang eine Sequenz von Werten Y, U, Y, V, Y, U,... bei der reduzierten SCS/N-Frequenz. Ein Analog-Digital (A/D)-Konverter 122 übersetzt in Abhängigkeit vom frequenzreduzierten zweiten Taktsignal SCS/N die einlaufende Sequenz Y, U, Y, V, Y,... in eine Folge von 6-Bit-Digitalabtastwerten mit entsprechenden Werten.
Eine Taktübertragungsschaltung 124 wandelt in Abhängigkeit von den frequenzreduzierten ersten und zweiten Taktsignalen FCS/N und SCS/N die Folge digitaler Abtastwerte (Y, U, Y, V, Y,...), die synchron mit dem schräglaufverschobenen Taktsignal SCS (aber mit SCS/N-Frequenz) auftreten, in eine Folge digitaler Abtastwerte, die synchron mit dem zeilenverriegelten Taktsignal FCS (bei der FCS/N- Frequenz) auftreten. Die Taktübertragungsschaltung 124 wird später ausführlicher anhand der Figuren 3 bis 8 beschrieben.
Ein Demultiplexer 126 sortiert in Abhängigkeit vom zeilenverriegelten Taktsignal FCS/N die mit der Frequenz FCS/N auftretende Folge von digitalen Abtastwerten in drei Folgen:
-5-Bit-Heffigkeitsabtastwerte YS, die mit einer FCS/2N-Frequenz auftreten (das geringstwertige Bit oder least significant bit LSB der Helligkeitabtastwerte wird nicht berücksichtigt),
-6-Bit-Farbabtastwerte US, die bei einer FCS/4N-Frequenz auftreten und eines der zwei Farbdifferenzsignale repräsentieren, und
-6-Bit-Farbabtastwerte VS, die ebenfalls bei einer FCS/4N-Frequenz auftreten und das andere der zwei Farbdifferenzsignale repräsentieren.
Die Helligkeitsabtastwerte YS werden auf einen vertikalen Trennfilter 128 gegeben. Der vertikale Trennfilter 128 beschränkt die höchste Frequenz des Helligkeitssignals in vertikaler Richtung, um Koppeleffekte (aliasing effects) im eingesetzten, in seiner Größe reduzierten Bild zu reduzieren. Wie vorstehend angegeben, beschränkt der Tiefpaßfilter 52 des Analogverarbeitungsblocks 50 die obere Frequenz des Helligkeitssignals YS in horizontaler Richtung und reduziert dadurch die Koppeleffekte in der horizontalen Richtung. Die 5-Bit-Helligkeitsabtastwerte YS vom vertikalen Trennfilter 128 werden auf einen ersten Eingang eines Mux 130 gegeben.
Die 6-Bit-Farbabtastwerte US und VS werden jeweils auf die Dezimierer (decimators) 132 und 134 gegeben. Die Dezimierer 132 und 134 verwerfen jeden anderen Abtastwert, um Farbabtastwerte bei einer FCS/8N-Frequenz zu erzeugen. Die 6-Bit-dezimierten Farbabtastwerte US und VS bei der FCS/8N-Frequenz werden auf einen Mux 136 gegeben. Der Mux 136 erzeugt die folgende Sequenz von 3-Bit-Worten bei der FCS/2N- Frequenz:
- 3 höchstwertige Bits (most significant bits oder MSB's) von US,
- 3 geringstwertige Bits (LSB's) von US,
- 3 MSB's von VS,
- 3 LSB's von VS, und so weiter.
Das 3-Bit-Ausgangssignal des Mux 136 wird auf den zweiten Eingangsanschluß des Mux 130 gegeben. Der Mux 130 erzeugt in Abhängigkeit vom FCS/N-Taktsignal die folgende 4-Bit-Sequenz bei der FCS/N-Frequenz:
- 4 MSB's von YS,
- LSB von YS und 3 MSB's von US,
- 4 MSB's von YS,
- LSB von YS und 3 LSB's von US,
-4 MSB's von YS,
- LSB von YS und 3 MSB's von VS,
- 4 MSB's von YS,
- LSB von YS und 3 LSB's von VS, und so weiter.
Die vorstehend genannten 4-Bit-Abtastwerte (4Y, 1Y + 3U, 4Y, 1Y + 3U, 4Y, 1Y + 3V, 4Y, 1Y + 3V, ...) werden auf einen Videohalbbildspeicher (video field memory) 150 gegeben, wo sie, von einem Taktgeber- und Steuersignalgenerator 140 gesteuert, auf aufeinanderfolgenden Speicherplätzen gespeichert werden. Der Speicher 150 hat getrennte Eingangs- und Ausgangs-Ports und ist aus einem Gitter von 4-Bit- Speicherzellen oder -Speicherplätzen gebildet, die als Zeilen und Spalten angeordnet sind. Es ist eine ausreichende Anzahl von Zeilen (beispielsweise 2&sup8; oder 256) und Spalten (beispielsweise 2¹&sup0; oder 1024) vorhanden, um ein ganzes Halbbild eines Fernsehsignals (d.h. circa 2¹&sup8; 4-Bit-Abtastwerte oder -Bildpunkte (nibbles)) aufzunehmen.
Der Taktgeber- und Steuersignalgenerator 140 stellt ein Schreibadressensignal (write address Signal) WAS und ein Leseadressensignal (read address signal) RAS bereit. Das Schreibadressensignal WAS weist eine Zeilenadresse und eine Spaltenadresse auf. Die Zeilenadresse wird in Abhängigkeit vom Vertikalanzeige-Sync-Signal VSSD nach jedem Halbbild zurückgesetzt und nach jeweils N horizontalen Sync-Signal-Impulsen HSSD um eins erhöht, wobei N (1, 2, 3, ...) der Reduktionsfaktor ist. Wie vorstehend angegeben, wird N auf 1, 2, 3, ... im pix-in-pix-Modus und auf eins im Zoom-Modus gesetzt.
Die Spaltenadresse wird in Abhängigkeit vom Horizontalanzeige-Sync-Signal HSSD nach jeder horizontalen Zeile zurückgesetzt und alle N Impulse des zeilenverriegelten Taktsignals FCS um eins erhöht. Somit wird klar, daß die das eingesetzte Bild reduzierter Größe (d.h., das fein abgetastete Sekundärvideosignal) repräsentierenden digitalen Abtastwerte in aufeinanderfolgenden Speicherplätzen gespeichert werden. Für eine 3:1-Reduktion wird nur eines von drei aufeinanderfolgenden Pixeln und eine von drei aufeinanderfolgenden horizontalen Zeilen im Speicher 150 gespeichert.
Die 4-Bit-digitalen Abtastwerte (4Y, 1Y + 3U, 4Y, 1Y + 3U, 4Y, 1Y + 3V, 4Y, 1Y + 3V, ...) werden - vom Taktgeber-Steuersignalgenerator 140 gesteuert - zur richtigen Zeit mit der vollen FCS-Frequenz aus dem Speicher 150 ausgelesen. Das Leseadressensignal RAS weist sowohl eine Zeilenadresse als auch eine Spaltenadresse auf. Die Zeilenadresse wird - vom Vertikalanzeige-Sync-Signal VSSD gesteuert - nach jedem Halbbild zurückgesetzt und nach jedem Impuls des Horizontalanzeige-Sync- Signals HSSD um eins erhöht. Die Spaltenadresse wird - vom Horizontalanzeige-Sync- Signal HSSD gesteuert - nach jeder horizontalen Zeile zurückgesetzt und nach jedem Impuls des zeilenverriegelten Taktsignals FCS um eins erhöht.
Der Taktgeber- und Steuersignalgenerator 140 zählt (1) die Impulse des Horizontalanzeige-Sync-Signals HSSD relativ zu jedem Impuls des Vertikalanzeige- Sync-Signals VSSD und zählt (2) Impulse des zeilenverriegelten Taktsignals FCS relativ zu jedem Impuls des Horizontalanzeige-Sync-Signals HSSD, um zu bestimmen, wann im pix-in-pix-Modus der Speicherlesevorgang zu beginnen ist. Dies wiederum setzt das kleine eingesetzte Bild auf die gewünschte Position innerhalb des großen Bildes.
Beispielhafte Anordnungen zum Erzeugen der Schreib- und Leseadressen sind im US- Patent 4 249 213 mit dem Titel "PICTURE-IN-PICTURE TELEVISION RECEIVER" und im US-Patent 4 139 860 mit dem Titel "TELEVISION RECEIVER EQUIPPED FOR SIMULTANEOUSLY SHOWING SEVERAL PROGRAMS" beschrieben.
Ein Demultiplexer oder Demux 160 trennt die 4-Bit-Folge (4Y, 1Y + 3U, 4Y, 1Y + 3U, 4Y, 1Y + 3V, 4Y, 1Y + 3V, ...) der digitalen Abtastwerte bei der vollen FSC- Frequenz in eine Folge von 5-Bit-Helligkeitsabtastwerten, die bei der FCS/2-Frequenz auftreten, und eine Folge von 3-Bit-Farbabtastwerten (3U, 3U, 3V, 3V, ...), die ebenfalls bei der FCS/2-Frequenz auftreten. Es wird festgestellt, daß der Demux 160 und der Mux 130 komplementäre Funktionen ausführen. In anderen Worten ist das Format der Ausgangsfolgen YS und CS des Demux 160 das gleiche (jedoch verzögert und um N: 1 beschleunigt) wie das Format der entsprechenden Eingangsfolgen YS und CS zum Mux 130.
Das 5-Bit-Ausgangssignal YS des Demux 160 wird auf einen ersten Eingangsanschluß eines Mux 162 gegeben. Das 3-Bit-Ausgangssignal CS des Demux 160 wird auf einen Demux 164 gegeben, der komplementär zum Mux 136 ist. Der Demux 164 setzt die 3- Bit-MSB's und -LSB's der Signale US und VS wieder zusammen, die bei der FCS/2- Frequenz auftreten, um die entsprechenden 6-Bit-Signale US und VS wieder herzustellen, die jeweils mit der FCS/8-Frequenz auftreten. Die 6-Bit-Signale US und VS werden auf den zweiten bzw. dritten Anschluß des Mux 162 gegeben.
Der Mux 162 dient zum Einfügen der gewünschten Rand- und Dunkeltastsignale (disired border and blanking signals) in die entsprechenden Helligkeits- und Farbsignale YS, US und VS zur richtigen Zeit. Ein Digital-Analog (D/A)-Konverter 164 wandelt die digitalen Helligkeits- und Farbsignale YS, US und VS in die entsprechenden analogen äquivalenten Signale um. Ein Kodierer 170 übersetzt die analogen Helligkeits- und Farbsignale YS, US und VS in ein Videosignalgemisch im NTSC-Format (repräsentativ für das eingesetzte Bild reduzierter Größe), um es auf den Videoschalter 20 zu geben. Wie vorstehend angegeben, gibt der Videoschalter 20 in Abhängigkeit von einem Schnellschaltsignal FST das geeignete der zwei Videosignale - das Primärvideosignal PVS und das fein abgetastete Sekundärvideosignal SVS' - auf die Anzeige 28, um ein großes Bild mit einem eingesetzten Bild zu erzeugen. Eine Vorrichtung, die als Kodierer 170 verwendet werden kann, ist der von Hitachi hergestellte integrierte Schaltkreis HA11720.
Die Taktübertragungsschaltung 124 wird nachstehend anhand der Fig. 3 bis 8 beschrieben. Fig. 3 zeigt die Taktübertragungsschaltung 124 in Form eines Blockdiagramms. Fig. 4 stellt eine Referenzsignalerzeugungsschaltung dar. Fig. 5 stellt eine Einrichtung zur Erzeugung einer Vielzahl von Taktsignalen für den Einsatz in der Taktübertragungsschaltung 124 der Fig. 3 dar. Die Fig. 6 bis 8 sind Taktgeberdiagramme, die für das Verständnis der Taktübertragungsschaltung 124 hilfreich sind.
Ein wichtiges Merkmal der Taktübertragungsschaltung 124 gemäß Fig. 3 ist, daß die Einrichtung genügend Zeit für das Ändern der Daten bereitstellt, bevor sie unabhängig von der relativen Phase des schräglaufverschobenen Taktsignals SCS relativ zur Phase des zeilenverriegelten Taktsignals FCS ausgelesen werden.
In Fig. 3 werden aufeinanderfolgende Abtastwerte, die synchron mit dem schräglaufverschobenen Taktsignal SCS mit der SCS/N-Frequenz auftreten, durch die entsprechenden ansteigenden Flanken des SCS/N-Taktsignals in eine Eingangs-Latch- Schaltung 200 getaktet. Das Ausgangssignal der Eingangs-Latch-Schaltung 200 wird auf eine Vielzahl von 4 Zwischen-Latch-Schaltungen 202, 204, 206 und 208 gegeben, die durch die entsprechenden Taktsignale CL&sub1;, CL&sub2;, CL&sub3; und CL&sub4; getaktet werden. In der in Fig. 6 gezeigten Weise treten die Taktsignale CL&sub1;, CL&sub2;, CL&sub3; und CL&sub4; synchron mit dem schräglaufverschobenen Taktsignal SCS auf, besitzen eine Frequenz, die ein Viertel der Frequenz des SCS/N-Taktsignals beträgt, und haben vor Phasen, die aufeinanderfolgend um einen Betrag verschoben sind, der gleich einer Taktperiode des SCS/N-Taktsignals ist.
Ein 4-Eingänge-Mux 210, der für den Empfang der Ausgangssignale der vier Zwischen- Latch-Schaltungen 202 bis 208 angeschlossen ist und auf ein 2-Bit-Steuersignal C&sub1; anspricht, liefert das Ausgangssignal einer der vier Zwischen-Latch-Schaltungen zu einer Ausgangs-Latch-Schaltung 212. Die Latch-Schaltung 212 stellt abhängig vom FCS/N- Taktsignal eine Folge digitaler Abtastwerte bereit, die synchron mit dem zeilenverriegelten Taktsignal FCS mit der FCS/N-Frequenz auftreten.
Die vier Taktsignale CL&sub1; bis CL&sub4; und das Steuersignal C&sub1; werden in Abhängigkeit von einem Referenzsignal REF erzeugt, welches wiederum durch Verzögern der horizontalen Sync-Komponente HSSS des Sekundärvideosignals SVS um mindestens eine Taktperiode abgeleitet wird. Wie vorstehend bemerkt, wird die Phase des zeilenverriegelten Taktsignals SCS in Abhängigkeit vom Signal HSSS nach jeder horizontalen Zeile geändert. Die Verzögerung um eine Taktperiode gewährleistet, daß die Anstiegsflanke 252 des Referenzsignals REF auftritt, nachdem der Übergang in der Phase des schräglaufkorrigierten Taktsignals SCS vollständig durchgeführt ist.
Zu diesem Zweck wird das Signal HSSS auf den Dateneingang eines D-Flip-Flops 280 gegeben, wie in Fig. 4 gezeigt ist. Das Ausgangssignal Q des ersten Flip-Flops 280 wird auf den Dateneingang eines zweiten D-Flip-Flops 282 gegeben. Obwohl die Flip-Flops 280 und 282 von jeder der beiden frequenzreduzierten Taktsignale FCS/N und SCS/N getaktet werden können, werden sie in der in Fig. 4 gezeigten Ausführungsform durch das FCS/N-Signal getaktet. Das Referenzsignal REF ist am Ausgang Q des zweiten Flip- Flops 282 verfügbar. Die Anstiegsflanke 252 des Referenzsignals REF ist gegenüber der Anstiegsflanke 250 der horizontalen Sync-Komponente HSSS des Sekundärvideosignals SVS in der in Fig. 6 gezeigten Weise um mindestens eine Taktperiode verzögert.
Die vier Taktsignale CL&sub1; bis CL&sub4; werden durch eine in Fig. 5 gezeigte Schaltung 230 erzeugt. Sie weist einen synchronen 0-bis-3-Zähler 232 auf, der in Abhängigkeit vom Referenzsignal REF auf 00 gesetzt wird, und der durch das Taktsignal SCS/N getaktet ist. Wie in Fig. 6 gezeigt ist, geht das Reset-Signal R abhängig von der Anstiegsflanke 250 des horizontalen Sync-Signals HSSS eine Periode des Taktsignals SCS/N lang auf "low". Deswegen enthält die Einrichtung 230 ein Paar Flip-Flops 234 und 236 sowie ein NAND-Gatter 238. Das Ausgangssignal Q&sub1; des ersten FLip-Flops 234 wird auf einen ersten Eingang des NAND-Gatters 238 und auf den D-Eingang des zweiten Flip-Flops 236 gegeben. Der -Ausgang des zweiten Flip-Flops 236 wird mit dem zweiten Eingang des NAND-Gatters 238 verbunden. Das Ausgangssignal R des NAND-Gatters 238 wird auf den Reset-Anschluß des Synchronzählers 232 gegeben.
Der Zähler 232 erzeugt abhängig vom Taktsignal SCS/N das erste Taktsignal CL&sub1;, welches das MSB eines 2-Bit-Impulses ist. Eine Vielzahl von kaskadenförmig geschalteter Flip-Flops 240, 242 und 244, die jeweils an den Zähler 232 angeschlossen sind, stellen die phasenverschobenen zweiten, dritten und vierten Taktsignale CL&sub2;, CL&sub3; und CL&sub4; mit der in Fig. 6 gezeigten Zeitabfolge bereit.
Das 2-Bit-Steuersignal C&sub1; wird von einem zweiten 0-bis-3-SynchronZähler 214 erzeugt, der mit einem Startsignal (beispielsweise 01) in Abhängigkeit von der Anstiegsflanke 250 des horizontalen Sync-Signals HSSS beliefert wird, und der durch das Taktsignal FCS/N getaktet wird. Eine zur Erzeugung eines Signals L, das auf den Zähler 214 gegeben wird, um die Startadresse zu laden, verwendete Schaltung 220 ist ähnlich der Resetsignal-Erzeugungsschaltung 246 in Fig. 5.
Die Schaltung 220 weist ein Paar Flip-Flops 224 und 226 sowie ein NAND-Gatter 228 auf. Die Flip-Flops 224 und 226 werden vom Taktsignal FCS/N getaktet. Die Wellenformen für die Ladesignal-Erzeugungsschaltung 220 sind ähnlich den Wellenformen von Fig. 6 für die Resetsignal-Erzeugungsschaltung 246 der Fig. 5.
Wenn die Startadresse einmal abhängig vom horizontalen Sync-Signal HSSS in den Synchronzähler 214 geladen ist, erhöht der Zähler die auf den Mux 210 gegebenen Adressbits nach jedem Impuls des Taktsignals FCS/N, bis die Maximalzhhl (d.h. 11) erreicht ist. Dann werden die Adressbits zurückgesetzt (d.h. 00), und das Zählen wird fortgesetzt (d.h. 01, 10, 11, 00, 01, ...). Wenn die auf den Multiplexer 210 gegebenen Adressbits (d.h. Steuersignal C&sub1;) die Zahlensequenz 00, 01, 10, 11, ... durchläuft, werden die Ausgangssignale der Latch-Schaltungen 202, 204, 206, 208, aufeinanderfolgend auf die Ausgangs-Latch-Schaltung 212 gegeben.
Die Taktübertragungsschaltung 124 gemäß Fig. 3 besitzt zwei Vorteile:
- Da die Zwischen-Latch-Schaltungen 202 bis 208 von den Taktsignalen CL&sub1; bis CL&sub4; getaktet werden, die eine viermal so große Periode wie die Taktperiode besitzen, sind die Daten vier Taktperioden lang stabil bzw. gespeichert, nachdem sie in die Zwischen- Latch-Schaltungen getaktet eingelesen wurden, und
- das System gewährleistet genügend Zeit (d.h., mindestens eine Taktperiode) zwischen den Zeitpunkten, wenn die Daten aus nachstehend in Verbindung mit den Fig. 7 und 8 beschriebenen Gründen getaktet in die Zwischen-Latch-Schaltungen 202 bis 208 ein- und daraus ausgelesen werden.
Im Beispiel der Fig. 7 tritt die Anstiegsflanke 254 des Taktsignals SCS/N genau vor der Anstiegsflanke 252 des Referenzsignals REF auf, die ihrerseits genau vor der Anstiegsflanke 256 des Taktsignals FCS/N auftritt. Der Resetimpuls R, der die Taktsignal-Erzeugungsschaltung 230 zurücksetzt (und das Schreiben der Daten in die Zwischen-Latch-Schaltungen 202 bis 208 steuert), dauert zwischen den Anstiegsflanken 258 und 260 des Taktsignals SCS/N an. Der Ladeimpuls L, der die Startadresse (01) in den Zähler 214 lädt (und das Lesen der Daten aus den Zwischen-Latch-Schaltungen 202 bis 208 steuert), dauert zwischen den Anstiegsflanken 256 und 262 des Taktsignals FCS/N an.
Die Zeitpunkte, bei denen die Daten in die entsprechenden Zwischen-Latch-Schaltungen 202 bis 208 geschrieben werden und daraus gelesen werden, sind in Fig. 7 durch Kreuzzeichen mit den zugeordneten, in Klammern daneben angegebenen Nummern der Latch-Schaltungen gezeigt. Es kann ersehen werden, daß es eine Zeitdauer (δ) von ungefähr einer Taktperiode zwischen dem Zeitpunkt, wenn die Daten getaktet eingelesen, und dem Zeitpunkt, wenn die Daten getaktet ausgelesen werden, gibt, was eine ausreichende Dateneinstellungszeit (adequate data set-up time) gestattet.
Fig. 8 veranschaulicht die andere extreme Situation, bei der die Anstiegsflanke 274 des Taktsignals SCS/N genau nach der Anstiegsflanke 272 des Referenzsignals REF auftritt, die wiederum genau nach der Anstiegsflanke 276 des Taktsignals FCS/N auftritt. Die Reset- und Ladesignale R und L treten wie gezeigt auf. Es ist festzustellen, daß eine Zeitdauer (δ) von ungefähr zwei Taktperioden zwischen dem Zeitpunkt des getakteten Einlesens und dem Zeitpunkt des getakteten Auslesens der Daten vorhanden ist.
Wie obenstehend beschrieben ist, verwendet die für die Erzeugung von speziellen Effekten (beispielsweise pix-in-pix, TV-Kanalauswahl, Fliegenauge, Zoom, usw.) zwei verschiedene Takte: (1) einen Systemtakt, der mit der Anzeige verriegelt ist, und (2) einen schräglaufverschobenen Takt, der mit der horizontalen Sync-Komponente des Hilfsvideosignals verriegelt ist, und der die gleiche Periode wie das Systemtaktsignal besitzt. Die für die Implementierung der zwei Taktsysteme verwendeten Schaltungen - der Schräglauf- oder Phasenschieber und die Taktübertragungsschaltung - sind einfach, zuverlässig und relativ preisgünstig.
Obwohl die hier beschriebene Ausführungsform einen Systemtakt FCS, der zeilenverriegelt (d.h., phasen- und frequenzverriegelt) mit der horizontalen Sync- Komponente HSSD des Primärvideosignals PVS und einen zweiten Takt SCS, der phasenverriegelt mit der horizontalen Synchron-Komponente HSSS des Sekundärvideosignals SVS ist, verwendet, ist es möglich, das Verhältnis zwischen den zwei Takten umzukehren. Beispielsweise kann der zweite Takt SCS zeilenverriegelt mit der horizontalen Sync-Komponente HSSS des Sekundärvideosignals SVS sein, und der Systemtakt FCS kann phasenverriegelt mit der horizontalen Sync-Komponente HSSD des Primärvideosignals PVS sein.

Claims

1. Fernseh (TV)-Signalverarbeitungssystem, zur Verwendung mit einem Anzeigegerät, welches einen Schirm aufweist und das abhängig von einer periodischen Rastersynchronkomponente arbeitet, wobei das System aufweist:

- eine Video-Signalquelle zur Erzeugung eines Bildes auf dem Schirm, wobei das Video- Signal eine periodische Bildsychronisationskomponente aufweist;

- Mittel zur Erzeugung eines ersten Taktsignales; und

- Mittel zur Synchronisation der Phase des ersten Taktsignales mit der Phase der periodischen Rastersynchronisationskomponente;

gekennzeichnet durch

- Mittel, welche zum Erhalt des ersten Taktsignales gekoppelt sind und abhängig sind von der periodischen Bildsynchronisierkomponente des Videosignales zur Erzeugung eines zweiten Taktsignales, dessen Phase einmal pro Periode der periodischen Bildsynchronisierkomponente so abgestimmt wird, daß es mit dieser in Phase liegt und das dieselbe Periodendauer wie das erste Taktsignal zwischen aufeinanderfolgenden Phasenabgieichen aufweist;

- Mittel, welche zum Erhalt des Videosignales gekoppelt sind und abhängig sind von dem zweiten Taktsignal zum Bilden einer Folge (stream) von Signal-Abtastwerten, die synchron mit dem zweiten Taktsignal auftreten;

- Takttransfermittel, welche abhängig sind von dem ersten und dem zweiten Taktsignal zum Übertragen/Umsetzen (transfer) der Folge (stream) von Signal-Abtastwerten, die synchron mit dem zweiten Taktsignal auftreten, in eine Folge von Signal- Abtastwerten, die synchron mit dem ersten Taktsignal auftreten;

- mit den Takttransfermitteln gekopppelte Speichermittel, welche abhängig sind von dem ersten Taktsignal zum Speichern der Signal-Abtastwerte, die bildrepräsentativ sind, und zum Abgeben der gespeicherten Signal-Abtastwerte an ihrem Ausgangs-Port synchron mit dem ersten Taktsignal.

2. System nach Anspruch 1, gekennzeichnet durch

- eine Quelle von einem primären Videosignal zur Erzeugung eines Vollgrößen- Primärbildes auf dem Schirm, welcher das zuerst genannte Bild als darin eingesetztes (inset), in seiner Größe reduziertes (reduced size) Bild anzeigt; wobei das primäre Videosignal eine periodische Primärbild-Sychronkomponente aufweist;

- Mittel, welche abhängig sind von der periodischen Primärbild-Synchronkomponente des primären Videosignales zur Erzeugung der periodischen Rastersynchronkomponente;

- wobei die Phasen-Synchronmittel die Phase des ersten Taktsignales mit der Phase der periodischen Bildsynchronkomponente des primären Videosignals verriegeln (lock).

3. System nach Anspruch 2, dadurch gekennzeichnet, daß die Phasensynchronmittel zusätzlich dazu dienen, die Frequenz des ersten Taktsignales auf einer Harmonischen der Frequenz der periodischen Bildsynchronkomponente des Primär-Videosignales zu verriegeln.

4. System nach Anspruch 3, dadurch gekennzeichnet, daß die Frequenz des ersten Taktsignales 1374 mal der Frequenz der Synchronkomponente des Primär-Videosignales entspricht.

5. System nach Anspruch 1, dadurch gekennzeichnet, daß jenes erste Taktsignal freilaufend ist und das periodische Rastersynchronsignal von dem freilaufenden ersten Taktsignal so abgeleitet wird, daß es mit diesem in Phase ist.

6. System nach Anspruch 1, zur Erzeugung eines kleinen Einsatzbildes (inset picture), das in Breite und Höhe bezüglich des gesamten - auf dem Schirm anzeigbaren - Bildes (full picture) reduziert ist, und zwar um einen Faktor N, wobei N ganzzahlig (Integer) ist, wobei

das System Mittel zum Teilen der ersten und zweiten Taktsignale um den Reduktionsfaktor N aufweist, um jeweilige erste und zweite - in ihrer Frequenz reduzierte - Taktsignale zu erzeugen, und wobei die Abtastwert-Erzeugungsmittel und die Takt-Übertragungsmittel abhängig sind von den in ihrer Frequenz reduzierten Taktsignalen.