DE3840855A1 - Phasenvergleicher - Google Patents
PhasenvergleicherInfo
- Publication number
- DE3840855A1 DE3840855A1 DE19883840855 DE3840855A DE3840855A1 DE 3840855 A1 DE3840855 A1 DE 3840855A1 DE 19883840855 DE19883840855 DE 19883840855 DE 3840855 A DE3840855 A DE 3840855A DE 3840855 A1 DE3840855 A1 DE 3840855A1
- Authority
- DE
- Germany
- Prior art keywords
- differential amplifier
- input
- multiplier
- arrangement
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/06—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents employing quotient instrument
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft einen Phasenvergleicher der im
Oberbegriff des Patentanspruchs 1 genannten Art.
Ein Gilbert-Multiplizierer eignet sich prinzipiell zum
Vergleich der Phasendifferenz zweier gleichfrequenter
Signale. Ein derartiger Phasenvergleicher ist z.B. bekannt
aus Gray, Meyer "Anlalysis and Design of Analog Integrated
Circuits" Verlag: John Wiley, Jahr: 1977, S.570ff.
Nachteilig ist bei der bekannten Schaltung, daß bei zwei
exakt 90° Phasendifferenz zueinander aufweisenden gleichen
Eingangssignalen (orthogonalen Eingangssignalen) nach
Tiefpaßfilterung eine unerwünschte DC-Differenzspannung
am Ausgang auftreten kann, bedingt durch schaltungsinterne
Laufzeitunterschiede zwischen dem jeweiligen Eingang und
dem Ausgang.
Der Erfindung liegt die Aufgabe zugrunde, den Stand der
Technik zu verbessern. Insbesondere soll die Schaltung bei
zwei exakt 90° Phasendifferenz zueinander aufweisenden,
ansonsten gleichen Eingangssignalen über einen weiten
Frequenzbereich am Ausgang keine Differenzgleichspannung
am Ausgang aufweisen.
Die Aufgabe wird durch die im Anspruch 1 genannte Erfin
dung gelöst. Infolge des symmetrischen Aufbaus der Anord
nung durchlaufen beide Eingangssignale jeweils im Mittel
gleiche Signalwege, so daß ein sehr präziser, in weitem
Temperatur- und Frequenzbereich einsetzbarer Phasenver
gleicher realisierbar ist, der sich außerdem leicht auf
einem Halbleiter-Chip integrieren läßt.
Vorteilhafte Weiterbildungen und Ausgestaltungen der
Erfindung sind in den Unteransprüchen angegeben. Bei
Ausgestaltung der Erfindung nach Anspruch 3 wird die
Linearität der Spannungs-Stromwandlerstufe und damit die
Großsignaleigenschaften bzw. die Intermodulationsfestig
keit des Multiplizierers verbessert.
Die Erfindung wird nun anhand von Ausführungsbeispielen
näher erläutert. Es zeigen im einzelnen:
Fig. 1 Blockschaltbild eines symmetrischen Phasenver
gleichers,
Fig. 2 Prinzipschaltbild der verwendeten Differenzverstärker
Fig. 3 Schaltung einer Eingangsstufe zum Aussteuern der
Eingänge der Multiplizierstufen.
In Fig. 1 zeigt die linke Hälfte eine erste Anordnung PV1
eines Phasenvergleichers mit drei Differenzverstärkern D 1,
D 2 und D 3 gemäß dem Stand der Technik. Die Bezugsspan
nungselektrode B 1 des ersten Differenzverstärkers D 1 ist
über eine Konstantstromquelle I 1 mit dem einen Potential
K 1 der Betriebsspannung verbunden. Die beiden Eingänge E 11
und E 12 sind der Eingang F 1 der ersten Multiplizierstufe.
Der eine Ausgang A 11 des Differenzverstärkers D 1 ist mit
der Bezugsspannungselektrode B 2 des Differenzverstärkers
D 2 und der andere Ausgang A 12 mit der Bezugsspannungs
elektrode B 3 des Differenzverstärkers D 3 verbunden. Die
Eingänge der Differenzverstärker D 2 und D 3 sind parallel
geschaltet und bilden den Eingang F 2 der zweiten Multi
plizierstufe. Die jeweils beiden Ausgänge der Differenz
verstärker D 2 und D 3 sind über Kreuz miteinander verbun
den, also der Ausgang A 21 ist mit Ausgang A 32 und der
Ausgang A 22 mit dem Ausgang A 31 verbunden und jeweils über
einen Außenwiderstand R 2 und R 3 an den anderen Pol K 2 der
Betriebsspannung angeschlossen.
Um nun die unterschiedlichen Laufzeiten zwischen den
Eingangssignalen der ersten Multiplizierstufe und der
zweiten Multiplizierstufe auszugleichen, ist nun gemäß der
Erfindung die Anordnung doppelt vorgesehen und folgender
maßen geschaltet:
Der Eingang F 1, dem das erste Eingangssignal zugeführt
wird, ist direkt mit den parallel geschalteten Eingängen
der zweiten Multiplizierstufe der zweiten Anordnung PV2
verbunden und über Potentialverschiebungsstufen, die in
der Figur als Dioden S 11 und S 12 symbolisiert sind, mit
den Eingängen E 11 und E 12 der ersten Multiplizierstufe der
ersten Anordnung PV1 verbunden.
In entsprechender Weise ist der Eingang F 2 für das zweite
Eingangssignal direkt mit den parallel geschalteten Ein
gängen der Differenzverstärker D 2 und D 3 verbunden und
über die das Gleichspannungspotential verschiebenden
Stufen S 21 und S 22 an die Eingänge des Differenzverstär
kers D 12 der ersten Multiplizierstufe der zweiten Anord
nung PV2 angeschlossen.
Die Ausgänge der beiden Anordnungen PV1 und PV2 sind
parallel geschaltet. Sie besitzen somit gleiche Außen
widerstände R 2 bzw. R 3.
In Fig. 2 ist ein ausführliches Schaltbild des in Fig. 1
als Blockschaltbild dargestellten Differenzverstärkers
gezeigt. Die Bezugszeichen beziehen sich auf den Diffe
renzverstärker D 1.
Die Differenzverstärker enthalten jeweils zwei Transi
storen, z.B. T 11 und T 12, deren Basisanschlüsse die beiden
Eingänge E 11 und E 12, deren Kollektoranschlüsse die beiden
Ausgänge A 11 und A 12 und deren zusammengeschaltete Emitter
die Bezugsspannungselektrode B 1 bilden. Die Differenz
verstärker D 2 bis D 3 und D 12 bis D 32 sind in gleicher
Weise aufgebaut und geschaltet.
Die Bezugszeichen und ihre Indizes sind so gewählt, daß
die Zuordnung der Anschlüsse zu den Transistorelektroden
ohne weiteres erkennbar ist. Eine vorteilhafte Weiterbil
dung des Phasenvergleichers sieht vor, jeweils in der
Emitterzuleitung der Transistoren T 11 und T 12 einen Wider
stand R 11 bzw. R 12 zwischenzuschalten. Die beiden Emitter
widerstände R 11 und R 12 sind lediglich in den Differenz
verstärkern der ersten Multiplizierstufen, also in den
Differenzverstärkern D 1 und D 12 vorgesehen und dienen dort
zur Linearisierung der Strom-Spannungs-Kennlinie.
Fig. 3 zeigt ausführlich, wie eine Leitung einer Eingangs
spannung, im Beispiel F 22, dem jeweils einen Eingang E 21
und E 31 des oberen Multiplizierers der ersten Anordnung
PV1 und spannungsverschoben den Eingängen E 112 des anderen
Multiplizierers der zweiten Anordnung PV2 in vorteilhafter
Weise zugeführt werden kann.
Hierzu ist die Leitung F 22 am Emitter eines Transistors
T 22 angeschlossen, dessen Kollektor mit dem Pol K 2 der
Betriebsspannung und dessen Basis mit der Leitung F 22 der
Eingangsspannung verbunden ist. Der Transistor wird folg
lich in Kollektorschaltung betrieben.
Der Emitterstrom des Transistors wird über eine mit dem
Pol K 1 verbundene Stromquelle I 2 eingeprägt und verursacht
an einer von ihm durchflossenen Reihenschaltung von Dioden
S 22 die erforderliche Potentialdifferenz zwischen den
Eingängen E 21 und E 31 der zweiten Multiplizierstufe der
Anordnung PV1 und dem Eingang E 112 der ersten Multipli
zierstufe der Anordnung PV2.
In gleicher Weise sind die anderen Leitungen F 21, F 11 und
F 12 mit den ihnen zugeordneten Eingängen verbunden, so daß
hierzu eine ausführliche Beschreibung entfallen kann.
Die über Kreuz symmetrische Ansteuerung der Anordnungen
PV1 und PV2 gemäß der Erfindung hat folgende Eigenschaften:
Durch die Addition einer im Betrag gleichen, im Vorzeichen
entgegengerichteten Laufzeitdifferenz wird eine für beide
Eingangssignale im Mittel gleiche Laufzeit erzielt.
Bei Anwendung der Multipliziererstruktur als Phasenver
gleicher (Ausfilterung der Gleichspannungskomponente) wird
insbesondere eine Verringerung der durch Laufzeitunter
schiede verursachten Offsetspannung über einen weiten
Frequenzbereich erzielt.
Claims (4)
1. Phasenvergleicher mit einer ersten Anordnung von drei
Differenzverstärkern (D 1, D 2, D 3) bei der die Bezugs
spannungselektrode (B 1) des ersten Differenzverstärkers
(D 1) über eine Konstantstromquelle (I 1) mit dem einen Pol
(K 1) der Betriebsspannung, die beiden Eingänge (E 11, E 12)
des ersten Differenzverstärkers (D 1) mit dem Eingang (F 1)
der ersten Multiplizierstufe und der eine Ausgang (A 11)
des ersten Differenzverstärkers (D 1) mit der Bezugsspan
nungselektrode (B 2) des zweiten Differenzverstärkers (D 2)
und der andere Ausgang (A 12) mit der Bezugsspannungselek
trode (B 3) des dritten Differenzverstärkers (D 3) verbunden
sind, bei der jeweils ein Eingang des zweiten Differenz
verstärkers (D 2) und ein Eingang des dritten Differenzver
stärkers (D 3) miteinander (E 21 mit E 31 und E 22 mit E 32)
verbunden und an den Eingang (F 2) der zweiten Multipli
zierstufe angeschlossen sind,
bei der die beiden Ausgänge (A 21, A 22) des zweiten Diffe
renzverstärkers (D 2) mit den beiden Ausgängen (A 31, A 32)
des dritten Differenzverstärkers (D 3) über Kreuz miteinan
der verbunden sind (A 21 mit A 32 und A 22 mit A 31) und
jeweils über einen Außenwiderstand (R 2, R 3) an den anderen
Pol (K 2) der Betriebsspannung angeschlossen sind, dadurch
gekennzeichnet, daß die Anordnung mit den drei Differenz
verstärkern doppelt vorgesehen ist und das erste Eingangs
signal des Phasenvergleichers über den Eingang F 1 der
ersten Multiplizierstufe (D 1) der ersten Anordnung (PV1)
und der zweiten Multiplizierstufe (D 22, D 32) der zweiten
Anordnung (PV2) und das zweite Eingangssignal des Phasen
vergleichers über einen Eingang (F 2) der zweiten Multi
plizierstufe (D 2, D 3) der ersten Anordnung (PV1) und der
ersten Multiplizierstufe (D 12) der zweiten Anordnung (PV2)
zuführbar ist (Fig. 1).
2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß
jeder Differenzverstärker zwei Transistoren enthält, deren
Basisanschlüsse die beiden Eingänge, deren Kollektoran
schlüsse die beiden Ausgänge und deren zusammengeschaltete
Emitter die Bezugsspannungselektrode bilden (Fig. 2).
3. Verstärker nach Anspruch 2, dadurch gekennzeichnet, daß
beim jeweiligen Differenzverstärker (D 1, D 12) der ersten
Multiplizierstufe in den jeweiligen Emitterzuleitungen der
mit der Bezugsspannungselektrode (B 1, B 12) zu verbindenden
Emitter jeweils ein Widerstand (R 11, R 12) geschaltet ist.
4. Verstärker nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet, daß an Stelle der Außenwiderstän
de (R 2, R 3) eine Kaskodenstufe oder eine Transimpedanz
stufe oder/und eine resonante Last geschaltet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883840855 DE3840855C2 (de) | 1988-12-03 | 1988-12-03 | Phasenvergleicher |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883840855 DE3840855C2 (de) | 1988-12-03 | 1988-12-03 | Phasenvergleicher |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3840855A1 true DE3840855A1 (de) | 1990-06-07 |
DE3840855C2 DE3840855C2 (de) | 1996-07-18 |
Family
ID=6368447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19883840855 Expired - Lifetime DE3840855C2 (de) | 1988-12-03 | 1988-12-03 | Phasenvergleicher |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3840855C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6775484B1 (en) | 1997-06-03 | 2004-08-10 | Alcatel Alsthom Compagnie Generale D'electricite | Receiver for receiving optical signals |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10134754A1 (de) | 2001-07-17 | 2003-02-06 | Infineon Technologies Ag | Multipliziererschaltung |
-
1988
- 1988-12-03 DE DE19883840855 patent/DE3840855C2/de not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
GRAY, P.R. und MEYER, R.G.: "Analysis and Design of analog integrated Circuits", Ver- lag: John Wiley & Sons", 1977, New York, Chichester, Brisbane, Toronto, S.570-606 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6775484B1 (en) | 1997-06-03 | 2004-08-10 | Alcatel Alsthom Compagnie Generale D'electricite | Receiver for receiving optical signals |
Also Published As
Publication number | Publication date |
---|---|
DE3840855C2 (de) | 1996-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2713953C3 (de) | Oberwellengenerator zur Erzeugung der dritten Harmonischen | |
DE2305291C3 (de) | Regelschaltung zur Regelung der Amplitude eines Signals | |
DE3319292C2 (de) | Schaltungsanordnung zur Rauschverminderung | |
DE3144649A1 (de) | Ein aus digitalen stromkreisen gebildeter sinusgenerator fuer fermeldeanlagen, insbesondere fernsprechanlagen | |
DE68920399T2 (de) | Filterschaltungsanordnung. | |
EP1310043B1 (de) | Differentieller, komplementärer verstärker | |
DE1913641B2 (de) | Symmetrischer modulator | |
DE3742537C2 (de) | ||
DE69421260T2 (de) | Spannungsgesteuerte Kapazität | |
DE3840855A1 (de) | Phasenvergleicher | |
DE3818142C2 (de) | ||
DE3334243A1 (de) | Kapazitiver, komplexer widerstand | |
EP0133618A1 (de) | Monolithisch integrierte Transistor-Hochfreqzenz-Quarzoszillatorschaltung | |
DE1945125B2 (de) | Analogmultiplikator | |
DE3533104C2 (de) | ||
DE102007019745A1 (de) | Kaskadierter Phasenschieber | |
DE3242417A1 (de) | Differentialkomparator mit hysteresecharakteristik | |
DE2716099A1 (de) | Spannungsgesteuerte phasenschieber-schaltung fuer elektronische musikinstrumente | |
DE2213712A1 (de) | Matrix Schaltungsanordnung | |
DE2734112A1 (de) | Verstaerkende zweikreis-bandfilteranordnung | |
DE3127889A1 (de) | Schaltungsanordnung aus mindestens zwei verstaerkern | |
DE1299051B (de) | Quadraturmodulator | |
DE1924783A1 (de) | Schaltungsanordnung zur Umwandlung einer Widerstandsaenderung in eine proportionale Leitwertaenderung | |
DE4027703C2 (de) | ||
DE3627056A1 (de) | Schaltung zur dynamik-kompression oder -expansion in einem nutzsignalweg |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |