DE4027703C2 - - Google Patents

Description

Die vorliegende Erfindung befaßt sich mit einem integrierbaren Schaltermodulator für die Multiplikation bzw. Modulation eines Eingangssignales mit einem binären Trägersignal, welche ihr Ausgangssignal durch alternierendes Gewichten des Eingangssignales mit einem positiven und einem negativen Faktor im Takt des binären Trägersignales erzeugt, mit einem Operationsverstärker und mit durch das Trägersignal angesteuerten elektronischen Schaltern, gemäß dem Oberbegriff des Patentanspruchs 1.

Allgemein unterscheidet man bei Schaltermodulatoren solche eines ersten Modulationstypes, bei denen das Eingangssignal alternierend mit 1 und 0 multipliziert wird, von denjenigen eines zweiten Modulationstypes, bei denen das Eingangssignal alternierend mit +1 und -1 gewichtet wird.

Bei dem erstgenannten Schaltermodulatortyp wird eine Zweiseitenbandmodulation durch Multiplikation mit einer rechteckförmigen Trägerspannung durchgeführt. Hierbei wird die Eingangssignalfunktion durch Schalten oder Umpolen der Signalfunktion im Takte der Trägerfrequenz moduliert. Für die Trägerfunktion s₁(t) gilt also im einfachsten Fall folgende Funktion:

   1, (4i - 1) π/2 ω_Tt < (4i + 1) π/2
s₁(t) =
   0, (4i + 1) π/2 ω_Tt < (4i + 3) π/2

Nach Verwendung der Fourierreihenentwicklung von s₁(t) erhält man

g₁(t) = v(t) s₁(t) = 1/2 v(t) + 2/π v(t) cos ω_Tt - 2/3π v(t) cos 3ω_Tt ± . . .

Bei dieser Modulation ist in der Ausgangsfunktion das Eingangssignal enthalten, das eine große Amplitude besitzt. Ferner sind höhere Modulationsprodukte im Ausgangssignal enthalten. Um das gewünschte Zweiseitenband zu erhalten, bedarf es eines Herausfilterns des Nutzanteiles um die Trägerfrequenz f_T.

Der zweite Schaltermodulatortyp führt eine Vollwegmodulation durch, indem alternierend die Signalfunktion v(t) mit einer Trägerfunktion s₂(t) gewichtet wird, die abwechselnd die Werte 1 und -1 annimmt. Diese Trägerfunktion kann folgendermaßen wiedergegeben werden:

   1, (4i - 1) π/2 ω_Tt < (4i + 1) π/2
s₂(t) =
   -1, (4i + 1) π/2 ω_Tt < (4i + 3) π/2.

Nach Verwendung der Fourierreihenentwicklung erhält man für die Ausgangsfunktion folgende Reihe:

g₂(t) = v(t) s₂(t) = 4/π v(t) cos ω_Tt - 4/3π v(t) cos 3ω_Tt ± . . .

Man erkennt, daß bei dieser Art der Modulation das Eingangssignal nicht im Ausgangssignal enthalten ist. Ferner ist bei dieser Art der Modulation der Nutzanteil bei der Trägerfrequenz f_T um den Faktor 2 größer, als bei dem erstbeschriebenen Schaltermodulatortyp.

Ein gattungsgemäßer Schaltermodulator, der gleichfalls zu Schaltermodulatoren dieses zweitgenannten Types zählt, ist aus der DE-AS 26 26 034 bekannt. Bei diesem bekannten Schaltermodulator ergeben sich unterschiedliche Laufzeiten vom Schaltermodulatoreingang zum Schaltermodulatorausgang in Abhängigkeit vom binären Zustand des Trägersignales. Die einzelnen Widerstände haben unterschiedliche, in ihrer absoluten Toleranz direkt in die Amplitude des ausgangsseitigen Spannungssignales eingehende Werte, wodurch es zu einer Asymmetrie der Schaltung kommt, durch die das Signal-Rausch-Verhältnis des Modulationsproduktes beeinträchtigt wird. Somit eignet sich diese bekannte Schaltung nur für Modulationsfrequenzen, die nur gering gegenüber der analogen Bandbreite der verwendeten Bauelemente sind. Nur bei niedrigen Frequenzen führen die oben aufgezeigten, inhärenten Laufzeitunterschiede dieser bekannten Schaltung zwischen den beiden Schaltungspfaden, die bei positiver bzw. negativer Polarität des Trägersignales geschaltet werden, zu vernachlässigbaren Fehlern am Ausgang. Mit höher werdenden Modulationsfrequenzen steigt jedoch der Störpegel am Ausgang an, womit auch der erforderliche schaltungstechnische Aufwand ansteigt, um den ausgangsseitigen Störpegel zu begrenzen.

Aus der DE 30 00 586 C2 ist eine Modulationsanordnung bekannt, die mit vier Modulatoren arbeitet, wobei einem ersten und einem zweiten Modulator das Eingangssignal zugeführt wird, das mit einem Träger und einem komplementären Träger multipliziert wird. In einem nachgeschalteten dritten und vierten Modulator findet die Modulation mit einem zweiten Signal statt, woraufhin die Ausgangssignale der Modulatoren einer Subtraktionsschaltung zugeführt werden. Diese als Subtraktionsverstärker ausgeführte Schaltung bildet zu jedem Zeitpunkt die Differenz zweier Eingangsspannungen, so daß ausgangsseitig ein ternärer Spannungsverlauf aus den drei binären, modulierenden Signalen erzeugt wird, wobei das Spektrum des Ausgangssignales die dritte harmonische der Grundschwingung nicht enthält. Während der Erzeugung dieses ternären Signales soll gleichzeitig eine Modulation des Eingangssignales durchgeführt werden. Die Verstärkung des Substraktionsverstärkers wird direkt von der Toleranz der Steilheiten der verwendeten Transistoren des Subtraktionsverstärkers beeinflußt. Für eine Schaltermodulatorrealisierung eignet sich diese bekannte Schaltung zumindest dann nicht, wenn ein hoher Störabstand am Ausgang gefordert wird.

Zum technologischen Hintergrund der Erfindung wird ergänzend hingewiesen auf die DE 28 20 072 A1, die DE 26 34 114 A1 und die DE 38 21 014 A1.

Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen Schaltermodulator der eingangs genannten Art so weiterzubilden, daß dieser auch bei hohen Modulationsfrequenzen einen hohen Signal-Rausch-Abstand aufweist und bei einfacher Schaltungsstruktur als integrierbare Schaltung implementierbar ist.

Diese Aufgabe wird bei einem Schaltermodulator nach dem Oberbegriff des Patentanspruchs 1 durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Bevorzugte Weiterbildungen des erfindungsgemäßen Schaltermodulators sind in den Unteransprüchen angegeben.

Nachfolgend werden unter Bezugnahme auf die beiliegenden Zeichnungen ein Prinzipschaltbild des oben erläuterten, zweitgenannten Schaltermodulatortypes, ein Ausführungsbeispiel eines typischen bekannten Schaltermodulators des zweitgenannten Schaltermodulatortypes und ein Ausführungsbeispiel der Erfindung näher erläutert. Es zeigt

Fig. 1 ein Prinzipschaltbild eines Schaltermodulators des zweitgenannten Types;

Fig. 2 ein Schaltbild eines bekannten Schaltermodulators dieses Types;

Fig. 3 ein Schaltbild eines Ausführungsbeispieles des erfindungsgemäßen Schaltermodulators dieses Types;

Fig. 4 eine Ersatzschaltung des in Fig. 3 gezeigten erfindungsgemäßen Schaltermodulators in seinem invertierenden Modus; und

Fig. 5 ein Ersatzschaltbild des in Fig. 3 gezeigten erfindungsgemäßen Schaltermodulators in seinem nicht-invertierenden Modus.

Wie in Fig. 1 gezeigt ist, umfaßt ein Schaltermodulator des obenerwähnten, zweitgenannten Types, mit dem sich die vorliegende Erfindung befaßt, und wie er bezüglich seines Modulationsprinzipes im Stand der Technik an sich bekannt ist, einen Eingang E, dem ein Eingangssignal v(t) zuführbar ist, einen oberen Zweig 1, der das Eingangssignal mit positivem Vorzeichen zu einem Kontakt K1 eines Schalters S zuführt, dessen anderer Kontakt K2 mit dem Eingang E über einen zweiten Zweig 2 in Verbindung steht, der das Eingangssignal mit negativem Vorzeichen dem Schalter S zuführt. Der Schalter verbindet den ersten Kontakt K1 oder den zweiten Kontakt K2 mit der Modulationsfrequenz fmod des binären Trägersignales mit dem Ausgang A, an dem das Ausgangssignal g2(t) erscheint. Bezüglich der Fourierreihenentwicklung des Ausgangssignales wird auf die eingangsseitige Ableitung verwiesen.

Ein typisches Schaltbild eines bekannten Schaltermodulators, der mit dem in Fig. 1 angedeuteten Modulationsschema arbeitet, ist in Fig. 2 dargestellt. Wie in Fig. 2 gezeigt ist, steht der Eingang E, dem das Eingangssignal v(t) zuführbar ist, mit einem ersten Schalter SA über einen Inverter INV in Verbindung und ist ferner direkt an einen zweiten Schalter SB angeschlossen, die ausgangsseitig an den Ausgang A angeschlossen sind. Die Schalter werden von einem Taktsignal CK bzw. einem invertierten Taktsignal CK′ angesteuert, wobei dieses Taktsignal dem binären Trägersignal entspricht. Wie bereits gewürdigt, ermangelt es eines solchen Schaltermodulators an einem hinreichenden Signal-Rausch-Abstand des Ausgangssignales bei hohen Modulationsfrequenzen aufgrund der Laufzeitunterschiede in dessen beiden Pfaden.

Wie in Fig. 3 gezeigt ist, umfaßt der erfindungsgemäße Schaltermodulator einen Operationsverstärker OPV, dessen Ausgang mit dem Ausgangsanschluß A der Schaltung verbunden ist. Der invertierende Eingang (-) des Operationsverstärkers OPV steht über einen ersten Widerstand R1 mit einem ersten Knoten N1 in Verbindung und ist ferner über einen zweiten Widerstand R2 mit dem Ausgang A verbunden. Der nicht-invertierende Eingang (+) steht über einen dritten Widerstand R3 mit Masse und über einen vierten Widerstand R4 mit einem zweiten Knoten N2 in Verbindung. Der erste Knoten N1 ist über einen ersten Analogschalter S1 an Masse schaltbar und über einen zweiten Analogschalter S2 mit dem Eingang E verbindbar, der seinerseits über einen dritten Analogschalter S3 mit dem zweiten Knoten N2 verbindbar ist, der wiederum über einen vierten Analogschalter S4 mit Masse verbunden werden kann.

Der erste und dritte Schalter S1, S3 werden von einem nicht-invertierten Taktsignal CK, das dem Trägersignal entspricht, angesteuert, während der zweite und vierte Schalter S2, S4 von dem invertierten Taktsignal CK′, das dem invertierten Trägersignal entspricht, angesteuert werden.

Die Widerstände R1 bis R4 sind derart dimensioniert, daß ihre Widerstandswerte folgender Gleichung genügen:

wobei RS den Durchgangswiderstand des geschlossenen ersten und dritten Schalters S1, S3 bezeichnet.

Vorzugsweise gleicht der Widerstandswert des ersten Widerstandes R1 demjenigen des vierten Widerstandes R4. In diesem Fall muß der Widerstandswert des zweiten Widerstandes R2 mit demjenigen des dritten Widerstandes R3 übereinstimmt. Bei dieser Dimensionierung wird der von Verstärkungsfehlern abhängige Anteil des Signal-Rausch-Verhältnis des mit der erfindungsgemäßen Schaltung erzeugten Ausgangssignales besonders niedrig und unabhängig von dem Durchgangswiderstand des ersten bzw. dritten Schalters in deren geschlossenen Zustand und hängt nur von der Übereinstimmung des ersten Widerstandswertes mit dem vierten Widerstandswert und des zweiten Widerstandswertes mit dem dritten Widerstandswert ab, so daß die absolute Toleranz dieser Widerstände unwichtig ist. Da sich innerhalb einer integrierten Schaltung zwei Widerstände gut in ihrem Widerstandswert aneinander anpassen lassen (matching), während die Einhaltung absoluter Werte Schwierigkeiten bereitet, ist die erfindungsgemäße Schaltung in besonderem Maße für eine Integration geeignet.

Besonders bevorzugt ist es, die Widerstandswerte der Widerstände R1, R2, R3, R4 gleich zu wählen.

Die Schalter können jeglicher Analogschalter sein. Vorzugsweise sind die Schalter S2 bis S4 jedoch als CMOS-FETs ausgeführt.

Die Fig. 4 und 5 zeigen das Ersatzschaltbild der in Fig. 3 gezeigten Schaltung im invertierenden Modus sowie im nicht-invertierenden Modus.

Claims (5)

1. Integrierbarer Schaltermodulator für die Multiplikation eines Eingangssignales mit einem binären Trägersignal, welcher sein Ausgangssignal durch alternierendes Gewichten des Eingangssignales mit einem positiven und einem negativen Faktor im Takt des binären Trägersignales erzeugt, mit einem Operationsverstärker und mit durch das Trägersignal angesteuerten elektronischen Schaltern, dadurch gekennzeichnet,

• - daß der invertierende Eingang des Operationsverstärkers (OPV) mit einem ersten Widerstand (R1) an seinen Ausgang (A) und mit einem zweiten Widerstand (R2) an einen ersten und zweiten Schalter (S1, S2) angeschlossen ist, und denen der erste mit einem Bezugspotential und der zweite mit einem Schaltermodulatoreingang (E) für das Eingangssignal verbunden sind,
• - daß der nicht-invertierende Eingang des Operationsverstärkers (OPV) mit einem dritten Widerstand (R3) an das Bezugspotential und mit einem vierten Widerstand (R4) an einen dritten und vierten Schalter (S3, S4) angeschlossen ist, von denen der dritte mit dem Schaltermodulatoreingang (E) für das Eingangssignal und der vierte mit dem Bezugspotential verbunden sind,
• - daß die Schalter (S1, S2, S3, S4) derart von dem binären Trägersignal angesteuert werden, daß der erste und dritte Schalter (S1, S3) geschlossen sind, wenn der zweite und vierte Schalter (S2, S4) geöffnet sind, und daß der erste und dritte Schalter (S1, S3) geöffnet sind, wenn der zweite und vierte Schalter (S2, S4) geschlossen sind, und
• - daß die Widerstandswerte der Widerstände (R1, R2, R3, R4) folgender Gleichung genügen: wobei RS den Durchgangswiderstand der geschlossenen ersten Schalter (S1, S3) bezeichnet.

2. Integrierbarer Schaltermodulator nach Anspruch 1, dadurch gekennzeichnet,

• - daß der Widerstandswert des ersten Widerstandes (R1) mit demjenigen des vierten Widerstandes (R4) und derjenige des zweiten Widerstandes (R2) mit demjenigen des dritten Widerstandes (R3) übereinstimmen.

3. Integrierbarer Schaltermodulator nach Anspruch 1 oder 2, dadurch gekennzeichnet,

• - daß die Widerstandswerte der Widerstände (R1, R2, R3, R4) miteinander übereinstimmen.

4. Integrierbarer Schaltermodulator nach einem der Ansprüche 1-3, dadurch gekennzeichnet,

• - daß die Schalter als CMOS-FETs ausgeführt sind.

5. Integrierbarer Schaltermodulator nach einem der Ansprüche 1-4, dadurch gekennzeichnet,

• - daß das Bezugspotential Masse ist.