DE3829357A1

DE3829357A1 - Logarithmierender analog-digitalwandler

Info

Publication number: DE3829357A1
Application number: DE19883829357
Authority: DE
Inventors: Georg Plasberg; Norbert Kaiser
Original assignee: Individual
Current assignee: Plasberg Georg 8501 Kalchreuth De
Priority date: 1988-08-30
Filing date: 1988-08-30
Publication date: 1990-03-08
Also published as: DE3829357C2

Description

Die Erfindung betrifft einen logarithmierenden Analog-Digitalwandler nach dem Oberbegriff des Anspruchs 1.

Soll eine analoge Spannung von einem digital arbeitenden Gerät (z. B. einem Rechner) erfaßt werden, so ist ein Analog-Digitalwandler notwendig, der die analoge Spannung in ein digitales Wort wandelt. Wird außerdem eine unabhängig von der Größe der Spannung gleichbleibende relative Meßunsicherheit über einen großen Dynamikbereich gefordert, so empfiehlt es sich, dem Analog- Digitalwandler einen zusätzlich analogen Logarithmierer voranzuschalten.

Stand der Technik sind Dioden- oder Transistorlogarithmierer, die prinzipiell dadurch realisiert werden, daß ein Operationsverstärker mit einer Diode oder einem Transistor gegengekoppelt wird [1].

Ein großer Nachteil solcher Logarithmierer ist die starke Temperaturabhängigkeit ihrer Kennlinie. Sie läßt sich zwar dadurch reduzieren, daß eine Anordnung aus zwei identischen Logarithmierern benutzt wird, von denen einer die zu messende Spannung und der andere eine konstante Referenzspannung logarithmiert und die Ausgangsspannung aus der Differenz der logarithmierten Spannungen gebildet wird [1]; der erforderliche Aufwand bedingt jedoch einen hohen Preis. Ein Analog-Digitalwandler ist weiter erforderlich.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung anzugeben; die temperaturabhängig eine Eingangsspannung in ein digitales Ausgangswort wandelt, dessen Wert dem Logarithmus der Eingangsspannung proportional ist, ohne daß ein zusätzlicher analoger Logarithmierer erforderlich ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Logarithmierung durch Vergleich der Eingangsspannung und zweier Referenzspannungen mit der Spannung an einem Kondensator, der über einen konstanten Widerstand entladen wird, erfolgt und das digitale Ausgangswort aus den Zeitdifferenzen zwischen Gleichheit der Entladespannung des Kondensators und der Eingangs- bzw. den Referenzspannungen gebildet wird.

Zur Messung Zeitdifferenzen und Bildung des digitalen Ausgangswortes wird ein Zähler und ein von einer Phasenregelschleife gesteuerter Oszillator verwendet.

Die mit der Erfindung erzielten Vorteile gegenüber bislang bekannten Schaltungsanordnungen zur Logarithmierung und Analog-Digitalwandlung von Spannungen bestehen insbesondere darin, daß auf den üblichen nur mit großem Aufwand temperaturkompensierbaren Logarithmierer verzichtet werden kann und so eine kostengünstige Realisierung eines logarithmierenden Analog- Digitalwandlers möglich ist.

Die Ausführung der Erfindung wird im folgenden näher beschrieben.

Funktionsprinzip

Entlädt man einen auf die Spannung U₀ aufgeladenen Kondensator über einen konstanten Widerstand, so gilt für die Spannung am Kondensator

Man kann diesen Spannungsverlauf zum Bau eines logarithmierenden Analog- Digitalwandlers benutzen, indem man die Kondensatorspannung u _c(t) mit der zu logarithmierenden und zu digitalisierenden Eingangsspannung vergleicht und zu dem Zeitpunkt t _E einen Impuls auslöst, zu dem beide Spannungen gleich sind. Es gilt dann

Aufgrund des großen Temperaturkoeffizienten des Kondensators wird in einer zu realisierenden Schaltung der Wert für t _E mit einem temperaturabhängigen Fehler behaftet sein. Er läßt sich beseitigen, indem ein zweiter Vergleich mit einer konstanten Referenzspannung U _ref durchgeführt wird. Es gilt

Das Verhältnis t _E/t _ref ist dann unabhängig von R und C:

Ausgehend von Gleichung (4) kann man einen logarithmierenden Analog-Digitalwandler folgendermaßen realisieren: Ein Kondensator wird periodisch auf die Spannung U _B < U₀ aufgeladen und über einen konstanten Widerstand entladen. Bei der Entladung wird seine Spannung U _c mit den konstanten Spannungen U₀ und U _ref sowie der Eingangsspannung U _E verglichen und bei Gleichheit jeweils ein Impuls ausgelöst. Dabei muß gelten U _B < U₀ < U _ref, siehe Abbildung 1. Das Verhältnis U _ref/U₀ kann fest vorgegeben werden, so daß in Gleichung (4) auch ln U _ref/U₀ konstant wird und t _E nur noch von ln U _E/U₀ abhängt:

Mit Hilfe einer PLL-(Phase Locked Loop) Schaltung und eines Zählers läßt sich der Zeitraum zwischen den zu U₀ und U _ref gehörenden Impulsen in N gleiche Zeitabschnitte einteilen. Entnimmt man zum Zeitpunkt des zu U _E gehörenden Impulses den aktuellen Zählerstand n, so wird

und mit Gleichung (4)

Abb. 1 verdeutlicht das Prinzip.

Realisierte Schaltung

Nach dem beschriebenen Funktionsprinzip wurde ein logarithmierender Analog- Digitalwandler mit einer Dynamik von 60 dB und einem 10 Bit breiten Ausgang realisiert. Das Blockschaltbild zeigt Abb. 2.

Mit einem Takt T wird periodisch der Kondensator C₁ auf die Spannung U _B < U₀ aufgeladen. Er entlädt sich über R₁. Während der Entladung ändern die Ausgänge der Komparatoren A, C und B zu den Zeitpunkten t₀, t _E und t _ref nacheinander ihren Zustand. Durch das Signal von A wird zu dem Zeitpunkt t₀ (Abb. 1) der Zähler freigegeben. Beim Erreichen des Zählerstandes N +1 (Überlauf) liefert der Zähler einen Impuls an den Phasenvergleicher. Dieser regelt die Frequenz des spannungsgesteuerten Oszillators (VCO) so nach, daß der Überlaufimpuls synchron mit dem Wechsel des Ausgangszustandes von Komparator B ist, der Zähler also genau dann von N auf N +1 wechselt, wenn die Kondensatorspannung zum Zeitpunkt t _ref die Spannung erreicht.

Da der VCO kontinuierlich läuft, kann der Beginn des Zählvorganges nicht ganau mit dem Zeitpunkt t₀ synchronisiert werden; der Zähler wechselt mit der nächsten Flanke des VCO nach t₀ von 0 auf 1. Nach Abb. 1 würde dadurch ein Fehler am Ausgang des Logarithmierers von bis zu einem Bit entstehen. Dieser Fehler läßt sich um den Faktor k verkleinern, wenn man den VCO auf der k-fachen benötigten Frequenz schwingen läßt. Dem Zähler wird ein Vorteiler um den Faktor k vorgeschaltet, der zusammen mit dem Zähler zum Zeitpunkt t₀ freigegeben wird.

Die Ablaufsteuerung erzeugt zum Zeitpunkt t _E einen Impuls, mit dem der Zählerstand in ein Latch geladen wird. In der realisierten Schaltung wurde als Ablaufsteuerung ein PAL (Programmable Array Logic) benutzt, das außerdem die Signale erzeugt, die zur Übergabe der Daten an einen Rechner notwendig sind.

Genauigkeit

Die ideale Übertragungskennlinie eines Logarithmierers, der eine Spannung U _E logarithmieren soll, lautet

Darin ist E _id die Ausgangsgröße des Logarithmierers. K _D bezeichnet eine Konstante, die angibt, um welchen Betrag sich die Ausgangsgröße ändert, wenn die Höhe der Eingangsspannung um eine Dekade verändert wird. U _ref ist eine Referenzspannung; für U _E = U _ref wird die Ausgangsgröße E _id = 0.

Fehler, die ein Logarithmierer macht, äußern sich in einer Abweichung von der idealen Übertragungskennlinie. Sie können auf den Ein- oder den Ausgang des Logarithmierers bezogen werden. Dabei entspricht eine Abweichung der Ausgangsgröße E von dem durch Gleichung (8) gegebenen Wert um einen konstanten Betrag einem gleichbleibenden relativen Fehler der Eingangsspannung, unabhängig von deren Höhe. Die folgende Gleichung kann das veranschaulichen:

Nach [2] bezeichnet man F als Error RTI (Referred To Input). Abweichungen der Ausgangsgröße des Logarithmierers von dem durch Gleichung (8) gegebenen Wert können entstehen durch

1. Abweichung von U₀ vom Sollwert,
2. Abweichung von U _ref vom Sollwert,
3. die Offsetspannungen der Spannungskomparatoren
4. und/oder Abweichungen der Kondensatorspannung von dem durch Gleichung (1) gegebenen Verlauf.

Bezeichnet man die Offsetspannungen der Komparatoren mit U _offA, U _offB und U _offC, so führen die Fehler nach den Punkten 1, 2 und 3 zu einem Fehler RTI von

F = Δ U₀/U₀ + Δ U _ref/U _ref + U _offA/U₀ + U _offB/U _E + U _offC/-U _ref. (10)

Die durch U₀ und U _ref verursachten Fehler lassen sich leicht sehr gering halten, indem man U₀ mit einer geeigneten Referenzspannung erzeugt und U _ref mit einem Spannungsteiler aus U₀ ableitet.

Die Forderung nach hoher Genauigkeit und großem Dynamikbereich des logarithmierenden Analog-Digitalwandlers führt jedoch zu Offsetspannungen, die mit handelsüblichen Komparatoren nicht erreicht werden können. Verwendet wurde daher eine Schaltung nach Abbildung 3.

Einem Komparator K mit der Offsetspannung U _K wurde ein Verstärker V mit der Offsetspannung U _V vorgeschaltet. Dieser verstärkt geringe Spannungsdifferenzen zwischen U _C und U _E mit seiner Leerlaufverstärkung v, da dann beide Dioden im Rückkopplungszweig hochohmig sind. Bei größeren Spannungsdifferenzen zwischen U _C und U _E wird eine der Dioden leitend, so daß die Verstärkung auf 1 sinkt und der Verstärker nicht übersteuert wird. Die Offsetspannung des so aufgebauten Spannungskomparators beträgt

Als Verstärker wurde ein chopperstabilisierter Operationsverstärker gewählt, so daß U _V im µV-Bereich lag. Damit konnte trotz der hohen Offsetspannung des verwendeten preisgünstigen Komparators (2 mV) eine Offsetspannung U _off < 10µV ohne Abgleich erzielt werden.

Die Spannung am Kondensator C₁ folgt bei der Entladung über R₁ leider nicht genau der Gleichung (1). Abweichungen werden zum einen durch die Eingangsströme der notwendigerweise am Kondensator angeschlossenen Komparatoren verursacht, zum anderen tritt bei der Entladung eines mit Dielektrikum gefüllten Kondensators ein Rückstandsbildung genannter Effekt auf. Dieser Effekt ist nach [3] auf Inhomogenitäten des Verhältnisses von Permittivität und Leitfähigkeit im Dielektrikum zurückzuführen. Bei schnellen Spannungsänderungen am Kondensator bestimmt der Verschiebungsstrom und damit die Permittivität die Potentialverteilung im Dielektrikum, im stationären Fall der Leitungsstrom. Mit Annäherung an den Endzustand müssen daher im Inneren des Dielektrikums Umladungen stattfinden, die aufgrund des hohen Isolationswiderstandes relativ langsam passieren. Als meßbare Auswirkung entlädt sich ein Kondensator mit Dielektrikum gegen Ende der Entladung langsamer als nach Gleichung (1). Die Rückstandsbildung tritt bei Elektrolytkondensatoren besonders stark auf, bei MKH- und MKS-Kunststoffolienkondensatoren beträgt die Abweichung der tatsächlich bei der Entladung meßbaren Spannung von der durch Gleichung (1) gegebenen wenige Prozent. Eine Kompensation der Rückstandsbildung kann vorgenommen werden, indem der Widerstand R₁ nicht an Masse, sondern an eine geringe negative Spannung -U _K angeschlossen wird oder zusätzlich ein hochohmiger Widerstand R₂ zwischen den Kondensator und eine negative Spannung -U′ _K gelegt wird (Abb. 4).

Der erforderliche Wert von U _K, U′_K bzw. R₂ hängt vom verwendeten Kondensatortyp, dem Dynamikbereich des logarithmierenden Analog-Digitalwandlers und der Zeitkonstanten τ = R · C ab.

Mit der beschriebenen Methode gelang es, einen logarithmierenden Analog- Digitalwandler mit einem Eingangsspannungsbereich von 60 dB (3 Dekaden) und einer Genauigkeit von < 0.68% RTI aufzubauen. Das entspricht bei einem 10 Bit breiten Ausgang einem Fehler von 1 Digit. Die erreichte Genauigkeit liegt damit an der Grenze dessen, was sich mit einem herkömmlichen Transistor-Logarithmierer und einem nachgeschalteten Analog-Digitalwandler erreichen läßt.

Literatur

[1] TIETZE, U., SCHENK, CH.: Halbleiterschaltungstechnik. Springer-Verlag Berlin (1978), 4. Auflage, 207-210
[2] ANALOG DEVICES: Linear Products Data Book. Analog Devices, Inc. Norwood, U. S. A. (1988), 7-3-7-18
[3] KÜPFMÜLLER, K.: Einführung in die theoretische Elektrotechnik. Springer- Verlag Berlin (1984), 11. Auflage, 144 ff.

Claims

1. Schaltungsanordnung zur Erzeugung eines digitalen Ausgangswortes, dessen Wert dem Logarithmus einer angelegten Eingangsspannung proportional ist, dadurch gekennzeichnet, daß die Logarithmierung durch Vergleich der Eingangsspannung und zweier Referenzspannungen mit der Spannung an einem Kondensator, der über einen konstanten Widerstand entladen wird, erfolgt und das digitale Ausgangswort aus den Zeitdifferenzen zwischen Gleichheit der Entladespannung des Kondensators und der Eingangs- bzw. den Referenzspannungen gebildet wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Bildung des digitalen Ausgangswortes durch einen Zähler und einen von einer Phasenregelschleife gesteuerten Oszillator erfolgt.