DE3811145A1

DE3811145A1 - Vorrichtung zum verarbeiten von bildern mit gewuenschten grauwerten

Info

Publication number: DE3811145A1
Application number: DE3811145A
Authority: DE
Inventors: Akira Kasano; Yoichi Inoue
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-31
Filing date: 1988-03-31
Publication date: 1988-10-20
Also published as: JPS63245567A; KR920002468B1; KR880011688A; US4943937A; DE3811145C2

Description

Die Erfindung betrifft eine Vorrichtung zum Verarbeiten von Bildern nach dem Oberbegriff des Patentanspruches 1 bzw. 12 und insbesondere eine Vorrichtung zum Verarbeiten von Bildern auf verschiedene Weise mittels in einem Bild speicher gespeicherter Bilddaten.

Eine herkömmliche Bildverarbeitungsvorrichtung hat ge wöhnlich eine Vielzahl von Bildspeichern. Jeder dieser Bildspeicher umfaßt einen Rahmenspeicher (Vollbild speicher), der Abstufungs- oder Graduierungsdaten spei chert, welche den Graupegel jedes der Bildelemente (Pixels) wiedergeben, die ein Bild aufbauen. Für die Durchführung einer Bildverarbeitung verwendet ein Bildprozessor einen der Bildspeicher als einen Quellen speicher und einen anderen als Bestimmungsspeicher.

Bei der herkömmlichen Bildverarbeitungsvorrichtung wird die Anzahl der Bits, die Graupegeldaten bilden, durch die Datenbitlänge des Bildbusses festgelegt. Jeder Rah menspeicher speichert Graupegeldaten einer festen Bit länge. Jedoch nutzt diese Art von Bildspeichervorrich tung nicht wirksam den Speicherraum des Rahmenspeichers aus, wenn ein Bild mit einem gewünschten Graupegel, der durch eine kleine Anzahl von Bits ausgedrückt wer den kann, verarbeitet wird. Es soll insbesondere ein verarbeitetes Bild betrachtet werden, das ein durch 8-Bit-Graupegeldaten wiedergegebenes Zweipegel-Bild ist. Da der Graupegel eines Zweipegel-Bildes durch lediglich eines von 8 Bits ausgedrückt werden kann, bedeutet dies, daß 7 Bits dieses Bildes nicht verwendet werden und daß daher ⁷/₈ des Speicherraumes letztlich verschwendet werden.

Somit wird in derartigen Fällen der Speicherraum des Bildspeichers der herkömmlichen Bildverarbeitungsvor richtung nicht wirksam genutzt.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Bildverarbeitungsvorrichtung zu schaffen, die wirksam den in einem Bildspeicher verfügbaren Speicherraum aus nutzt und die ein Bild mit einem gewünschten Graupegel oder Grauwert verarbeiten kann.

Diese Aufgabe wird bei einer Vorrichtung zum Verarbeiten von Bildern mit gewünschten Graupegeln oder Grauwerten nach dem Oberbegriff des Patentanspruches 1 bzw. 12 er findungsgemäß durch die in den jeweiligen kennzeichnen den Teilen hiervon angegebenen Merkmale gelöst.

Die Erfindung schafft also eine Bildverarbeitungsvorrich tung mit einer dreidimensionalen Rahmenspeichereinrich tung zum Speichern von Bilddaten mit einer Vielzahl von Speicherebenen, die logisch in der Tiefenrichtung ge stapelt sind, einer mit der Rahmenspeichereinrichtung verbundenen Speichersteuereinrichtung, um einen unabhän gigen Zugriff zu einer Vielzahl von gewünschten Speicher bereichen der Rahmenspeichereinrichtung zu ermöglichen, wobei jeder gewünschte Speicherbereich in einer gewünsch ten Position in der Tiefenrichtung der Rahmenspeicher einrichtung vorliegt und eine gewünschte Anzahl von Bits hat, einer Vielzahl von Bildbuseinrichtungen, die mit der Speichersteuereinrichtung verbunden sind, um Bilddaten zu übertragen, einer mit der Vielzahl von Bildbusein richtungen verbundenen Bildprozessoreinrichtung zum Empfangen der Bilddaten von wenigstens einer der Bildbus einrichtungen und zum logischen Verarbeiten der Bild daten sowie zum Ausgeben des Verarbeitungsergebnisses zu wenigstens einer der anderen Bildbuseinrichtungen und einer mit der Speichersteuereinrichtung und der Bild prozessoreinrichtung verbundenen Steuereinrichtung, die für die Speichersteuereinrichtung Zugriffbereiche der Rahmenspeichereinrichtung, auf die ein Zugriff durch die Speichersteuereinrichtung erfolgen soll, und die Art des Zugriffes für jeden Zugriffbereich bezeichnet und die die Vielzahl der Bildbuseinrichtungen der Spei chersteuereinrichtung und der Bildprozessoreinrichtung für jeden Zugriffbereich zuordnet.

Der Speicherraum des dreidimensionalen Rahmenspeichers kann in der Tiefenrichtung in eine Vielzahl von Spei cherblöcken, deren jeder eine gewünschte Anzahl von Bits speichert, unabhängig von der Bitlänge des Bild busses unterteilt werden. Der Speicherraum kann daher wirksam ausgenutzt werden, was es möglich macht, die Bilddaten einer gewünschten Bitlänge mit hoher Geschwin digkeit zu verarbeiten.

Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockdiagramm einer Anordnung einer Bildverarbeitungsvorrichtung nach einem Ausführungsbeispiel der Erfindung,

Fig. 2A und 2B schematische Blockdiagramme zur Er läuterung eines Speicherblockes 23-i (i = 1 . . . m), der in Fig. 1 dargestellt ist,

Fig. 3 ein Blockdiagramm zur Erläuterung des Be triebs der Bildverarbeitungsvorrichtung von Fig. 1 und

Fig. 4A bis 4C Diagramme zur Erläuterung der Verar beitung von Bilddaten durch den Bildprozes sor von Fig. 1.

Ein Ausführungsbeispiel der erfindungsgemäßen Bildver arbeitungsvorrichtung wird im folgenden anhand der Fig. 1 bis 4C näher erläutert.

Eine Anordnung einer Bildverarbeitungsvorrichtung nach einem Ausführungsbeispiel der Erfindung ist in Fig. 1 gezeigt. In Fig. 1 steuert eine Zentraleinheit (CPU) 11 den Betrieb der Bildverarbeitungsvorrichtung. Die Zen traleinheit 11 ist mit einem Steuerbus 12 verbunden. Der Steuerbus 12 überträgt verschiedene Arten von Da ten, die durch die Zentraleinheit 11 verwendet werden, um die betreffenden Teile in der Bildverarbeitungsvor richtung zu steuern.

Bildbusse 13-1 bis 13-4 übertragen Bilddaten. Die Daten bitlänge der Bildbusse 13-1 bis 13-4 beträgt beispiels weise 8 Bits. Ein Bildprozessor 14 ist mit dem Steuer bus 12 verbunden. In Fig. 1 wird ein einziger Bildprozes sor 14 verwendet; bei Bedarf können zwei oder mehr Bild prozessoren eingesetzt werden. Der Bildprozessor 14 hat zwei Eingangsanschlüsse I 1 und I 2 und einen Ausgangsan schluß O. Ein Bildbussteuerglied 15 ist angeschlossen, um den Bus 12, den Bildprozessor 14 und Bildbusse 13-1 bis 13-4 zu steuern. Das Bildbussteuerglied 15 verbin det irgendeinen der Bildbusse 13-1 bis 13-4 mit dem Ein gangsanschluß I 1 des Bildprozessors 14 und einen anderen Bus mit dem Eingangsanschluß I 2 sowie einen zusätzlichen Bus mit dem Ausgangsanschluß O. Diese Bildbusse 13-1 bis 13-4 sind denjenigen Anschlüssen unter Steuerung der Zentraleinheit 11 zugeordnet. Das Bildbussteuerglied 15 schaltet diese Verbindungen der Anschlüsse I 1, I 2 und O des Bildprozessors 14 bei Bedarf zu den Bildbussen 13-1 bis 13-4.

Ein Bildspeicher 20 ist vorgesehen, um den Bus 12 und die Bildbusse 13-1 bis 13-4 zu steuern. Das Beispiel von Fig. 1 verwendet einen einzigen Bildspeicher 20; es kann jedoch eine Vielzahl von Bildspeichern 20 ein setzen. Der Bildspeicher 20 umfaßt einen dreidimensio nalen Rahmenspeicher 21 und ein mit dem Rahmenspeicher 21 verbundenes Speichersteuerglied zum Steuern des Rahmenspeichers. Der dreidimensionale Rahmenspeicher 21 hat beispielsweise einen Speicherbereich von 8 × m Bits (m = positiv ganzzahlig) in der Tiefenrichtung (Z- Richtung). Der dreidimensionale Rahmenspeicher 21 ist logisch in Speicherblöcke jeder gegebenen Anzahl von Bits in der Tiefenrichtung unterteilt. Die Anzahl der Bits ist gleich der Datenbitlänge "r" der Bildbusse 13-1 bis 13-4. In diesem Fall ist der dreidimensionale Rahmenspeicher 21 in "m" Speicherblöcke mit jeweils 8 Bits in der Tiefenrichtung unterteilt. Der Rahmen speicher 21 kann als ein Stapel von 8-Bit-Speicher blöcken betrachtet werden.

Der dreidimensionale Rahmenspeicher 21 ist mit dem Speichersteuerglied 22 zum Steuern des Speichers 21 für jeden Speicherblock verbunden. Das Speichersteuer glied 22 umfaßt Speicherschnittstellen (I/F) 24-1 bis 24-m, Rechen/Logikeinheiten 25-1 bis 25-4, Busschnitt stellen 26-1 bis 26-4 und einen Steuerabschnitt 27. Die Speicherschnittstellen 24-1 bis 24-m sind jeweils für Speicherblöcke 21-1 bis 21-m vorgesehen.

Die Speicherschnittstellen 24-1 bis 24-m sind jeweils mit entsprechenden Speicherblöcken 23-1 bis 23-m ver bunden und bilden einen Lesezugriff und einen Schreib zugriff zu diesen Blöcken.

Operationsschaltungen (Rechen/Logikeinheiten) 25-1 bis 25-4 sind jeweils für Bildbusse 13-1 bis 13-4 vorgesehen. Jeder von diesen ist mit den Speicherschnittstellen 24-1 bis 24-m verbunden. In einer Lesebetriebsart verarbei ten die Operationsschaltungen 25-1 bis 25-4 logisch die aus dem Rahmenspeicher 21 gelesenen Daten und erzeugen die zu den Bildbussen 13-1 bis 13-4 ausgegebenen Daten. In einer Schreibbetriebsart führen die Operationsschal tungen 25-1 bis 25-4 eine logische Operation an den Da ten von den Bildbussen 13-1 bis 13-m durch, um dadurch die in den dreidimensionalen Rahmenspeicher 21 zu schrei benden Daten zu erzeugen. Die Busschnittstellen 26-1 bis 26-4 sind jeweils für Bildbusse 13-1 bis 13-4 vor gesehen.

Die Busschnittstellen 26-1 bis 26-4 sind jeweils mit den Bussen 23-1 bis 23-4 und den Operationsschaltungen 25-1 bis 25-4 verbunden. Die Busschnittstellen 26-1 bis 26-4 übertragen Daten zwischen den Bildbussen 13-1 bis 13-4 einerseits und den Operationsschaltungen 25-1 bis 25-4 andererseits.

Gemäß den von der Zentraleinheit 11 eingespeisten Be fehlen steuert der Steuerabschnitt 27 die Speicher schnittstellen 24-1 bis 24-m, die Operationsschaltun gen 25-1 bis 25-4 und die Busschnittstellen 26-1 bis 26-4. Das heißt, der Steuerabschnitt 27 wählt eine oder einige der Speicherschnittstellen 24-1 bis 24-m, stellt eine Lese- oder Schreibbetriebsart für die gewählte Speicherschnittstelle ein und legt einen Speicherbe reich, zu dem ein Zugriff erfolgen soll, in dem drei dimensionalen Rahmenspeicher 21 fest. Der Steuerab schnitt 27 speist einen in Flußrichtung der Daten dar stellenden Befehl zu den Busschnittstellen 26-1 bis 26-4. Das Speichersteuerglied 22 kann aus diskreten Teilen bestehen. Wenn die Zentraleinheit und deren Peripherie-Schaltungen für das Speichersteuerglied 22 verwendet werden, kann der Betrieb dieses Steuerglie des durch Software ausgeführt werden. Wenn diese Bild verarbeitungsvorrichtung nicht mit hoher Geschwindigkeit zu arbeiten braucht, kann die Zentraleinheit 11 für das Speichersteuerglied eingesetzt werden.

Ein Festwertspeicher (ROM) zum Speichern eines Programmes für den Betrieb der Zentraleinheit 11 und anderer fester Daten ist mit dem Steuerbus 12 verbunden. Eine (nicht gezeigte) Schnittstelle zum Steuern einer Datenübertra gung zwischen der Zentraleinheit 11 und externen Vorrich tungen, wie beispielswiese ein Tastenfeld und ein Hilfs rechner, ist mit dem Steuerbus 12 verbunden.

Ein Speicherblock 23-i (i = 1, 2, . . ., m) des dreidimen sionalen Speichers 21 wird im folgenden anhand der Fig. 2A und 2B erläutert. Der Speicherblock 23-i umfaßt 8 Speicherebenen, die logisch in der Tiefenrichtung ge stapelt sind. Jede Speicherebene kann Bits in einer ein zigen X-Y-Ebene speichern, d. h. die Bits entsprechen den Pixels, die einen Rahmen (Vollbild) bilden. Die Spei cherebenen speichern jeweils Bits, welch den Grauwert oder -pegel eines Pixels darstellen.

Das heißt, der Speicherblock 23-i umfaßt 8 Speicherchips 30-0 bis 30-7, wie dies in Fig. 2B gezeigt ist. Die Speicherchips 30-0 bis 30-7 speichern jeweils Bits, deren jedes den Grauwert oder Graupegel jedes einen Rahmen (Vollbild) aufbauenden Pixels darstellen. Adreßanschlüs se A 0 bis An der Speicherchips 30-0 bis 30-7 sind mit einer gemeinsamen Adresse versorgt, die von einer Spei cherschnittstelle 24-i (i = 1, 2, . . ., m) abgeleitet ist. Chipfreigabeanschlüsse CE der Speicherchips 30-0 bis 30-7 sind mit von der Speicherschnittstelle 24-i abgeleiteten Chipwählsignalen C 0 bis C 7 versorgt. Die Speicherschnittstelle 24-i kann einen der Speicherchips 30-0 bis 30-7 auswählen. Die R/W-Anschlüsse (Lese/Schreib- Anschlüsse) der Speicherchips 30-0 bis 30-7 sind mit einem gemeinsamen R/W-Signal (Lese/Schreibsignal) von der Speicherschnittstelle 24-i versorgt. Daher werden die Speicherchips 30-1 bis 30-7 gleichzeitig in eine Lesebetriebsart oder eine Schreibbetriebsart gesetzt. Die Datenanschlüsse D der Speicherchips 30-0 bis 30-7 sind mit den Datenanschlüssen D 0 bis D 7 der Speicher schnitstelle 24-i verbunden.

Der Betrieb der so aufgebauten Bildverarbeitungsvorrich tung wird im folgenden näher erläutert.

Es wird zuerst beschrieben, wie das Speichersteuerglied arbeitet, und sodann wird auf den Betrieb der gesamten Vorrichtung eingegangen.

In diesem Ausführungsbeispiel kann die Zentraleinheit 11 die Lesebetriebsart und die Schreibbetriebsart des Rah menspeichers 21 für jeden der Bildbusse 13-1 bis 13-4 bezeichnen. Die Zentraleinheit 11 bezeichnet einen Zu griff zu den Daten eines "q"-Bits, das am p-ten Bit des dreidimensionalen Rahmenspeichers 21 in der Z-Rich tung beginnt. Hier hat "p" den Wert 0 bis (8 × m - 1), und "q" beträgt 1 bis 8. Beispielsweise zeigt "q" die Anzahl der Bits an, die die Grauwertdaten bilden. Der Speicher block 23-i, auf den ein Zugriff erfolgen soll, ist tat sächlich der Speicherblock, wobei i eine ganze Zahl ist, die gegeben ist durch:

i = [^p/₈] + 1 bis [(p + q - 1)] + 1

Die Zentraleinheit 11 bezeichnet den Speicherblock, zu dem ein Zugriff erfolgen soll (der oberste Speicher block, wenn ein Zugriff auf eine Vielzahl von Spei cherblöcken erfolgen soll). Der Wert "p" bedeutet die Position des obersten Bits des obersten Speicherblockes und beträgt 0 bis 7.

Das Speichersteuerglid 22 führt die folgenden vier Arten von Operationen durch:

A:Leseoperation für einen Speicherblock,B:Leseoperation für zwei Speicherblöcke,C:Schreiboperation für einen Speicherblock, undD:Schreiboperation für zwei Speicherblöcke.

Diese Operationen A bis D werden im folgenden erläutert, wenn ein Bildbus 13-1 als ein Quellenbus oder ein Be stimmungsbus verwendet wird.

A: Leseoperation für einen Speicherblock

Die Daten eines "q"-Bits (1 ≦ q ≦ 8) in der Z-Richtung gezählt vom Bit "p" (0 ≦ p ≦ 7) aus, werden aus dem Speicherblock 23-i ausgelesen. Hier gilt dann 1 ≦ p + q ≦ 8.

(1) Nach Empfang eines Befehles von der Zentraleinheit 11 bestimmt der Steuerabschnitt 27, daß ein Zugriff auf den Speicherblock 23-i erfolgen muß, und meldet einer Speicherschnittstelle 24-i einen Lesezugriff. Der Steuerabschnitt 27 meldet einer Operationsschaltung 24-1 den Lesezugriff und Werte von "p" und "q" und der gleichen und meldet außerdem einer Busschnittstelle 25-1 den Lesezugriff.

Die Speicherschnittstelle 24-i liest auf parallele Weise 8 Bits aus dem Speicherblock 23-i aus. Die Spei cherschnittstelle 24-1 liefert die ausgelesenen Daten zur Operationsschaltung 25-1 entsprechend dem Bildbus 13-1.

(2) Die Operationsschaltung 25-1 verschiebt um p Bits die durch die Speicherschnittstelle 24-i ausgelesenen 8-Bit-Daten gegen das niederwertigste Bit (LSB). Die Operationsschaltung 25-1 setzt die Bits der verschobe nen Daten, was ein "q + 1" oder ein höheres Bit ist, auf "0" und gibt dieses an die Busschnittstelle 26-1 ab. Wenn die im Speicherblock 23-i gespeicherten Daten (MSB) 11011011 (LSB) betragen und p = 2 und q = 4 vor liegen, verschiebt die Operationsschaltung die Daten um 2 Bits, um dadurch "00110110" zu liefern, und sie schreibt "0" in das vierte Bit und folgende Bits ein und gibt "00000110" aus.

(3) Die Busschnittstelle 26-1 liefert die 8-Bit-Daten von der Operationsschaltung 25-1 zum Bildbus 13-1.

B: Leseoperation für zwei Speicherblöcke (Leseoperation von einem Speicherbereich, der sich zwischen zwei Speicherblöcken erstreckt)

Das "q"-Bit (1 ≦ q ≦ 8), das beim Bit "p" (1 ≦ p ≦ 7) des Speicherblockes 23-i beginnt, wird ausgelesen. Es soll hier gelten P + q ≧ 8. Das (8 - p)-Bit wird aus dem Speicherblock 23-i ausgelesen, und das (P + q - 8)-Bit wird aus dem nächsten Speicherblock 23 (i + 1) ausgelesen.

(1) Nach Empfang eines von der Zentraleinheit 11 einge speisten Befehles bestimmt der Steuerabschnitt 27, daß ein Zugriff zu den Speicherblöcken 23-i und 23-(i + 1) erfolgen muß, und er meldet Speicherschnittstellen 24-i und 24-(i + 1) einen Lesezugriff. Der Steuerabschnitt 27 meldet der Operationsschaltung 24-1 den Lesezugriff und die Werte von "p" und "q" und dergleichen und meldet der Busschnittstelle 25-1 den Lesezugriff.

Die Leseschnitstellen 24-i und 24-(i + 1) lesen 8 Bits aus den Speicherblöcken 23-i und 23-(i + 1) aus und geben diese an die Operationsschaltung 25-1 ab.

(2) Die Operationsschaltung 25-1 verschiebt um p Bits die aus dem Speicherblock 23-i ausgelesenen 8-Bit-Daten zum niederwertigsten Bit (LSB) und setzt die Bits gleich oder niedriger als das Bit (8 - p) bei "0" und sie verschiebt die aus dem Speicherblock 23-(i + 1) ausgelesenen 8-Bit- Daten zum höchstwertigen Bit (MSB) und setzt die Bits gleich oder niedriger als das Bit (7 - p) und die Bits gleich oder höher als das Bit "q" bei "0". Die Operationsschaltung 25-1 unterwirft die beiden so erzeugten Daten einer ODER-Verknüpfung und gibt diese an die Busschnittstelle 26-i ab. Wenn p = 5 und q = 6 vorliegen und (MSB) 10011001 (LSB) aus dem Speicherblock 23-i sowie "10011001" aus dem Speicherblock 23-(i + 1) ausgelesen werden, so erzeugt die Operations schaltung 25-1 "00000100" und "00001000" und unterwirft dies einer ODER-Verknüpfung und gibt ein Signal "00001100" an die Busschnittstelle 26-1 ab.

(3) Busschnittstelle 26-1 liefert 8-Bit-Daten von Opera tionsschaltung 25-1 zu Bildbus 13-1.

C: Schreibbetrieb für einen Speicherblock

Die Daten werden in das "q"-Bit (1 ≦ q ≦ 8) geschrie ben, das von dem Bit "p" (0 ≦ p ≦ 7) des Speicher blockes 23-i gezählt ist. Hier gilt dann 1 ≦ p + q ≦ 8.

(1) Nach Empfang eines Befehles von der Zentraleinheit 11 bestimmt der Steurabschnitt 27, daß ein Zugriff zum Speicherblock 23-i erfolgen muß, und meldet der Spei cherschnittstelle 24-i einen Lesezugriff. Der Steuerabschnitt 27 unterrichtet die Operationsschaltung 25-1 von dem Lesezugriff und Werten "p" und "q" und dergleichen und meldet weiterhin der Busschnittstelle 25-i den Schreibzugriff.

Busschnittstelle 26-1 empfäng 8-Bit-Daten von dem Bild bus 13-1 und liefert diese zur Operationsschaltung 25-1.

(2) Die Operationsschaltung 25-1 verschiebt um p-Bits die eingegebenen Daten zum höchstwertigen Bit und liefert die Daten zur Speicherschnittstelle 24-i.

(3) Die Speicherschnittstelle 24-1 macht Chipwählsignale Cp bis Cp + q - 1 aktiv und schreibt die dem Bit "p" fol genden q-Bits der von der Operationsschaltung 25-1 aus gegebenen 8-Bit-Daten in den entsprechenden Speicher bereich des Speicherblockes 23-i.

Wenn beispielsweise p = 2 und q = 4 vorliegen und Daten "10101010" zum Bildbus 13-1 ausgegeben sind, so liefert die Operationsschaltung 24-1 Daten "10101000". Die Speicherschnittstelle 24-1 macht die Chipwählsignale C 2 bis C 5 aktiv und schreibt Daten "1010" in die Speicher chips 30-2 bis 30-5.

D: Schreibbetrieb von zwei Speicherblöcken

Die Daten werden in "q" Bits (1 ≦ q ≦ 8), gezählt vom Bit "p" (1 ≦ p ≦ 7) des Speicherblocks 23-i aus, ge schrieben. Hier gilt p + q ≧ 8. (8 - p) Bits werden in den Speicherblock 23-i geschrieben, und (p + q - 8) Bits werden in den nächsten Speicherblock 23-(i + 1) geschrie ben.

(1) Nach Empfang eines Befehles von der Zentraleinheit 11 bestimmt der Steuerabschnitt 27, daß ein Zugriff zu den Speicherblöcken 23-i und 23-(i + 1) erfolgen muß, und er meldet Speicherschnittstellen 24-i und 24-(i + 1) einen Lesezugriff. Die Steuereinheit 27 meldet der Opera tionsschaltung 24-i den Lesezugriff und Werte von "p" und "q" und dergleichen und gibt weiterhin der Bus schnittstelle 25-1 den Schreibzugriff an.

Die Busschrittstelle 26-1 empfängt 8-Bit-Daten über den Bildbus 13-1 und liefert diese zur Operationsschaltung 25-1.

(2) Die Operationsschaltung 25-1 verschiebt um p Bits die eingegebenen Daten auf das höchstwertige Bit zu und liefert die 8-Bit-Daten zur Speicherschnittstelle 24-i.

Die gleiche verschiebt auch um (8 - p) Bits die einge gebenen Daten auf das niederwertigste Bit zu und lie fert die 8-Bit-Daten zur Speicherschnittstelle 24-(i + 1).

(3) Die Speicherschnittstelle 24-i macht die Chipwähl signale Cp bis C 7 aktiv und schreibt die (8 - q) Bits, die dem Bit "p" der von der Operationsschaltung 25-1 ausgegebenen 8-Bit-Daten folgen, in den entsprechenden Speicherbereich des Speicherblockes 23-i. Die Speicher schnittstelle 24-(i + 1) macht die Chipwählsignale Co bis Cp + q - 8 aktiv und schreibt die (p + q - 8) Bits, die dem Bit "0" der von der Operationsschaltung 25-1 aus gegebenen 8-Bit-Daten folgen, in den entsprechenden Speicher bereich des Speicherblockes 23-(i + 1).

Wenn beispielsweise p = 6 und q = 4 vorliegen und Da ten"10101010" zum Bildbus 13-1 ausgegeben sind, so liefert die Operationsschaltung 25-1 Daten "10000000" zur Speicherschnittstelle 24-i und Daten "00000010" zur Speicherschnittstelle 24-(i + 1). Die Speicherschnitt stelle 24-i macht die Chipwählsignale C 6 und C 7 aktiv und schreibt Daten "10" in die Speicherchips 30-6 und 30-7. Die Speicherschnittstelle 24-(i + 1) macht die Chipwählsignale C 0 und C 1 aktiv und schreibt Daten "10" in die Speicherchips 30-1 und 30-2.

Der Betrieb der Bildverarbeitungsvorrichtung nach di sem Ausführungsbeispiel wird im folgenden anhand der Fig. 3 bis 4C erläutert. Die Bilddaten der in den Speicherbereichen A und B des dreidimensionalen Rahmen speichers 21 gespeicherten Werte werden UND-verknüpft, um so neue Bilddaten zu erzeugen. Die neuen Bilddaten werden im Speicherbereich C des dreidimensionalen Rah menspeichers 21 gespeichert.

Der Speicherbereich A ist durch Bit 1 bis Bit 6 des Speicherblockes 23-1 definiert und liegt in der Z-Rich tung. Der Speicherbereich B ist durch Bit 6 des Spei cherblockes 23-2 bis Bit 3 des Speicherblockes 23-3 definiert und in der Z-Richtung angeordnet. Der Spei cherbereich C ist durch Bit 1 bis Bit 6 des Speicher blockes 23-m definiert und in der Z-Richtung angeordnet. Der Bildbus 13-1 wird für den Bestimmungsbus der Bild daten vom Speicherbereich A verwendet. Der Bildbus 13-2 wird für den Bestimmungsbus der Bilddaten vom Spei cherbereich D verwendet. Der Bildbus 13-4 wird für den Bestimmungsbus der Bilddaten vom Speicherbereich C ver wendet. Die Bildbusse 13-1 und 13-2 sind den Anschlüs sen I 1 und I 2 des Bildprozesses 14 zugeordnet, und der Bildbus 13-4 ist dem Anschluß 0 zugewiesen.

Die Zentraleinheit 11 liefert zum Steuerabschnitt 27 einen die Art einer durchzuführenden Operation dar stellenden Befehl und einen Befehl, der zeigt, wie die Busse 13-1 bis 13-4 den Bereichen A bis C zugeordnet werden müssen.

Die Zentraleinheit 11 leitet den Bildprozessor 14, um die UND-Operation für die Ansteuerung des Bildprozes sors 14 durchzuführen.

Abhängig von dem Befehl von der Zentraleinheit 11 macht der Steuerabschnitt 27 die Speicherschnittstellen 24-1 bis 24-3 bereit für die Leseoperation und bereitet die Speicherschnittstelle 24-m auf eine Schreiboperation vor. Der Steuerabschnitt 27 befiehlt der Operations schaltung 25-1, logisch die Daten von der Speicher schnittstelle 24-1 zu verarbeiten, und befiehlt der Operationsschaltung 24-2, die Daten von den Speicher schnittstellen 24-2 und 24-3 zu verarbeiten. Er be fiehlt weiterhin der Operationsschaltung 25-4, die Daten von der Busschnittstelle 26-4 zu verarbeiten. Der Abschnitt 27 speist dann die notwendigen Daten zu diesen Schaltungen. Zusätzlich setzt der Steuerab schnitt 27 die Schnittstellen 26-1 und 26-2 in eine Lesebetriebsart und die Busschnittstelle 26-4 in eine Schreibbetriebsart.

Nach den obigen Einstellungen wird die Leseverarbei tung (in diesem Fall p = 1 und q = 6) von A (vgl. oben) auf den Speicherbereich A angewandt; die Leseverarbei tung (p = 6 und q = 6) von B (vgl. oben) wird auf den Speicherbereich B angewandt, die Schreibverarbeitung (p = 1 und q = 6) von C (vgl. oben) wird auf den Spei cherbereich C angewandt. Die Verarbeitungen für diese Speicherbereiche werden im folgenden beschrieben:

Die Verarbeitung für den Speicherbereich A wird zu nächst erläutert. Die Speicherschnittstelle 24-1 gibt die Adresse des ersten Pixels Pa aus, setzt ein Lese/- Schreisignal (R/W-Signal) in einen Schreibfreigabezu stand und setzt alle Chipwählsigale C 0 bis C 7 auf einen aktiven Pegel und liest das erste Pixel vom Spei cherblock 23-1 zeigende Daten 41 aus. Diese 8-Bit-Daten 41 werden zur Operationsschaltung 25-1 gespeist. Diese Schaltung 25-1 verschiebt die Daten 41 um 1 (= p) Bit zum niederwertigsten Bit (LSB), wie dies in Fig. 4A gezeigt ist, und setzt "0" in die Bits, die gleich oder höher als 6 (= q) sind. Die Schaltung liefert Daten 42 zur Busschnittstelle 26-1 die ihrerseits Da ten 42 zum Bus 13-1 ausgibt. Die Daten 42 werden über das Bildbussteuerglied 15 zum Eingangsanschluß I 1 des Bildprozessors 14 gespeist.

Die Verarbeitung für den Speicherbereich B wird im fol genden erläutert. Die Speicherschnittstellen 24-2 und 24-3 lesen Daten 51 und 52 aus dem Speicherblock 23-2 bzw. 23-3 aus und geben diese an die Operationsschaltung 25-2 ab. Diese Schaltung 25-2 verschiebt die Daten 51 um 6 (= q) Bits zum niederwertigsten Bit (LSB) und setzt "0" in die Bits gleich oder höher als Bit 2 (= 8 - p), um so Daten 53 zu bilden. In ähnlicher Weise verschiebt die Operationsschaltung 25-2 durch die Speicherschnitt stelle 24-3 ausgelesene Daten 52 um 2 Bits zum höchst wertigen Bit (MSB) und setzt "0" in die Bits gleich oder höher als Bit 1 (= 7 - p) und in die Bits gleich oder höher als Bit 6 (= q), um so Daten 54 zu bilden. Die Operationsschaltung 25-2 summiert logisch die Daten 52 und 53, um dadurch Daten 55 zu liefern, und gibt diese Daten an die Busschnittstelle 26-2 ab, die ihrerseits die Daten dem Bildbus 13-2 zuführt. Die Daten 55 sind in den Eingangsanschluß I 2 des Bildprozessors 14 über das Bildbussteuerglied 15 eingespeist.

Der Bildprozessor 14 unterwirft die den Eingangsan schlüssen I 1 und I 2 (vgl. Fig. 4C) zugeführten Daten 42 und 55 einer UND-Verknüpfung. Daten 61 werden als logisches Produkt über Ausgangsanschlüsse O dem Bild bussteuerglied 15 eingespeist. Das Bildbussteuerglied 15 liefert die Daten 61 zum Bildbus 13-4.

Im folgenden wird die Verarbeitung für den Speicher bereich C beschrieben. Die Busschnittstelle 26-4 empfängt die Daten 61 vom Bildbus 13-4 und liefert diese zur Operationsschaltung 25-4. Diese Schaltung 25-4 ver schiebt die Daten 61 um 1 (= p) Bit zum höchstwertigen Bit (MSB), um so Daten 62 einschließlich der Daten (Bit 1 bis Bit 6) zu bilden, die im Speicherbereich C zu speichern sind. Die Operationsschaltung 25-4 gibt die Daten zur Speicherschnittstelle 24-m aus. Die Speicherschnitstelle 24-m macht ein Lese/Schreibsignal (R/W-Signal) zum Schreiben frei, Chipwählsignale C 1 bis C 4 aktiv und Chipwählsignale C 0 und C 7 nicht aktiv. Sie liefert die Adresse des ersten Pixels Pa und schreibt schließlich 6 Bits (Bit 1 bis Bit 6) der Daten 62 von der Operationsschaltung 25-4 in den Speicherbereich C. In diesem Ausführungsbeispiel wird keine Schreibopera tion für die Speicherchips 30-0 und 30-7 des Speicher blocks 23-m durchgeführt, die einen Speicherbereich außerhalb des Speicherbereiches C bilden. Daher sind die in den Speicherchips 30-0 und 30-7 gespeicherten Daten geschützt.

Wenn die Speicherschnittstelle 24-m Daten 62 in den Speicherbereich C schreibt, lesen die Speicherschnitt stellen 24-1 bis 24-3 Daten für das zweite Pixel Pb aus den Speicherblöcken 23-1 bis 23-3 aus. Danach wird die obige Operation in Pipeline-Weise fortgesetzt, d. h., Lesen → Schreiben und Lesen → Schreiben und Lesen → . . . Schreiben. Die Bilddaten aller in den Speicherbereichen A und B gespeicherten Pixels werden UND-verknüpft und dann im Speicherbereich C gespeichert. Dann entfernt die Zentraleinheit 11 die Zuordnung der Bildbusse zu dem Speichersteuerglied 22 und dem Bildbussteuerglied 15.

Das oben beschriebene Ausführungsbeispiel ist eine Vor richtung zum Verarbeiten von 6-Bit-Bilddaten. Dennoch ist die Erfindung auf eine Vorrichtung zum Verarbeiten von Bilddaten anwendbar, die aus jeder anderen Anzahl von Bits bestehen, welche in die Datenlänge der Bild busse 13-1 bis 13-4 fällt. Die Bitlänge der gelesenen Daten ist nicht notwendig gleich derjenigen der Schreib daten. Die Erfindung ist für einen Fall anwendbar, daß Daten 61, die die logische Summe von 6-Bit-Bilddaten 42 und 55 sind, in zwei Pegeln bezüglich eines Schwellen wertes ausgedrückt werden und die erhaltenen Daten (1 Bit) im Rahmenspeicher 21 gespeichert sind.

Obwohl im obigen Ausführungsbeispiel Grauwertdaten als die Bilddaten verarbeitet werden, kann die Erfindung auch auf eine Verarbeitung anderer Daten angewandt wer den, die in dem dreidimensionalen Speicher gespeichert sind. Weiterhin sind die in dem dreidimensionalen Rah menspeicher 21 gespeicherten Bilddaten nicht auf das zweidimensionale Bild von zwei Werten bzw. Pegeln oder Mehrfachwerten bzw. Mehrfachpegeln eingeschränkt. Die dreidimensionalen Zweipegel-Bilddaten, wie beispiels weise logische Operationen, z. B. UND- und ODER-Ver knüpfungen, und eine Peripherie-Verteilung sowie eine logische Filterung können durch den zweidimensionalen Bildprozessor 14 in ähnlicher Weise zu der zweidimensio nalen Bildverarbeitung verarbeitet werden. In dem obigen Ausführungsbeispiel werden die Pixels sequentiell in der Reihenfolge vom ersten Pixel Pa, zweiten Pixel Pb, . . . verarbeitet. Diese Pixels können in einer geeigneten Reihenfolge verarbeitet werden.

Es ist darauf hinzuweisen, daß die Anzahl der Bits der Bilddaten nicht festgelegt ist, sondern geeignet gewählt werden kann. Daher kann der Speicherraum des dreidimen sionalen Rahmenspeichers 21 in eine geeignete Anzahl von Blöcken geeigneter Bits in der Tiefen-Z-Richtung un terteilt werden. Dies zeigt an, daß der Speicherraum wirksam genutzt werden kann, und mehr Bilddaten können in dem Bildspeicher als in dem Fall gespeichert werden, in welchem die Anzahl der Bits der Bilddaten festgelegt ist. Wenn weiterhin ein zweipegeliges dreidimensionales Bild in dem Rahmenspeicher gespeichert ist, so können die dreidimensionalen Bilddaten mittels des Bildprozes sors für die zweidimensionalen Bilddaten verarbeitet werden.

Claims

1. Bildverarbeitungsvorrichtung mit:

- einer dreidimensionalen Rahmenspeichereinrichtung (21) zum Speichern von Bilddaten und mit einer Viel zahl von Speicherebenen, die logisch in der Tiefen richtung gestapelt sind,

gekennzeichnet durch

- eine mit der Rahmenspeichereinrichtung (21) verbun dene Speichersteuereinrichtung (22) für ein unabhän giges Zugreifen auf eine Vielzahl von gewünschten Speicherbereichen (A, B und C) der Rahmenspeicher einrichtung (21), wobei jeder der gewünschten Spei cherbereiche in irgendeiner gewünschten Position in der Tiefenrichtung der Rahmenspeichereinrichtung (21) liegt und eine gewünschte Anzahl von Bits (q) hat,
- eine Vielzahl von mit der Speichersteuereinrichtung (22) verbundenen Bildbuseinrichtungen (13) zum Übertragen von Bilddaten,
- eine mit der Vielzahl von Bildbuseinrichtungen (13) verbundene Bildprozessoreinrichtung (14) zum Empfangen der Bilddaten von wenigstens einer der Bildbuseinrichtungen (13) und zum logischen Verar beiten der Bilddaten und zum Ausgeben des Operations ergebnisses zu wenigstens einer der anderen Bildbus einrichtungen (13), und
- eine mit der Speichersteuereinrichtung (22) und der Bildprozessoreinrichtung (14) verbundene Steuerein richtung (11), die Zugriffbereiche (A, B, C) der Rahmenspeichereinrichtung (21), auf die ein Zugriff durch die Speichersteuereinrichtung (22) erfolgen soll, und die Art des durchzuführenden Zugriffes be züglich jedes der Zugriffbereiche (A, B, C) bezeich net und die die Vielzahl der Bildbuseinrichtungen (13) den Zugriffbereichen zuordnet.

2. Bildverarbeitungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichersteuereinrichtung (22) eine Datenumsetzungseinrichtung (25) aufweist, um in der Lesebetriebsart die aus den Zugriffberei chen (A, B) ausgelesenen Daten in Daten umzusetzen, die durch die Bildbuseinrichtung (13) zu übertragen sind, und um in einer Schreibbetriebsart die von der Bildbuseinrichtung (13) eingespeisten Daten in Daten umzusetzen, die in die Zugriffbereiche (C) zu schrei ben sind.

3. Bildverarbeitungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Rahmenspeichereinrichtung (21) in einer Tiefenrichtung in eine Vielzahl von Speicher blöcken unterteilt ist, deren jeder eine Tiefe hat, die durch r Bits gleich der Bitlänge der Bildbuseinrich tung (13) definiert ist, daß die Speichersteuerein richtung (22) r Bits aus einem einen Zugriffbereich (A) enthaltenden Speicherblock (23-1) ausliest, wenn der eine Zugriffbereich (A) in dem einen Speicherblock (23-1) liegt und die Bilddaten aus dem einen Zugriff bereich (A) ausgelesen sind, daß die Umsetzungsein richtung (25) aus den ausgelesenen Daten die in dem einen Zugriffbereich (A) gespeicherten Bilddaten aus hebt, diese Daten in Daten umsetzt, deren Bitzahl gleich ist der Bitlänge der Bildbuseinrichtung (13), und diese Daten an die Bildbuseinrichtung (13) ab gibt.

4. Bildverarbeitungsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der eine Zugriffbereich (A) ein Bereich von q Bits (1 1 r) ist, gezählt von Bit p (0 p r - 1) des einen Speicherblocks (23-1), mit 1 p + q r, daß die Speichersteuereinrichtung (22) die r-Bit-Daten aus dem einen Speicherblock (23-1) ausliest und daß die Umsetzungseinrichtung (25) die ausgelesenen Daten um p Bits zum niederwertigsten Bit (LSB) versetzt und "0" in jedes der Bits gleich oder höher als Bit q + 1 der verschobenen Daten setzt.

5. Bildverarbeitungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Rahmenspeichereinrichtung (21) in Tiefenrichtung in eine Vielzahl von Speicherblöcken (23) unterteilt ist, deren jeder eine Tiefe hat, die durch r Bits gleich einer Bitlänge der Bildbusein richtung (13) definiert ist, daß die Speichersteuer einrichtung (22) r Bits aus wenigstens zwei Speicher blöcken (23-2, 23-3) ausliest, von denen jeweils ein Teil einen Zugriffbereich (B) bildet, wenn der eine Zugriffbereich (B) in den beiden Speicherblöcken (23-2, 23-3) liegt, und die Bilddaten aus dem einen Zugriff bereich (B) ausgelesen sind, daß die Umsetzungsein richtung (25) aus den ausgelesenen Daten die in dem einen Zugriffbereich (B) gespeicherten Bilddaten aus hebt, diese in Daten umsetzt, deren Bitzahl gleich ist der Bitlänge der Bildbuseinrichtung (13), und diese zu der Bildbuseinrichtung (13) ausgibt.

6. Bildverarbeitungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der eine Zugriffbereich (B) ein Bereich von q Bits (1 q r) ist, gezählt von Bit p (1 p r) eines i-ten Speicherblockes, mit p + q ≧ = r, daß die Speichersteuereinrichtung (22) die r-Bit-Da ten aus dem i-ten Speicherblock und einem (i + 1)-ten Speicherblock ausliest und daß die Umsetzungseinrich tung (25) die aus dem i-ten Speicherblock ausgelesenen Daten um p Bits zum niederwertigsten Bit (LSB) ver schiebt und "0" in jedes der Bits gleich oder höher als Bit (r - p) der verschobenen Daten setzt, um erste Daten zu bilden, und die aus dem (i + 1)-ten Speicher block ausgelesenen Daten um p Bits zum höchstwertigen Bit (MSB) verschiebt und "0" in jedes der Bits gleich oder höher als Bit (r - 1 - p) und jedes der Bits gleich oder höher als Bit q setzt, um zweite Daten zu bilden, und dann logisch die ersten Daten und die zweiten Da ten summiert.

7. Bildverarbeitungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Rahmenspeichereinrichtung (21) in einer Tiefenrichtung in eine Vielzahl von Speicher blöcken (23) unterteilt ist, deren jeder eine Tiefe hat, die durch r Bits gleich einer Bitlänge der Bild buseinrichtung (13) definiert ist, daß die Speicher steuereinrichtung (22) die Ausgangsdaten der Umsetzungs einrichtung (25) zu einem Speicherblock (23) speist und wenigstens eine der einen Zugriffbereich (C) bil denden Speicherebenen in einen Schreibfreigabezustand setzt und Daten in den einen Zugriffbereich schreibt, wenn der eine Zugriffbereich (C) in dem einen Speicher block (23-i) liegt und die Bilddaten in den einen Zugriffbereich (C) geschrieben sind.

8. Bildverarbeitungsvorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der eine Zugriffbereich ein Be reich von q Bits (1 q r) ist, gezählt von Bit p (0 p r - 1) des i-ten Speicherblockes mit p + q r, daß die Umsetzungseinrichtung (25) Eingangsdaten von der Bildbuseinrichtung (13) um p Bits zu einem höchst wertigen Bit (MSB) verschiebt, daß die Speichersteuer einrichtung (22) die verschobenen Daten zum i-ten Speicherblock speist und die den einen Zugriffbe reich (C) bildenden Speicherebenen in einen Schreib freigabezustand setzt und q Bits, gezählt von Bit p der r-Bit-Daten, die von der Umsetzungseinrichtung ausgegeben sind, in den einen Zugriffbereich (C) schreibt.

9. Bildverarbeitungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Rahmenspeichereinrichtung (21) in einer Tiefenrichtung in eine Vielzahl von Speicher blöcken (23) unterteilt ist, deren jeder eine Tiefe hat, die durch r Bits gleich einer Bitlänge der Bildbus einrichtung (13) definiert ist, daß die Speichersteuer einrichtung (22) die Ausgangsdaten der Umsetzungsein richtung (25) zu wenigstens zwei Speicherblöcken speist und die einen Zugriffbereich bildenden Speicherebenen in einen Schreibfreigabezustand setzt und die Daten in den einen Zugriffbereich schreibt, wenn der eine Zugriffbereich über den beiden Speicherblöcken liegt und die Bilddaten in den einen Zugriffbereich geschrie ben sind.

10. Bildverarbeitungsvorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der eine Zugriffbereich ein Be reich von q Bits (1 q r) ist, gezählt von Bit p (1 p r - 1) eines i-ten Speicherblockes, mit p + q r, daß die Umsetzungseinrichtung Daten von der Bildbus einrichtung (13) empfängt, die empfangenen Daten um p Bits zu einem höchstwertigen Bit (MSB) verschiebt und die verschobenen Daten zu dem i-ten Speicherblock ab gibt, und die empfangenen Daten um (r - p) Bits zu einem niederwertigsten Bit (LSB) verschiebt und die verscho benen Daten zu einem (i + 1)-ten Speicherblock speist, daß die Speichersteuereinrichtung (25) die p-ten bis (r - 1)-ten Speicherebenen, die den i-ten Speicherblock bilden, in einen Schreibfreigabezustand bringt, die (r - p) Bits der eingespeisten Daten in den i-ten Speicherblock schreibt und die 0-ten bis (p + q - r - 1)-ten Speicherebenen des (i + 1)-ten Speicherblocks in einen Schreibfreigabezustand bringt und die (p + q - r)-Bits der eingespeisten Daten in den (i + 1)-ten Speicher block schreibt.

11. Bildverarbeitungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Rahmenspeichereinrichtung (21) in einer Tiefenrichtung in eine Vielzahl von Spei cherblöcken (23) unterteilt ist, deren jeder eine Tiefe hat, die durch r Bits gleich einer Bitlänge der Bildbuseinrichtung (13) festgelegt ist, daß die Spei chersteuereinrichtung (23) aufweist: eine Speicher schnittstelleneinrichtung (24), die für jeden Spei cherblock (23) vorgesehen ist und die jeweils einen Zugriff zu einem entsprechenden Speicherblock (23) vornimmt, eine Operationseinrichtung (25), die für jede Bildbuseinrichtung (13) vorgesehen ist und die jeweils mit den Speicherschnittstellen verbunden ist und die Anzahl der Bits der in den Zugriffbereichen gespeicherten Daten mit derjenigen der Daten auf der Bildbuseinrichtung untereinander umsetzt, und eine Busschnittstelleneinrichtung (26), die für jede Bild buseinrichtung (13) vorgesehen ist und die jeweils mit einer entsprechenden Bildbuseinrichtung (13) und der entsprechenden Umsetzungseinrichtung (25) verbunden ist und die Datenübertragung zwischen der Bildbusein richtung (13) und der Umsetzungseinrichtung (25) steuert.

12. Bildverarbeitungsvorrichtung mit
einer Rahmenspeichereinrichtung (21) aus einer Viel zahl von in der Tiefenrichtung logisch gestapelten Speicherebenen zum Speichern von Bilddaten,
gekennzeichnet durch,
eine mit der Rahmenspeichereinrichtung (21) verbun dene Speichersteuereinrichtung (24) zum unabhängigen Zugreifen auf gewünschte Speicherbereiche (A, B und C) der Rahmenspeichereinrichtung (21), wobei jeder der gewünschten Speicherbereiche eine gewünschte An zahl von Bits (q) in der Tiefenrichtung hat,
eine Vielzahl von mit der Speichersteuereinrichtung (22) verbundenen Bildbuseinrichtungen (13) zum Über tragen von Bilddaten,
eine mit der Vielzahl von Bildbuseinrichtungen (13) verbundene Bildprozessoreinrichtung (14), die die Bilddaten von wenigstens einer der Bildbuseinrich tungen (13) empfängt und logisch die Bilddaten ver arbeitet und das Operationsergebnis an die Speicher steuereinrichtung (22) über die Bildbuseinrichtung (13) abgibt, und
eine mit der Speichersteuereinrichtung (24) verbun dene Steuereinrichtung (27) zum Steuern der Speicher steuereinrichtung (22), so daß, wenn die Speicher steuereinrichtung (24) wenigstens einen der gewünsch ten Speicherbereiche (A, B, C) der Rahmenspeicher einrichtung (21) liest, die Speichersteuereinrich tung (24) eine Schreib- und/oder Leseoperation an den anderen der gewünschten Speicherbereiche (A, B und C) vornimmt.