DE19528760A1 - Bildverarbeitende Schaltung eines hohen Integrationsgrads - Google Patents
Bildverarbeitende Schaltung eines hohen IntegrationsgradsInfo
- Publication number
- DE19528760A1 DE19528760A1 DE19528760A DE19528760A DE19528760A1 DE 19528760 A1 DE19528760 A1 DE 19528760A1 DE 19528760 A DE19528760 A DE 19528760A DE 19528760 A DE19528760 A DE 19528760A DE 19528760 A1 DE19528760 A1 DE 19528760A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- processing
- image processing
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Description
Die vorliegende Erfindung betrifft eine Struktur eines
hohen Integrationsgrads (LSI-Struktur) für verschiedene Ar
ten einer Bildverarbeitung auf der Grundlage einer Bildin
formation in der Fertigungsautomation (FA) und dergleichen
und eine Bildverarbeitung zur Verwendung in einem System
zur Verarbeitung von Bilddaten für einen optischen Zeichen
leser (OCR) und dergleichen. Insbesondere betrifft die Er
findung eine bildverarbeitende LSI-Architektur für ein
schnelles Ausführen einer lokalen parallelen Bildverarbei
tung (erster Bildverarbeitungsschritt), wie zum Beispiel
eine räumliche Produktsummenoperation, einer Eigenschafts
parameter-Extraktion bzw. -Gewinnung (zweiter Bildverarbei
tungsschritt), die einen Stirndurchmesser bzw. Filletdurch
messer und eine Fläche bestimmt, und einer Eigenschaftsvek
tor-Gleichheitsprüfung (dritter Bildverarbeitungsschritt),
die auf der Grundlage eines Eigenschaftsparameters eine
Form auswählt, die einem Objekt von Interesse ähnlich ist,
mit einer einfachen Durchsatzverbesserung mittels eines
Mehrprozessorenaufbaus.
Eine Bildverarbeitung wird für gewöhnlich in drei
Schritten ausgeführt. Der erste Bildverarbeitungsschritt
ist als eine Bildvorverarbeitung bekannt, die hauptsächlich
ein räumliches Filtern, wie zum Beispiel eine Rauschbesei
tung, beinhaltet.
Bei der Bildvorverarbeitung wird ein räumliches Filter
einer festen Größe, das aus Rasterbilddaten extrahiert
wird, einer vorbestimmten Matrixberechnung unterworfen, um
die Summe von Elementen der resultierenden Matrix zu be
stimmen. Wenn zum Beispiel die räumliche Filterung einer
Bildelementgröße von 3 × 3 auf einem Bildelement aÿ in der
i-ten Reihe, j-ten Spalte ausgeführt wird, ist die Ma
trixberechnung wie folgt:
Die Summe der resultierenden Matrixelemente wird als
ein neues Bildelement in der i-ten Reihen, j-ten Spalte
verwendet. In Gleichung (1) ist die Matrix C eine 3×3-Ma
trix von vorbestimmten Koeffizentenwerten.
Der zweite Bildverarbeitungsschritt ist als eine Eigen
schaftsextraktion bekannt, bei welcher die Eigenschaften
der Bilddaten (Bildelemente), die mittels der Vorverarbei
tung geformt worden sind, als numerische Daten aus den
Bilddaten extrahiert werden. Ein Beispiel der Eigenschaften
beinhaltet ein Maß der Fläche von schwarzen Abschnitten,
die ein Zeichen ausbilden. Die Eigenschaftsextraktion ent
spricht einer Verarbeitung einer bedingten Verzweigung.
Bei dem dritten Bildverarbeitungsschritt wird es mit
tels eines Verwendens der Eigenschaftsparameter (die manch
mal als Vektorgrößen behandelt werden), die in dem zweiten
Bildverarbeitungsschritt extrahiert worden sind, bestimmt,
zu welcher Form aus vorbereiteten Listen (hier im weiteren
Verlauf als Formen bezeichnet) das Objekt von Interesse am
ähnlichsten ist. Einige Anwendungen verwenden nicht alle
dieser Bildverarbeitungsschritte.
Die Vorverarbeitung ist eine mathematisch einfach Ma
trixberechnung, benötigt aber (F × F)-Produktsummenberech
nungen um das Ergebnis eines Bildelements zu berechnen, wo
bei das räumliche Filter aus einer Bildelementgröße F × F
besteht. Somit sind eine Anzahl von Hochgeschwindigkeits-
LSI-Schaltungen lediglich zu diesem Zweck entwickelt wor
den. Jedoch sind diese LSI-Schaltungen für eine Hochge
schwindigkeitsverarbeitung von einfachen Matrixberechnungen
optimiert, erfüllen aber nicht die Anforderung der zweiten
und dritten Bildverarbeitungsschritte. Andererseits sehen
die LSI-Schaltungen eine sehr niedrige Wirksamkeit vor,
wenn sie bei den zweiten und dritten Bildverarbeitungs
schritten angewendet werden, ohne den ganzen Vorteil ihrer
ursprünglichen Hochgeschwindigkeitsverarbeitung zu verwen
den.
Der zweite Bildverarbeitungsschritt benötigt eine kom
plizierte Verarbeitung einer bedingten Verzweigung und ver
wendet Bilddaten als Eingangsdaten, was zu einer großen
Menge von Verarbeitungsberechnungen führt. Der dritte Bild
verarbeitungsschritt benötigt keine Verarbeitung einer be
dingten Verzweigung, benötigt aber die Berechnung von Ähn
lichkeitsmeßwerten aus verschiedenen Listendaten und ein
Sortieren der berechneten Ähnlichkeitsmeßwerte. Besonders
bei dem OCR (optischen Zeichenleser), der große Listen
(Formen) verwendet, ist die Menge von Berechnungen in dem
dritten Bildverarbeitungsschritt vergleichbar zu der in dem
ersten Bildverarbeitungsschritt. Die bis jetzt entwickelten
LSI-Schaltungen, die bei dem zweiten Bildverarbeitungs
schritt anwendbar sind, weisen eine Programmierbarkeit auf,
die bei der Verarbeitung einer bedingten Verzweigung an
wendbar ist, aber sie sind nicht so aufgebaut, daß sie die
Verarbeitung beschleunigen, die die räumlich parallele Ei
genschaft von zweidimensionalen Bilddaten verwendet, was zu
einer geringen Verarbeitungsgeschwindigkeit führt. LSI-
Schaltungen, die bei dem dritten Bildverarbeitungsschritt
sortieren, sind bereits entwickelt worden, aber keine LSI-
Schaltung, die eine Ähnlichkeitsmeßwert-Berechnungsfunktion
und eine Sortierfunktion in dem gleichen Chip verwendet,
ist bis jetzt entwickelt worden. Dies kommt dadurch zustan
de, daß die LSI-Schaltungen, die die Ähnlichkeitsmeßwert-
Berechnungsfunktion und die Sortierfunktion in dem gleichen
Chip enthalten, begrenzte Anwendungen finden. Auf diese
Weise gibt es LSI-Schaltungen, die für jeden der ersten bis
dritten Bildverarbeitungsschritte optimal sind, aber es
sind im momentanen Stand der Technik keine LSI-Schaltungen
verfügbar, welche alle der ersten bis dritten Bildverarbei
tungsschritte in dem gleichen Chip verarbeiten können.
Der momentane Stand der Technik bei einer Bildverarbei
tung und bildverarbeitenden LSI-Schaltungen ist vorherge
hend beschrieben worden und demgemäß hat es der Aufbau ei
nes Bildverarbeitungssystem erfordert, LSI-Schaltungen an
zuhäufen, die für jeden der drei ersten bis dritten Bild
verarbeitungsschritte geeignet sind, und eine Leiterplatte
von Grund auf mittels eines Verwendens der LSI-Schaltungen
aufzubauen/zu entwickeln. Die Kombination der LSI-Schaltun
gen, von denen jede einzeln eine Hochgeschwindigkeitsverar
beitung erlauben kann, verursacht Parasitärkapazitäten auf
Verbindungsleitungen, was zu einer niedrigen Verarbeitungs
geschwindigkeit führt.
Des weiteren besteht ein Bedarf, die Anzahl von Stiften
bzw. Kontaktstiften bzw. Anschlußstiften zu ändern, wenn
Systemspezifikationen geändert werden, zum Beispiel, wenn
eine Filtergröße geändert wird, um es zu ermöglichen, daß
unterschiedliche LSI-Schaltungen verwendet werden können.
Dies erfordert die Entwicklung einer neuen Leiterplatte.
Auf der Grundlage des zuvor erwähnten Hintergrunds hat
sich die technische Herausforderung gezeigt, einen program
mierbaren Hochgeschwindigkeitsprozessor (eine bildverarbei
tende LSI-Schaltung) zu entwickeln, die bei allen der er
sten bis dritten Bildverarbeitungsschritte angewendet wer
den kann.
Es ist daher die Aufgabe der vorliegenden Erfindung,
eine bildverarbeitende LSI-Schaltung mit einer hohen Ge
schwindigkeit zu schaffen, die bei allen Bildverarbeitungs
schritten in dem gleichen LSI-Chip anwendbar ist.
Ein weiterer Vorteil der vorliegenden Erfindung besteht
darin, daß sie eine in hohem Grade programmierbare bildver
arbeitende LSI-Schaltung schafft, die bei Änderungen der
Bildverarbeitungsinhalte (zum Beispiel Änderungen der Fil
tergröße) in dem LSI-Chip anwendbar ist.
Ein weiterer Vorteil der vorliegenden Erfindung besteht
darin, daß das Auftreten von Wartezeiten in einer bildver
arbeitenden LSI-Schaltung verringert wird, um eine Verar
beitung mit einer höheren Geschwindigkeit zu erzielen.
Die vorhergehende Aufgabe wird erfindungsgemäß durch
eine Schaltung gemäß Anspruch 1 gelöst.
Weitere vorteilhafte Weiterentwicklungen der Erfindung
sind Gegenstand der Unteransprüche.
Gemäß einem ersten Aspekt der vorliegenden Erfindung
weist eine bildverarbeitende LSI-Schaltung bzw. Schaltung
eines hohen Integrationsgrads auf: eine Taktsignal-Erzeu
gungseinrichtung, die einen extern angelegten Grundtakt
multipliziert, um einen Takt zu erzeugen; eine Daten-Spei
chereinrichtung; eine Direktspeicherzugriffs-(DMA)-Übertra
gungs-Steuereinrichtung, die als Reaktion auf den Grundtakt
ein Eingangsdatensignal, das einer Bildverarbeitung zu un
terwerfen ist, aus einem externen Speicher, der das Ein
gangsdatensignal speichert, liest und überträgt, um das
übertragene Eingangsdatensignal als Reaktion auf ein
Schreibadressensignal in die Daten-Speichereinrichtung zu
schreiben, wobei das Schreibadressensignal als Reaktion auf
den Takt erzeugt wird; einen Anweisungsspeicher, der ein
Anweisungscodesignal speichert; und eine Steuereinrichtung,
die als Reaktion auf das Anweisungscodesignal, das aus dem
Anweisungsspeicher gelesen wird, ein zu dem Takt synchroni
siertes Leseadressensignal erzeugt, um ein Lesen des Ein
gangsdatensignals aus der Daten-Speichereinrichtung mittels
eines Ausgebens des Leseadressensignals zu steuern.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung
weist die Daten-Speichereinrichtung bevorzugt eine Mehrzahl
von Datenspeichern auf und die Bildverarbeitung weist eine
erste und eine zweite Bildverarbeitung auf und die bildver
arbeitende LSI-Schaltung weist des weiteren auf: eine Mehr
zahl von Verarbeitungseinheiten eines SIMD-
(Einzelanweisungsstrom-Mehrfachdatenstrom)-Typs, die zum
Ausführen der ersten Bildverarbeitung mittels einer paral
lelen Berechnungsverarbeitung als Reaktion auf den Takt in
einer entsprechenden Beziehung zu Ausgängen der Mehrzahl
von Datenspeichern vorgesehen sind; und einen Nachverarbei
tungsabschnitt, der zum Ausführen der zweiten Bildverarbei
tung als Reaktion auf den Takt an Ausgänge der Mehrzahl von
Verarbeitungseinheiten angeschlossen ist, um ein Ausgangs
datensignal nach außen auszugeben.
Gemäß einem dritten Aspekt der vorliegenden Erfindung
beinhaltet die Mehrzahl von Datenspeichern und die Mehrzahl
von Verarbeitungseinheiten bevorzugt erste bis N-te Daten
speicher bzw. erste bis N-te Verarbeitungseinheiten (N 2)
und ein Eingang des ersten Datenspeichers ist an einen Aus
gang der DMA-Übertragungs-Steuereinrichtung angeschlossen
und Eingänge der zweiten bis N-ten Datenspeicher sind an
jeweilige Ausgänge der ersten bis (N-1)-ten Datenspeicher
angeschlossen.
Gemäß einem vierten Aspekt der vorliegenden Erfindung
ist die Mehrzahl von Datenspeichern bevorzugt getrennt an
die DMA-Übertragungs-Steuereinrichtung angeschlossen.
Gemäß einem fünften Aspekt der vorliegenden Erfindung
beinhalten die Mehrzahl von Datenspeichern und die Mehrzahl
von Verarbeitungseinheiten bevorzugt erste bis N-te Daten
speicher bzw. erste bis N-te Verarbeitungseinheiten (N 2)
und die DMA-Übertragungs-Steuereinrichtung beinhaltet N
Ausgänge (N 2) und die bildverarbeitende LSI-Schaltung
weist des weiteren auf: erste bis (N-1)-te Auswahleinrich
tungen, die Ausgänge aufweisen, die an jeweilige Eingänge
der zweiten bis N-ten Datenspeicher angeschlossen sind, wo
bei ein Eingang einer Auswahleinrichtung, der dem i-ten (2
i N) Datenspeicher entspricht, an einen i-ten Ausgang
der DMA-Übertragungs-Steuereinrichtung und einen Ausgang
eines (i-1)-ten Datenspeichers angeschlossen ist und wobei
die Auswahleinrichtung ihre Eingänge als Reaktion auf ein
Auswahlsignal, das aus der Steuereinrichtung ausgegeben
wird, umschaltet.
Gemäß einem sechsten Aspekt der vorliegenden Erfindung
sind eine Verbindung zwischen dem Eingang des ersten Daten
speichers und dem ersten Ausgang der DMA-Übertragungs-Steu
ereinrichtung bzw. eine Verbindung zwischen dem Eingang ei
ner Auswahleinrichtung, die an den Eingang des i-ten Daten
speichers und den i-ten Ausgang der DMA-Übertragungs-Steu
ereinrichtung angeschlossen ist, bevorzugt mittels N ersten
Datenbussen gebildet.
Gemäß einem siebten Aspekt der vorliegenden Erfindung
sind Verbindungen zwischen den Ausgängen der Verarbeitungs
einheiten und dem Nachverarbeitungsabschnitt bevorzugt mit
tels jeweiligen zweiten Datenbussen gebildet, die in der
Anzahl gleich den Verarbeitungseinheiten sind.
Gemäß einem achten Aspekt der vorliegenden Erfindung
weist jeder Datenspeicher bevorzugt eine Mehrzahl von Bän
ken auf und während die DMA-Übertragungs-Steuereinrichtung
als Reaktion auf das Schreibadressensignal das Eingangsda
tensignal in eine der Mehrzahl von Bänken schreibt, liest
die Steuereinrichtung als Reaktion auf das Leseadressensi
gnal das Eingangsdatensignal, welches in die nächste Bank
geschrieben worden ist.
Gemäß einem neunten Aspekt der Erfindung weist die
bildverarbeitende LSI-Schaltung bevorzugt des weiteren auf:
eine Verarbeitungseinheitsausgangssignal-Steuereinrichtung,
die zwischen der Mehrzahl von Verarbeitungseinheiten und
dem Nachverarbeitungsabschnitt angeschlossen ist, die nur
dann entscheidet, ob sich der Nachverarbeitungsabschnitt in
einem Wartezustand befindet oder nicht, wenn die Mehrzahl
von Verarbeitungseinheiten Verarbeitungsergebnisse ausgibt,
wobei die Verarbeitungseinheitsausgangssignal-Steuerein
richtung verursacht, daß die Mehrzahl von Verarbeitungsein
heiten ein Ausgeben der Verarbeitungsergebnisse stoppt,
wenn sich der Nachverarbeitungsabschnitt in dem Wartezu
stand befindet, wobei es die Verarbeitungseinheitsausgangs
signal-Steuereinrichtung ermöglicht, daß die Mehrzahl von
Verarbeitungseinheiten die Verarbeitungsergebnisse ausgibt,
wenn sich der Nachverarbeitungsabschnitt nicht in dem War
tezustand befindet.
Gemäß einem zehnten Aspekt der vorliegenden Erfindung
führt der Nachverarbeitungsabschnitt bevorzugt ein Verbin
den bzw. Verknüpfen oder Sortieren von Verarbeitungsergeb
nissen der Mehrzahl von Verarbeitungseinheiten als die
zweite Bildverarbeitung aus.
Gemäß einem elften Aspekt der vorliegenden Erfindung
weist die bildverarbeitende LSI-Schaltung bevorzugt des
weiteren auf: Dateneingabeports, die parallel angeordnet
sind und das extern angelegte Eingangsdatensignal, das an
die Mehrzahl von Verarbeitungseinheiten anzulegen ist, zum
Übertragen des Eingangsdatensignals zu der DMA-Übertra
gungs-Steuereinrichtung empfangen; Datenausgabeports, die
parallel angeordnet sind und ein Verarbeitungsergebnis des
Nachverarbeitungsabschnitts zum Ausgeben des Verarbeitungs
ergebnisses nach außen empfangen; und einen Verbindungsaus
gabeport, der ein Verbindungsergebnis des Nachverarbei
tungsabschnitts zum Ausgeben des Verbindungsergebnisses
nach außen empfängt.
Gemäß einem zwölften Aspekt der vorliegenden Erfindung
weist die bildverarbeitende LSI-Schaltung bevorzugt des
weiteren auf: einen Eingangsdatensignal-Ausgabeport, der
zum Empfangen des Eingangsdatensignals, das in der Mehrzahl
von Datenspeichern verzögert wird, an einen Ausgang des N-
ten Datenspeichers angeschlossen ist, um das Eingangsdaten
signal nach außen auszugeben.
Gemäß einem dreizehnten Aspekt der vorliegenden Erfin
dung weist die bildverarbeitende LSI-Schaltung bevorzugt
des weiteren auf: einen Verbindungseingabeport, der zum
Übertragen des Ergebnisses zu dem Nachverarbeitungsab
schnitt ein extern angelegtes Verbindungszwischenergebnis
empfängt.
Gemäß einem vierzehnten Aspekt der vorliegenden Erfin
dung weist jede der Mehrzahl von Verarbeitungseinheiten be
vorzugt einen ersten Ausgang, der an den Nachverarbeitungs
abschnitt angeschlossen ist, und einen zweiten Ausgang auf,
der mit einen vierten Datenbus an einen Eingang eines Da
tenspeichers angeschlossen ist, welcher das Eingangsdaten
signal durch einen dritten Datenbus zu einem ersten Eingang
jeder Verarbeitungseinheit überträgt.
Gemäß einem fünfzehnten Aspekt der vorliegenden Erfin
dung sind die Steuereinrichtung und die Mehrzahl von Verar
beitungseinheiten bevorzugt mit einem Zwischendatenübertra
gungs-Datenbus zum Übertragen von Zwischendaten der Steuer
einrichtung zu den Verarbeitungseinrichtungen miteinander
verbunden.
Gemäß einem sechzehnten Aspekt der vorliegenden Erfin
dung sind die ersten bis N-ten Datenspeicher und die ersten
bis N-ten Verarbeitungseinheiten zum Übertragen und Anlegen
eines Datensignals, das aus einem der ersten bis N-ten Da
tenspeicher zu allen der ersten bis N-ten Verarbeitungsein
heiten gelesen wird, bevorzugt mit einem Rundschreibüber
tragungs-Datenbus miteinander verbunden.
Gemäß einem siebzehnten Aspekt der vorliegenden Erfin
dung weist die bildverarbeitende LSI-Schaltung bevorzugt
desweiteren auf: N erste Bildverarbeitungsergebnisübertra
gungs-Datenbusse, die die damit verbundenen ersten Ausgänge
der Verarbeitungseinheiten an den Nachverarbeitungsab
schnitt anschließen; und N Verarbeitungseinheitseingangssi
gnal-Auswahleinrichtungen, von denen jede einen Eingang,
der an einen entsprechenden der N ersten Bildverarbeitungs
ergebnisübertragungs-Datenbusse angeschlossen ist, und ei
nen Ausgang aufweist, der an einen zweiten Eingang einer
entsprechenden Verarbeitungseinheit angeschlossen ist, wo
bei die Steuereinrichtung ein Verarbeitungseinheitsein
gangssignal-Auswahlsignal zu den N Verarbeitungseinheits
eingangssignal-Auswahleinrichtungen ausgibt, um Ausgangssi
gnale aus den N Verarbeitungseinheiteingangssignal-Auswahl
einrichtungen zu steuern.
Gemäß einem achtzehnten Aspekt der vorliegenden Erfin
dung weist die Steuereinheit bevorzugt auf: ein Steuerregi
ster, das ein Steuerinformationssignal zum Erzeugen eines
Steuersignals in der bildverarbeitenden LSI-Schaltung hält;
und eine Register-Auswahleinrichtung, die Daten, die aus
dem Rundschreibübertragungs-Datenbus gelesen werden, und
Daten, die aus dem Zwischendatenübertragungs-Datenbus gele
sen werden, selektiv zu dem Steuerregister ausgibt.
Bei dem ersten Aspekt der vorliegenden Erfindung multi
pliziert die Taktsignal-Erzeugungseinrichtung den Grund
takt, um den Takt zu erzeugen, um den Takt zu der DMA-Über
tragungs-Steuereinrichtung, dem Anweisungsspeicher und der
Steuereinrichtung auszugeben. Nach einem Empfang des Grund
takts liest und überträgt die DMA-Übertragungs-Steuerein
richtung als Reaktion auf den Grundtakt das Eingangsdaten
signal aus dem externen Speicher. Die zu diesem Zeitpunkt
erzeugte Wartezeit wird von der DMA-Übertragungs-Steuerein
richtung angepaßt. Die DMA-Übertragungs-Steuereinrichtung
schreibt das übertragene Eingangsdatensignal als Reaktion
auf das zu dem Takt synchronisierte Schreibadressensignal
in die Daten-Speichereinrichtung.
Die Steuereinrichtung liest das Anweisungscodesignal
als Reaktion auf den Takt aus dem Anweisungsspeicher, um
als Reaktion auf das Anweisungscodesignal das zu dem Takt
synchronisierte Leseadressensignal zu erzeugen. Die Steuer
einrichtung gibt das Leseadressensignal zu der Daten-Spei
chereinrichtung aus, um das Eingangsdatensignal aus der Da
ten-Speichereinrichtung zu lesen.
Bei dem zweiten Aspekt der vorliegenden Erfindung gibt
die DMA-Übertragungs-Steuereinrichtung das Schreibadressen
signal zu den Datenspeichern aus, um das Eingangsdatensi
gnal synchron zu dem Takt in die Datenspeicher zu schrei
ben. Die Steuereinrichtung gibt das Leseadressensignal zu
den Datenspeichern aus, um das Eingangsdatensignal synchron
zu dem Takt aus den Datenspeichern zu lesen. Dies veranlaßt
die Datenspeicher, das gelesene Eingangsdatensignal zu den
dazu entsprechenden Verarbeitungseinheiten auszugeben.
Die Verarbeitungseinheiten, die das Eingangsdatensignal
empfangen, führen als Reaktion auf den Takt die erste Bild
verarbeitung mittels der parallelen Berechnungsverarbeitung
aus, um das Ergebnis zu dem Nachverarbeitungsabschnitt aus
zugeben.
Nach einem Empfang des Ergebnisses der ersten Bildver
arbeitung führt der Nachverarbeitungsabschnitt als Reaktion
auf den Takt die zweite Bildverarbeitung aus, um das Verar
beitungsergebnis als das Ausgangsdatensignal nach außen
auszugeben.
Bei dem dritten Aspekt der vorliegenden Erfindung gibt
die DMA-Übertragungs-Steuereinrichtung das Schreibadressen
signal zu den N Datenspeichern aus und gibt das Eingangsda
tensignal zu dem ersten Datenspeicher aus. Die Steuerein
richtung gibt das zum dem Schreibadressensignal synchroni
sierte Leseadressensignal zu den Datenspeichern aus. Das
Eingangsdatensignal, das als Reaktion auf das Leseadressen
signal aus dem ersten Datenspeicher gelesen wird, wird an
die erste Verarbeitungseinheit angelegt und wird als Reak
tion auf das Schreibadressensignal in den zweiten Daten
speicher geschrieben. Danach werden alle der dritten bis N-
ten Datenspeicher als Reaktion auf das Schreibadressensi
gnal mit dem Eingangsadressensignal, das aus dem vorherge
henden Datenspeicher ausgegeben wird, beschrieben und geben
als Reaktion auf das Leseadressensignal das darin gespei
cherte Eingangsdatensignal an die entsprechende Verarbei
tungseinheit und den nächsten Datenspeicher aus.
Bei dem vierten Aspekt der vorliegenden Erfindung über
trägt und schreibt die DMA-Übertragungs-Steuereinrichtung
das extern angelegte Eingangsdatensignal in die Datenspei
cher. Alle Verarbeitungseinheiten empfangen das Eingangsda
tensignal, das aus dem entsprechenden Datenspeicher gelesen
wird, um die erste Bildverarbeitung auszuführen.
Bei dem fünften Aspekt der vorliegenden Erfindung steu
ern die Steuereinrichtung und die Auswahleinrichtung das
Eingangsdatensignal, das in die Datenspeicher geschrieben
und aus ihnen gelesen wird. Das heißt, wenn die Auswahlein
richtung als Reaktion auf das Auswahlsignal, das aus der
Steuereinrichtung ausgegeben wird, den Eingang des i-ten
Datenspeichers (2 i N) an den i-ten Ausgang der DMA-
Übertragungs-Steuereinrichtung anlegt, wird das Eingangsda
tensignal, das aus dem i-ten Ausgang der DMA-Übertragungs-
Steuereinrichtung übertragen wird, direkt an den i-ten Da
tenspeicher angelegt. Selbstverständlich wird das Eingangs
datensignal, das aus dem ersten Ausgang der DMA-Übertra
gungs-Steuereinrichtung übertragen wird, direkt an den er
sten Datenspeicher angelegt.
Wenn die Auswahleinrichtung den Eingang des i-ten Da
tenspeichers mit dem Ausgang des (i-1)-ten Datenspeichers
verbindet, legt die DMA-Übertragungs-Steuereinrichtung an
dererseits lediglich an seinem ersten Ausgang das extern
angelegte Eingangsdatensignal an den ersten Datenspeicher
an. Der erste Datenspeicher wird als Reaktion auf das
Schreibadressensignal mit dem Eingangsdatensignal beschrie
ben und legt das darin gespeicherte Eingangsdatensignal als
Reaktion auf das zu dem Schreibadressensignal synchroni
sierte Leseadressensignal an den zweiten Datenspeicher an.
Jeder der zweiten bis N-ten Datenspeicher (i-ter Datenspei
cher) wird synchron zu dem Ausgangssignal des (i-1)-ten Da
tenspeichers mit dem Eingangsdatensignal beschrieben, das
aus dem (i-1)-ten Datenspeicher ausgegeben wird und gibt
das darin gespeicherte Eingangsdatensignal synchron zu der
Schreibfunktion zu dem (i+1)-ten Datenspeicher aus.
Bei dem sechsten Aspekt der vorliegenden Erfindung wird
das Eingangsdatensignal, das aus dem ersten Ausgang der
DMA-Übertragungs-Steuereinrichtung aus gegeben wird, durch
den ersten der ersten Datenbusse zu dem Eingang des ersten
Datenspeichers übertragen. Das Eingangsdatensignal, das aus
jedem der zweiten N-ten Ausgänge (i-ter Ausgang) der DMA-
Übertragungs-Steuereinrichtung ausgegeben wird, wird durch
den i-ten der ersten Datenbusse zu dem Eingang der i-ten
Auswahleinrichtung übertragen.
Bei dem siebten Aspekt der vorliegenden Erfindung über
trägt jede Verarbeitungseinheit das Ausgangsergebnis der
ersten Bildverarbeitung durch den entsprechenden der zwei
ten Datenbusse zu dem Nachverarbeitungsabschnitt.
Bei dem achten Aspekt der vorliegenden Erfindung werden
ein Schreiben und Lesen des Eingangsdatensignals in die Da
tenspeicher auf eine Weise ausgeführt, die nachstehend be
schrieben ist. Während das Eingangsdatensignal in eine der
Mehrzahl von Bänken geschrieben wird, wird das Eingangsda
tensignal aus der nächsten Bank gelesen, die das Eingangs
datensignal synchron zu der Schreibfunktion speichert.
Bei dem neunten Aspekt der vorliegenden Erfindung er
faßt die Verarbeitungseinheitsausgangssignal-Steuereinrich
tung ob sich der Nachverarbeitungsabschnitt in dem Warte zu
stand befindet oder nicht, wenn die Mehrzahl von Verarbei
tungseinheiten den Schritt eines Ausgebens ihrer Verarbei
tungsergebnisse erreicht. Wenn sich der Nachverarbeitungs
abschnitt nicht in dem Wartezustand befindet, ermöglicht es
die Verarbeitungseinheitsausgangssignal-Steuereinrichtung,
daß die Mehrzahl von Verarbeitungseinheiten, die ersten
Bildverarbeitungsergebnisse ausgibt. Wenn sich der Nachver
arbeitungsabschnitt im Wartezustand befindet, verursacht
die Verarbeitungseinheitsausgangssignal-Steuereinrichtung,
daß die Mehrzahl von Verarbeitungseinheiten ein Ausgeben
der Verarbeitungsergebnisse stoppt, und dann unterbrechen
die Verarbeitungseinheiten ihren Betrieb in den Warte zu
stand bei dieser Stufe.
Bei dem zehnten Aspekt der vorliegenden Erfindung weist
der Nachverarbeitungsabschnitt die Verbindungs- und Sor
tierfunktionen auf.
Bei dem elften Aspekt der vorliegenden Erfindung wird
das extern angelegte Eingangsdatensignal durch die Daten
eingabeports, die parallel angeordnet sind, zu der DMA-
Übertragungs-Steuereinrichtung übertragen. Der Nachverar
beitungsabschnitt gibt abhängig von den Inhalten der Bild
verarbeitung das Verarbeitungsergebnis durch die Datenaus
gabeports, die parallel angeordnet sind, oder den Verbin
dungsausgabeports nach außen aus.
Bei dem zwölften Aspekt der vorliegenden Erfindung gibt
der N-te Datenspeicher das darin gespeicherte Eingangsda
tensignal unter dem Steuern des Leseadressensignals, das
aus der Steuereinrichtung ausgegeben wird, zu dem Ausgabe
port aus. Dies ermöglicht es, das Eingangsdatensignal, das
in der Mehrzahl von Datenspeichern verzögert wird, durch
den Ausgabeport nach außen auszugeben.
Bei dem dreizehnten Aspekt der vorliegenden Erfindung
wird das extern angelegte Verbindungszwischenergebnis durch
den Verbindungseingabeport zu dem Nachverarbeitungsab
schnitt übertragen. Der Nachverarbeitungsabschnitt empfängt
das Verbindungszwischenergebnis, um das nachfolgende Ver
binden weiterhin durchzuführen, um das Verbindungsergebnis
durch den Verbindungsausgabeport nach außen auszugeben.
Bei dem vierzehnten Aspekt der vorliegenden Erfindung
geben alle Datenspeicher das darin gespeicherte Eingangsda
tensignal durch den dritten Datenbus zu der entsprechenden
Verarbeitungseinheit aus. Danach legen alle Verarbeitungs
einheiten das Berechnungsergebnis durch den vierten Daten
bus an den entsprechenden Datenspeicher an.
Bei dem fünfzehnten Aspekt der vorliegenden Erfindung
überträgt die Steuereinrichtung die Zwischendaten durch den
Zwischendatenübertragungs-Datenbus zu den Verarbeitungsein
heiten.
Bei dem sechzehnten Aspekt der vorliegenden Erfindung
wird das Datensignal durch den Rundschreibübertragungs-Da
tenbus zu allen Verarbeitungseinheiten übertragen, wenn ei
ner der N Datenspeicher das darin gespeicherte Datensignal
zu dem Rundschreibübertragungs-Datenbus ausgibt. Dies er
möglicht es, daß die Verarbeitungseinheiten die Berechnung
mittels eines Verwendens der Zwischendaten und dem Datensi
gnal auf dem Rundschreibübertragungs-Datenbus ausführen.
Bei dem siebzehnten Aspekt der vorliegenden Erfindung
wählt jede Verarbeitungseinheitseingangssignal-Auswahlein
richtung einen der N ersten Bildverarbeitungsergebnisüber
tragungs-Datenbusse aus, welcher als Reaktion auf das Ver
arbeitungseinheitseingangssignal-Auswahlsignal, das aus der
Steuereinrichtung ausgegeben wird, angeschlossen ist, um
das Datensignal auf dem ausgewählten Datenbus zu der ent
sprechenden Verarbeitungseinheit aus zugeben.
Bei dem achzehnten Aspekt der vorliegenden Erfindung
werden die Berechnungsergebnisse der Verarbeitungseinheiten
durch den vierten Datenbus in den Datenspeichern gespei
chert. Ein Datenspeicher gibt das Berechnungsergebnis durch
den Rundschreibübertragungs-Datenbus zu der Register-Aus
wahleinrichtung aus. Des weiteren wird das Datensignal auf
den Zwischendatenübertragungs-Datenbus an die Register-Aus
wahleinrichtung angelegt. Danach wählt die Register-Aus
wahleinrichtung eines der zwei angelegten Datensignale aus,
um das ausgewählte Eingangssignal an das Register anzule
gen.
Die vorliegende Erfindung wird nachstehend anhand der
Beschreibung von Ausführungsbeispielen unter Bezugnahme auf
die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild, das die Verbindungen zwi
schen einer bildverarbeitenden LSI-Schaltung und externen
Speichern darstellt; die
Fig. 2 bis 5 Blockschaltbilder von jeweiligen
Abschnitten der bildverarbeitenden LSI-Schaltung gemäß ei
nem ersten bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung;
Fig. 6 ein Blockschaltbild von Datenspeichern der bild
verarbeitenden LSI-Schaltung des ersten bevorzugten Ausfüh
rungsbeispiels;
Fig. 7 ein Blockschaltbild von jeweiligen Abschnitten
der bildverarbeitenden LSI-Schaltung des ersten bevorzugten
Ausführungsbeispiels;
Fig. 8 ein Beispiel von Bilddaten;
Fig. 9 schematisch Flüsse von Bilddaten, die in die Da
tenspeicher geschrieben und aus ihnen gelesen werden, des
ersten bevorzugten Ausführungsbeispiel in zeitlicher Rei
henfolge;
Fig. 10 ein schematisches Blockschaltbild eines I/O-
Port-Abschnitts bzw. Eingabe/Ausgabe-Port-Abschnitts der
bildverarbeitenden LSI-Schaltung des ersten bevorzugten
Ausführungsbeispiels;
Fig. 11 ein schematisches Blockschaltbild eines vergrö
ßerten Maßstabs eines Dateneingabeabschnitts des I/O-Port-
Abschnitts der bildverarbeitenden LSI-Schaltung des ersten
bevorzugten Ausführungsbeispiels;
Fig. 12 ein schematisches Blockschaltbild des I/O-Port-
Abschnitts der bildverarbeitenden LSI-Schaltung gemäß einem
zweiten bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung;
Fig. 13 ein Blockschaltbild eines Verbin
dungs/Sortierabschnitts der bildverarbeitenden LSI-Schal
tung des zweiten bevorzugten Ausführungsbeispiels;
Fig. 14 schematisch eine Eingabe und Ausgabe von Ver
bindungsdaten in einer Mehrzahl von LSI-Strukturen, die an
einer bildverarbeitenden LSI-Schaltung des zweiten bevor
zugten Ausführungsbeispiels angewendet werden;
Fig. 15 ein schematisches Blockschaltbild der Eingabe
und Ausgabe der Verbindungsdaten in der Mehrzahl der LSI-
Strukturen, die an der bildverarbeitenden LSI-Schaltung des
zweiten bevorzugten Ausführungsbeispiels angewendet wird;
Fig. 16 ein Blockschaltbild von jeweiligen Abschnitten
der bildverarbeitenden LSI-Schaltung gemäß einem dritten
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 17 ein Blockschaltbild von jeweiligen Abschnitten
der bildverarbeitenden LSI-Schaltung gemäß einem vierten
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 18 ein Blockschaltbild von jeweiligen Abschnitten
der bildverarbeitenden LSI-Schaltung gemäß einem fünften
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 19 ein Blockschaltbild von jeweiligen Abschnitten
der bildverarbeitenden LSI-Schaltung gemäß einem sechsten
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 20 ein Blockschaltbild von jeweiligen Abschnitten
der bildverarbeitenden LSI-Schaltung gemäß einem siebten
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 21 ein Blockschaltbild von jeweiligen Abschnitten
der bildverarbeitenden LSI-Schaltung gemäß einem achten be
vorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 22 ein Blockschaltbild einer Abänderung von Fig.
21;
Fig. 23 ein Blockschaltbild des Datenspeichers, wenn
eine Bank B des Datenspeichers in dem zweiten Bildverarbei
tungsschritt als eine Referenztabelle verwendet wird; die
Fig. 24 bis 29 Blockschaltbilder der gesamten
bildverarbeitenden LSI-Schaltung;
Fig. 30 ein Blockschaltbild einer Verarbeitungseinheit;
Fig. 31 ein Blockschaltbild eines DMA-Übertragungs-
Steuerabschnitts;
Fig. 32 ein Blockschaltbild eines Datenspeicheradres
sen-Generators bzw. DM-Schreibadressen-Generators;
Fig. 33 ein Blockschaltbild eines Externdatenleseadres
sen-Generators;
Fig. 34 ein Blockschaltbild eines DMA-Steuerabschnitts;
Fig. 35 Funktionen eines DMA-Steuerregisters;
Fig. 36 eine Bitzuweisung für das DMA-Steuerregister; die
Fig. 37 und 38 Blockschaltbilder eines internen
Aufbaus des Verbindungs/Sortierabschnitts;
Fig. 39 Funktionen eines Steuerregisters des Verbin
dungs/Sortierabschnitts;
Fig. 40 eine Bitzuweisung für ein Verbindungsbetriebs
arten-Register;
Fig. 41 ein Zeitablaufsdiagramm einer Datenübertragung
in die bildverarbeitende LSI-Schaltung; und
Fig. 42 ein Zeitablaufsdiagramm einer Datenübertragung
aus der bildverarbeitenden LSI-Schaltung.
Es folgt die Beschreibung von bevorzugten Ausführungs
beispielen der vorliegenden Erfindung.
Fig. 1 zeigt ein Blockschaltbild, das die Verbindungen
zwischen einer bildverarbeitenden LSI-Schaltung 1
(Bildprozessor) und externen Speichern gemäß bevorzugten
Ausführungsbeispielen der vorliegenden Erfindung darstellt.
Es wird Bezug auf Fig. 1 genommen. Ein Datenspeicher M1
speichert darin Bilddaten V₁ (Bildelementdaten) und emp
fängt ein Leseadressensignal Ad1
(Eingangsdatenübertragungs-Taktsignal) von der bildverar
beitenden LSI-Schaltung 1, um die Bilddaten V₁ auf eine Ra
sterabtastungsweise zu der bildverarbeitenden LSI-Schaltung
1 auszugeben.
Ein Datenspeicher M2 speichert als Reaktion auf ein
Schreibadressensignal Ad2 von der bildverarbeitenden LSI-
Schaltung 1 ein Signal V₂, das das Bildverarbeitungsergeb
nis der bildverarbeitenden LSI-Schaltung 1 anzeigt, um das
gespeicherte Signal V₂ als Reaktion auf ein Leseadressensi
gnal Ad3 zu der bildverarbeitenden LSI-Schaltung 1 auszuge
ben. Ein Formenspeicher M3 speichert darin ein Signal V₃,
das Formendaten (Listendaten) anzeigt, um das Signal V₃ als
Reaktion auf ein Leseadressensignal Ad4 zu der bildverar
beitenden LSI-Schaltung 1 aus zugeben.
Eine Grundtaktsignal-Erzeugungsschaltung 11 erzeugt ein
Grundtaktsignal CLK, um das Grundtaktsignal CLK als einen
Systemtakt der bildverarbeitenden LSI-Schaltung 1 auszuge
ben. Die Adressensignale Ad1 bis Ad4 werden als Reaktion
auf das Grundtaktsignal CLK ausgegeben. Das heißt, die Fre
quenz der Adressensignale Ad1 bis Ad4, die als die Ein
gangs/Ausgangsdatenübertragungs-Taktsignale dienen, ist die
gleiche, wie die des Grundtaktsignals CLK.
Ein Datendurchgang zwischen der bildverarbeitenden LSI-
Schaltung 1 und den externen Speichern M1 bis M3 ist allge
mein wie nachfolgend beschrieben. In einem ersten Bildver
arbeitungsschritt (Vorverarbeitung) führt die bildverarbei
tende LSI-Schaltung 1 nach einem Empfang der Bilddaten V₁
von dem Datenspeicher M1 die Vorverarbeitung durch, um das
Vorverarbeitungsergebnis als das Signal V₂ in den Daten
speicher M2 zu schreiben. Die bildverarbeitende LSI-Schal
tung 1 empfängt dann das Signal V₂, das das Vorverarbei
tungsergebnis anzeigt, von dem Datenspeicher M2, um einen
zweiten Bildverarbeitungsschritt (Eigenschaftsextraktion)
durchzuführen, um das Ergebnis in dem Datenspeicher M2 zu
speichern. Die bildverarbeitende LSI-Schaltung 1 führt dann
einem dritten Bildverarbeitungsschritt (Gleichheitsprüfung)
aus. Das heißt, die bildverarbeitende LSI-Schaltung 1 emp
fängt das Ergebnis des zweiten Bildverarbeitungsschritts
von dem Datenspeicher M2 und empfängt ebenso das Signal V₃
von dem Formenspeicher M3, um eine Gleichheitsprüfung
durchzuführen. Die bildverarbeitende LSI-Schaltung 1
schreibt das Ergebnis als das Signal V₂ in den Datenspei
cher M2.
Nachstehend erfolgt die Beschreibung eines ersten be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 2 zeigt ein Blockschaltbild der gesamten bildver
arbeitenden LSI-Schaltung 1 gemäß einem ersten Ausführungs
beispiel der vorliegenden Erfindung. Zum Zwecke der Veran
schaulichung zeigt Fig. 2 die bildverarbeitende LSI-Schal
tung 1 als durch eine Grenzlinie 1L in zwei Abschnitte 1α
und 1β zweigeteilt. Die Abschnitte 1α und 1β sind in den
Fig. 3 bzw. 4 dargestellt. Die Struktur der bildverar
beitenden SLI-Schaltung 1 wird nun unter Bezugnahme auf die
Blockschaltbilder in den Fig. 3 und 4 beschrieben.
In den Fig. 3 und 4 bezeichnen die Bezugszeichen 1-1
bis 1-3 erste bis dritte Verarbeitungseinheiten (ebenso als
PU bezeichnet) des SIMD-Typs; die Bezugszeichen 2-1 bis 2-3
bezeichnen erste bis dritte Datenspeicher (ebenso als DM
bezeichnet) die jeweils den ersten bis dritten Verarbei
tungseinheiten 1-1 bis 1-3 des SIMD-Typs zugeordnet sind;
das Bezugszeichen 3 bezeichnet einen Adressen-Erzeugungsab
schnitt, der ein Lese/Schreibeadressensignal 29 für die er
sten bis dritten Datenspeicher 2-1 bis 2-3 erzeugt; das Be
zugszeichen 4 bezeichnet einen DMA-Übertragungs-Steuerab
schnitt, der eine DMA-(Direktspeicherzugriffs)-Übertragung
zwischen den ersten bis dritten Datenspeichern 2-1 bis 2-3
und den externen Datenspeichern M1 bis M3 (Fig. 1) steuert;
das Bezugszeichen 5 bezeichnet einen Nachverarbeitungsab
schnitt, der einen Eingang aufweist, der an Ausgänge der
ersten bis dritten Verarbeitungseinheiten 1-1 bis 1-3 ange
schlossen ist und der in dem ersten bevorzugten Ausfüh
rungsbeispiel eine Verbindungs-(Summier)/Sortierfunktion
aufweist; das Bezugszeichen 6 bezeichnet einen Extern
schnittstellenabschnitt; das Bezugszeichen 7 bezeichnet ei
nen Anweisungsspeicher, der ein Anweisungscodesignal
(Anweisungssignal), das für alle Bestandteile der bildver
arbeitenden LSI-Schaltung benötigt wird, hält; das Bezugs
zeichen 8 bezeichnet einen Ablaufs-Steuerabschnitt, der aus
dem Anweisungscodesignal, das aus dem Anweisungsspeicher 7
gelesen wird, ein Steuersignal 20 erzeugt, das für das
Steuern der Bestandteile der bildverarbeitenden LSI-Schal
tung 1 benötigt wird; und das Bezugszeichen 9 bezeichnet
eine Taktsignal-Erzeugungsschaltung, die eine Takt-Multi
plikationsfunktion aufweist, die mittels eines PLL
(Phasenregelkreises = Phase-Locked-Loop) erzielt wird.
Das Bezugszeichen 10 bezeichnet einen I/O-Port-Ab
schnitt; die Bezugszeichen 54 und 56 bezeichnen Ausgangsda
tensignale; das Bezugszeichen CLK1 bezeichnet ein Taktsi
gnal (interner Takt), der mittels eines Multiplizierens des
Grundtaktsignals CLK erzeugt wird. Die Datenübertragung und
Verbindung zwischen dem DMA-Übertragungs-Steuerabschnitt 4
und den ersten bis dritten Datenspeichern 2-1 bis 2-3 sind
in Fig. 5 gezeigt, welche eine Struktur eines Bereichs 1-P1
darstellt, der mittels der gestrichelten Linien in den
Fig. 2 bis 4 gezeigt ist. Die Datenübertragung und Verbin
dung zwischen den ersten bis dritten Verarbeitungseinheiten
1-1 bis 1-3 und dem Nachverarbeitungsabschnitt 5 sind in
Fig. 7 gezeigt, welche eine Struktur eines Bereichs 1-P2
darstellt, die mittels der strichpunktierten Linien in den
Fig. 2 und 4 gezeigt ist.
Die Bildverarbeitung, die gleichzeitig von den ersten
bis dritten Verarbeitungseinheiten 1-1 bis 1-3 durchgeführt
wird, wird allgemein als eine erste Bildverarbeitung be
zeichnet. Die Bildverarbeitung, die von dem Nachbearbei
tungsabschnitt 5 durchgeführt wird, der das Ergebnis der
ersten Bildverarbeitung empfängt, wird allgemein als eine
zweite Bildverarbeitung bezeichnet.
Der Ablaufs-Steuerabschnitt 8 und der Adressen-Erzeu
gungsabschnitt 3 werden als eine Steuereinrichtung bezeich
net. Der Externschnittstellenabschnitt 6 beinhaltet ein Re
gister (nicht gezeigt), das ein Eingangsdatensignal emp
fängt, das aus dem DMA-Übertragungs-Steuerabschnitt 4 gele
sen wird. Das Register empfängt externe Eingangsdaten, um
die Daten zu den ersten bis dritten DMs 2-1 bis 2-3 zu
übertragen. Das Register und der DMA-Übertragungs-Steuerab
schnitt 4 werden als eine DMA-Übertragungs-Steuereinrich
tung bezeichnet.
In Fig. 5 bezeichnen die Bezugszeichen 40-1 und 40-2
Auswahlschaltungen (Auswahleinrichtungen); das Bezugszei
chen 41-1 bezeichnet ein Auswahlbefehlssignal
(Auswahlsignal), das Auswahlbefehlscodes für die Auswahl
schaltungen 40-1 und 40-2 anzeigt; die Bezugszeichen 25-1
bis 25-3 bezeichnen erste Datenleitungen (vierte Daten
busse), die die Ausgangssignale (zweite Ausgangssignale)
aus den ersten bis Verarbeitungseinheiten 1-1 bis 1-3 zu
den jeweiligen ersten bis dritten Datenspeichern 2-1 bis 2-
3 zurückschreiben; die Bezugszeichen 26-1 bis 26-3 bezeich
nen zweite Datenleitungen (dritte Datenbusse, die an die
ersten Eingänge der Verarbeitungseinheiten 1-1 bis 1-3 an
geschlossen sind), die Daten übertragen, die aus den jewei
ligen ersten bis dritten Datenspeichern 2-1 bis 2-3 gelesen
werden; die Bezugszeichen 79-1 bis 79-3 bezeichnen vierte
Datenleitungen (fünfte Datenbusse), die Daten aus den je
weiligen ersten bis dritten Datenspeichern 2-1 bis 2-3
übertragen; das Bezugszeichen 27 bezeichnet ein
Schreib/Leseadressensignal (das synchron zu dem Takt CLK1
ist) für die ersten bis dritten Datenspeicher 2-1 bis 2-3,
welches von den DMA-Übertragungs-Steuerabschnitt 4 erzeugt
wird; das Bezugszeichen 28 bezeichnet ein
Schreib/Leseadressensignal (das den Adressensignalen Ad1
bis Ad4 in Fig. 1 entspricht) für die externen Datenspei
cher, welches von dem DMA-Übertragungs-Steuerabschnitt 4
erzeugt wird; das Bezugszeichen 29 bezeichnet ein
Schreib/Leseadressensignal (das synchron zu dem Takt CLK1
ist) für die ersten bis dritten Datenspeicher 2-1 bis 2-3,
welches von dem Adressen-Erzeugungsabschnitt 3 erzeugt
wird; die Bezugszeichen 30-1 bis 30-3 bezeichnen dritte Da
tenleitungen (erste Datenbusse), die die Bilddaten V₁ und
V₂ (Bildsignale) und ein Formendatensignal V₃, welche aus
den externen Datenspeichern M1 bis M3 (Fig. 1) DMA-übertra
gen werden, zu den jeweiligen ersten bis dritten Datenspei
chern 2-1 bis 2-3 überträgt; das Bezugszeichen 33-1 be
zeichnet eine Datenleitung, die ein Datensignal, das aus
einer Adresse des ersten Datenspeichers 2-1 gelesen wird,
die mittels des Leseadressensignals 29 gezeigt ist, zu dem
zweiten Datenspeicher 2-2 überträgt; das Bezugszeichen 33-2
bezeichnet eine Datenleitung, die ein Datensignal, das aus
einer Adresse des zweiten Datenspeichers 2-2 gelesen wird,
die mittels des Adressensignals 29 gezeigt ist, zu dem
dritten Datenspeicher 2-3 überträgt; das Bezugszeichen 33-3
bezeichnet eine Datenleitung, die ein Datensignal, das aus
einer Adresse des dritten Datenspeichers 2-3 gelesen wird,
die mittels des Adressensignals 29 gezeigt ist, ausgibt.
In dem ersten bevorzugten Ausführungsbeispiel werden
die externen Eingangsdaten, die der Bildverarbeitung zu un
terwerfen sind, auf den Datenleitungen 30-1 bis 30-3 mit
tels des DMA-Übertragungs-Steuerabschnitts 4 zu den ersten
bis dritten Datenspeichern 2-1 bis 2-3 übertragen. Danach
erzeugt der DMA-Übertragungs-Steuerabschnitt 4 eine
Schreibadresse, um die Schreibadresse durch den Adressbus
(entspricht dem Schreibadressensignal) 27 an die Datenspei
cher 2-1 bis 2-3 anzulegen. Da die externen Daten mittels
eines Lesens der Daten, die in den ersten bis dritten Da
tenspeichern 2-1 bis 2-3 gespeichert sind, verarbeitet wer
den, sind die interne Berechnung in der bildverarbeitenden
LSI-Schaltung 1 und die externe Datenübertragung getrennt,
wodurch eine bildverarbeitende LSI-Schaltung erzielt wird,
bei welcher die externe Datenübertragung, wenn diese mit
einer niedrigen Geschwindigkeit durchgeführt wird, die in
terne Hochgeschwindigkeitsberechnung nicht beeinflußt. Der
Adressen-Erzeugungsabschnitt 3 erzeugt das Leseadressensi
gnal 29 zum Lesen von Daten aus den ersten bis dritten Da
tenspeichern 2-1 bis 2-3 unter dem Steuern des Ablaufs-
Steuerabschnitts 8. Die Datenspeicher 2-1 bis 2-3 können
eine Mehrzahl von Bänken beinhalten, so daß die DMA-Über
tragung und die Schreib/Lesefunktion mittels einer Anwei
sungsfunktion auf unterschiedliche Bänke gesetzt werden,
was größere Wirkungen der vorliegenden Erfindung schafft.
Nachstehend erfolgt eine Beschreibung von Merkmalen und
einer Funktionsweise der jeweiligen Abschnitte des ersten
bevorzugten Ausführungsbeispiels. Bei einer Bildverarbei
tung benötigt eine Berechnung von Daten eines neuen Bild
elements eine Mehrzahl von Taktzyklen. Für eine Realzeit-
Bildverarbeitung muß die Durchsatzgeschwindigkeit des ex
ternen Dateneingangssignals mit der Durchsatzgeschwindig
keit eines neuen Bilddatenausgangssignals, das aus vorher
gehend übertragenen Daten (auf eine aufeinanderfolgende
Weise) berechnet worden ist, übereinstimmen. Wenn die Takt
frequenz für die Übertragung von externen Daten zu den in
ternen Datenspeichern 2-1 bis 2-3 mit der Taktfrequenz
übereinstimmt, die für die jeweiligen Bestandteile, wie zum
Beispiel für die ersten bis dritten Verarbeitungseinheiten
1-1 bis 1-3, der bildverarbeitenden LSI-Schaltung 1 benö
tigt wird, wird keine Realzeitverarbeitung durchgeführt,
wenn die Eingangsdatenübertragung in einem Taktzyklus been
det ist. Um dieses Problem zu lösen, ist in dem ersten be
vorzugten Ausführungsbeispiel die Taktsignal-Erzeugungs
schaltung 9 vorgesehen, die die Takt-Multiplikationsfunkti
on aufweist. Die Taktsignal-Erzeugungsschaltung 9 kann ins
besondere einen PLL-(Phasenregelkreis)-Aufbau aufweisen. In
dem ersten bevorzugten Ausführungsbeispiel, bei dem eine
Datenberechnung typischerweise drei Maschinenzyklen benö
tigt, erzeugt die Taktsignal-Erzeugungsschaltung 9 ein
Taktsignal CLK1, das eine dreifache Frequenz der Frequenz
des Taktsignals CLK für eine externe Eingangsdatenübertra
gung aufweist, um das Taktsignal CLK1 als einen Takt für
die Bestandteile der bildverarbeitenden LSI-Schaltung 1 zu
verwenden, wodurch das Problem gelöst ist. Im allgemeinen
wird die Frequenz des Taktsignals CLK mit n multipliziert,
wenn die Datenberechnung in n Maschinenzyklen durchgeführt
wird (n 2).
Bei einem Hochgeschwindigkeitsbetrieb in der bildverar
beitenden LSI-Schaltung ist es technisch schwierig, einen
externen Anweisungscode, der ein Verarbeitungsverfahren
bzw. eine Verarbeitungsprozedur anzeigt, für jeden Zyklus
an die bildverarbeitende LSI-Schaltung 1 anzulegen. Dies
folgt aus dem größeren Einfluß von Parasitärkapazitäten in
Verbindungsleitungen auf der Leiterplatte als in der bild
verarbeitenden LSI-Schaltung. Um eine Hochgeschwindigkeits
verarbeitung mittels einer Multiplikation der Frequenz des
System-Taktsignals CLK durchzuführen, ist es wichtig, den
Anweisungsspeicher 7 in der gleichen bildverarbeitenden
LSI-Schaltung anzuordnen. In dem ersten bevorzugten Ausfüh
rungsbeispiel ist der Anweisungsspeicher in der bildverar
beitenden LSI-Schaltung 1 angeordnet, wie es in Fig. 3 ge
zeigt ist.
Eine Programmierbarkeit ist für ein Ausführen der Bild
vorverarbeitung (erster Bildverarbeitungsschritt), der Ei
genschaftsextraktion (zweiter Bildverarbeitungsschritt) und
der Gleichheitsprüfung (dritter Bildverarbeitungsschritt)
in der gleichen bildverarbeitenden LSI-Schaltung wichtig.
Jedoch verursacht eine Datenübertragung aus den externen
Datenspeichern M1, M2 und M3 zu den ersten bis dritten Da
tenspeichern 2-1 bis 2-3 in der bildverarbeitenden LSI-
Schaltung 1 mittels eines Verwendens der Anweisungscodes
wie in der herkömmlichen Bildverarbeitung DSP, daß die
bildverarbeitende LSI-Schaltung in einen Wartezustand ver
setzt wird, bis die externe Niedergeschwindigkeitsdaten
übertragung beendet ist, was den Hochgeschwindigkeitsbe
trieb beeinflußt. Somit wird die DMA-Übertragung ohne An
weisungscodes wichtig. Der DMA-Übertragungs-Steuerabschnitt
4 schafft die DMA-Übertragung. Der DMA-Übertragungs-Steuer
abschnitt 4 beinhaltet eine Mehrzahl von Steuerregistern,
welche Startadressen der zu lesenden externen Speicher M1
bis M3 und Anweisungsdaten speichern, die eine Information
und dergleichen über die Anzahl von Bildelementen von Bild
daten, die aus den externen Speichern M1 und M2 abzurufen
sind, anzeigen. Die Steuerregister werden mittels eines Da
teneingangsübertragungs-Startbefehlssignals aus dem Ab
laufs-Steuerabschnitt 8 gesteuert, um als Reaktion auf die
Anweisung in den Registern das Leseadressensignal 28 mit
einer Übertragungsfrequenz des Taktsignals CLK auszugeben.
Auf diese Weise führt der DMA-Übertragungs-Steuerab
schnitt 4 die Leseübertragung des Eingangsdatensignals aus
den externen Speichern M1 bis M3 als ein System aus, das
unterschiedlich zu dem Anweisungsspeicher 7 ist, der die
Anweisungscodes zum Steuern einer internen Verarbeitung der
bildverarbeitenden LSI-Schaltung 1 hält. Dies ermöglicht
es, daß der DMA-Übertragungs-Steuerabschnitt 4 die Warte
zeit während der Dateneingabe und -übertragung anpaßt. So
mit können sich der Ablaufs-Steuerabschnitt 8 und der
Adressen-Erzeugungsabschnitt 3 einem Schreiben und Lesen
von Daten zuwenden, die von dem DMA-Übertragungs-Steuerab
schnitt 4 übertragen werden.
Der Anweisungscode kann die Lese/Schreibeadressenerzeu
gung für die ersten bis dritten Datenspeicher 2-1 bis 2-3
mit dem Adressen-Erzeugungsabschnitt 3 unabhängig von der
DMA-Übertragung ausführen.
Das kennzeichnenste Merkmal einer Bildverarbeitung ist
eine Datenunabhängigkeit. Eine große Anzahl von bildverar
beitenden LSI-Schaltungen, die zum Beschleunigen der Bild
vorverarbeitung entwickelt worden sind, weisen eine Archi
tektur eines SIMD-(Einzelanweisungsstrom-Mehrdatenstrom)-
Typs auf, welche eine Mehrzahl von Verarbeitungseinheiten
für eine parallele Verarbeitung mittels der Verarbeitungs
einheiten beinhaltet. Dies ermöglicht es, daß die Vielfa
chen der Frequenz des internen Taktsignals CLK1 praktische
Werte aufweisen. Zum Beispiel ist bei der räumlichen Filte
rung einer Bildelementgröße von 3 × 3 das Vielfache 9, wenn
keine Verarbeitungseinheiten des SIMD-Typs verwendet wer
den. Jedoch ist das Vielfache 3, wenn drei Verarbeitungs
einheiten 1-1 bis 1-3 des SIMD-Typs verwendet werden, wie
in dem ersten Ausführungsbeispiel, welches die Architektur
des SIMD-Typs ausführt.
Für die Eigenschaftsextraktion und Gleichheitsprüfung,
die eine ähnliche Datenunabhängigkeit aufweisen, sind keine
bildverarbeitenden LSI-Schaltungen, die eine parallele Ver
arbeitungsarchitektur aufweisen, entwickelt worden. Der
technische Grund dafür ist der, daß sich die Anzahl von
I/O-Stiften bzw. Eingabe/Ausgabe-Stiften in proportionaler
Beziehung zu der Anzahl von Verarbeitungseinheiten, die
parallel angeordnet sind, erhöht, wenn die Verarbeitungs
einheiten in der LSI-Schaltung enthalten sind. Einige ein
zelne Bildverarbeitungsalgorithmen benötigen Ausgänge der
Anzahl, welche proportional zu der Anzahl von Verarbei
tungseinheiten ist, die parallel angeordnet sind. Jedoch
sind von dem Standpunkt eines Bildverarbeitungssystems die
parallelen Ausgangsdaten mittels eines anderen Verfahrens
gruppiert, um einen geringen Grad einer Parallelität vorzu
sehen. Das erste bevorzugte Ausführungsbeispiel ist so an
geordnet, daß die Verfahren, mittels welcher der Grad einer
Parallelität verringert wird, auf der Grundlage der zuvor
erwähnten Bildsystemcharakteristiken in einem einzigen LSI-
Chip enthalten sind, um das Problem der Anzahl von Stiften
zu lösen. Aus diesem Grund beinhaltet die LSI-Schaltung 1
den Nachverarbeitungsabschnitt 5.
Die Verarbeitungseinheiten 1-1 bis 1-3 des SIMD-Typs
führen einen Betrieb des gleichen Typs parallel durch, um
die Ergebnisse gleichzeitig auszugeben. Somit unterscheiden
sich die Verarbeitungseinheiten 1-1 bis 1-3 des SIMD-Typs
voneinander lediglich durch Eingangsdaten. Der Nachverar
beitungsabschnitt 5 ist eine Arithmetikfunktionseinheit,
die die Ausgangsdaten (die Ergebnisse der ersten Bildverar
beitung) aus den ersten bis dritten Verarbeitungseinheiten
1-1 bis 1-3 des SIMD-Typs empfängt, die die parallele Be
rechnungsverarbeitung durchführen, und das verarbeitete Er
gebnis als das Ausgangsdatensignal 54 zu dem externen Spei
cher M2 ausgibt. In dem ersten bevorzugten Ausführungsbei
spiel führt der Nachverarbeitungsabschnitt 5 zum Beispiel
ein Verbinden/Sortieren durch. Der Nachverarbeitungsab
schnitt 5 führt mittels einer Programmsteuerung selektiv
ein Verbinden und Sortieren aus. Dies ist lediglich ein
Beispiel und es können verschiedene Funktionen betrachtet
werden, die die zuvor beschriebenen Anforderungen mit ähn
lichen Wirkungen des ersten bevorzugten Ausführungsbei
spiels und demgemäß der vorliegenden Erfindung erfüllen.
Wenn der Nachverarbeitungsabschnitt 5 als eine Sortier
einrichtung bei der Gleichheitsprüfung dient, empfängt der
Nachverarbeitungsabschnitt 5 Daten, die unabhängig von den
ersten bis dritten Verarbeitungseinheiten 1-1 bis 1-3 be
stimmt worden sind. Der Nachverarbeitungsabschnitt 5 sor
tiert die Daten, um einen Ähnlichkeitsmeßwert zu bestimmen.
Das Ausgangssignal, das nach der Wiederholung des Verarbei
tungsablaufs benötigt wird, ist das Sortierergebnis
(Ähnlichkeitsmeßwert-Entscheidungsergebnis), nicht die Zwi
schenausgangsdaten aus den ersten bis dritten Verarbei
tungseinheiten 1-1 bis 1-3. Für gewöhnlich muß das Sortier
ergebnis nicht parallel ausgegeben werden. Dies ist bei ei
ner Verringerung der Anzahl von Ausgangsdatenstiften in dem
I/O-Port-Abschnitt 10 äußerst wirkungsvoll.
Wenn der Nachverarbeitungsabschnitt 5 als eine Verbin
dungseinrichtung dient, wird eine Summieren der Bildvorver
arbeitung (Produktsummenoperation) in dem Nachverarbei
tungsabschnitt 5 durchgeführt. Folglich wird die Anzahl von
Ausgangsstiften erkennbar verringert. Auf diese Weise ist
der Nachverarbeitungsabschnitt 5, der als eine Verbin
dungs/Sortiereinheit dient, auf eine Mehrzahl von Bildver
arbeitungsoperationen (erste bis dritte Bildverarbeitungs
schritte) in der gleichen bildverarbeitenden LSI-Schaltung
1 anwendbar, was eine Verringerung der Anzahl von Ausgangs
datenstiften mit einem kleinen Schaltungsmaßstab für eine
Hochgeschwindigkeitsverarbeitung ermöglicht.
In den ersten und nachfolgenden bevorzugten Ausfüh
rungsbeispielen wird ein direktes Anlegen von Daten aus den
externen Speichern M1 bis M3 an die ersten bis dritten Ver
arbeitungseinheiten 1-1 bis 1-3 unterdrückt. Das direkte
Anlegen von externen Daten an die ersten bis dritten Verar
beitungseinheiten 1-1 bis 1-3 verursacht, daß die ersten
bis dritten Verarbeitungseinheiten 1-1 bis 1-3 in einen
Eingangsdaten-Wartezustand versetzt werden, wenn die exter
nen Eingangsdaten langsam übertragen werden, was zu einem
verringerten Verarbeitungswirkungsgrad führt. Dieses Pro
blem wird von der externen Datenübertragungsgeschwindigkeit
entweder in dem DMA-Übertragungssystem oder in dem Übertra
gungssytem mittels einer Anweisung verursacht, wenn die in
terne Betriebsfrequenz (die Frequenz des Takts CLK1) der
bildverarbeitenden LSI-Schaltung höher als die Betriebsfre
quenz von umgebenden Schaltungen außerhalb der bildverar
beitenden LSI-Schaltung und die Übertragungsgeschwindigkeit
über die Leiterplatten-Verbindungsleitungen ist. Somit wird
die Wirksamkeit der bildverarbeitenden LSI-Schaltung stark
beeinflußt, wenn der multiplizierte Eingangstakt als der
interne Takt der bildverarbeitenden LSI-Schaltung verwendet
wird.
Fig. 6 stellt die ersten bis dritten Datenspeicher 2-1
bis 2-3 im Detail dar. In Fig. 6 bezeichnen die Bezugszei
chen 2-1-a, 2-1-b und 2-1-c Bänke A, B bzw. C, die den er
sten Datenspeicher 2-1 ausbilden; die Bezugszeichen 2-2-a,
2-2-b und 2-2-c bezeichnen Bänke A, B bzw. C, die den zwei
ten Datenspeicher 2-2 ausbilden; und die Bezugszeichen 2-3-
a, 2-3-b und 2-3-c bezeichnen Bänke A, B bzw. C, die den
dritten Datenspeicher 2-3 ausbilden.
In Fig. 6 ist jeder der ersten bis dritten Datenspei
cher 2-1 bis 2-3 ein Einzelport-Speicher (ein Schreiben ist
während eines Lesens nicht erlaubt und ein Lesen ist wäh
rend eines Schreibens nicht erlaubt) und beinhaltet die
Mehrzahl von Bänken, um Schreib- und Leseoperationen in ei
ner FIFO-(zuerst-hinein-zuerst-hinaus)-Reihenfolge zu er
möglichen. In Fig. 6 ist die Auswahl eines Schreibens und
Lesens von Eingangsdatensignalen in der FIFO-Reihenfolge
mittels des Auswahlanweisungssignals 41-1 dargestellt. In
Fig. 6 sind Daten so dargestellt, daß sie aus den Bänken 2-
1-a, 2-2-a, 2-3-a der ersten bis dritten Datenspeicher 2-1
bis 2-3 gelesen werden, und die Eingangsdatensignale sind
so dargestellt, daß sie mittels der DMA-Übertragung in die
Bänke 2-1-b, 2-2-b, 2-3-b der ersten bis dritten Datenspei
cher 2-1 bis 2-3 geschrieben werden.
Fig. 7 zeigt ein Blockschaltbild des Bereichs 1-P2 in
Fig. 4 und stellt eine Verbindung zwischen den ersten bis
dritten Verarbeitungseinheiten 2-1 bis 2-3 und dem Verbin
dungs/Sortierabschnitt 5 dar. Ausgangsleitungen 51-1 bis
51-3 aus den Verarbeitungseinheiten 2-1 bis 2-3 sind an Da
tenbusse 76-1, 76-2 bzw. 76-3 (Datenbusse GP0, GP1 bzw.
GP2) angeschlossen, welche des weiteren an den Verbin
dungs/Sortierabschnitt 5 angeschlossen sind. Die Datenbusse
76-1 bis 76-3 sind als Berechnungsergebnisübertragungs-
Busse definiert und werden allgemein als zweite Datenbusse
bezeichnet.
Dies verhindert die externen Verbindungen der Berech
nungsergebnisübertragungs-Busse (erste Bildverarbeitungser
gebnisübertragungs-Datenbusse) 76-1, 76-2 und 76-3, welche
in der Anzahl gleich den Verarbeitungseinheiten sind, die
parallel angeordnet sind, und verkürzt die Verdrahtungs
länge der Datenbusse 76-1, 76-2 und 76-3, wodurch die Para
sitärkapazitäten und ein Energieverbrauch aufgrund ihrer
Ladung und Entladung verringert wird.
Nachstehend erfolgt eine Beschreibung der Struktur und
Funktionsweise der jeweiligen Abschnitte der bildverarbei
tenden LSI-Schaltung 1 in den ersten bis dritten Bildverar
beitungsschritten.
Es folgt eine Beschreibung des ersten Bildverarbei
tungsschritts.
Bei der Bildvorverarbeitung, das heißt, der räumlichen
Filterung, es ist notwendig, Bildelementdaten, die für die
Raumfiltergröße um jedes Bildelement benötigt werden, aus
den Bilddaten V₁, die aus dem externen Datenspeicher M1 auf
eine Rasterabtastungsweise gelesen und übertragen werden,
zu extrahieren und sie dann einer Filterung zu unterwerfen.
Der Ablaufs-Steuerabschnitt 8 erzeugt mittels einer Pro
grammsteuerung einen Auswahlbefehl zum Beschreiben der er
sten bis dritten Datenspeicher 2-1 bis 2-3 in der FIFO-Rei
henfolge, um das Auswahlanweisungssignal 41-1 zu den Aus
wahlschaltungen 40-1 und 40-2 auszugeben. Demgemäß wird das
Bilddatensignal, das von dem DMA-Übertragungs-Steuerab
schnitt 4 übertragen wird, durch die Datenleitung 30-1 (den
ersten Datenbus) zuerst in den ersten Datenspeicher 2-1 ge
schrieben.
Fig. 8 stellt schematisch zweidimensionale Bilddaten
dar. Der kleine Kasten 20a in Fig. 8 stellt ein Bildelement
dar. Die Zahl, die den Bildelementen zugewiesen wird, zeigt
die Reihenfolge der Bildelemente an, die mittels eines Ab
tastsystems, das als eine Rasterabtastung bekannt ist, wel
ches häufig bei einer Bildverarbeitung verwendet wird, ex
trahiert werden. Die Bildelemente sind in aufsteigender
Reihenfolge der Zahlen extrahiert worden.
Fig. 9 stellt einen Datenfluß (in FIFO-Reihenfolge)
dar, wenn die zweidimensionalen Bilddaten, wie sie in Fig.
8 gezeigt sind, zu den ersten bis dritten Datenspeichern 2-
1 bis 2-3 in Fig. 6 übertragen werden, wobei die Zeit die
Abszisse darstellt. Es wird Bezug auf Fig. 9 genommen.
Bildelementdaten in der (i+1)-ten Zeile, i-ten Zeile, (i-
1)-ten Zeile werden zu einem Zeitpunkt t₁ aus den Bänken A
der ersten bis dritten Datenspeicher 2-1, 2-2 bzw. 2-3
(DM0, DM1 bzw. DM2) gelesen und zu den ersten bis dritten
Verarbeitungseinheiten 1-1, 1-2 bzw. 1-3 ausgegeben.
In dem ersten bevorzugten Ausführungsbeispiel werden
die Bilddaten, wie sie in Fig. 8 dargestellt sind, mittels
der DMA-Übertragung in einer Rasterabtastungsweise zu der
bildverarbeitenden LSI-Schaltung 1 gelesen. In diesem Fall
werden die Bilddaten seriell und nicht parallel in die er
sten bis dritten Datenspeicher 2-1 bis 2-3 eingegeben. Das
heißt, die serielle Eingabe der Bilddaten wird mittels ei
nes Umschaltens der Auswahlschaltungen 40-1 und 40-2 in der
Vorverarbeitung durchgeführt, wie sie in Fig. 16 gezeigt
ist, welche ein weiteres bevorzugtes Ausführungsbeispiel
darstellt. Wie es in Fig. 9 gezeigt ist, ermöglicht ein Um
schalten zwischen den Bänken A bis C der Datenspeicher 2-1
bis 2-3, das für jedes Beendigen einer einzeiligen Bildda
tenübertragung zu verwenden ist, eine gleichzeitige Ausfüh
rung eines Lesens für eine interne Berechnung und eines
Schreibens in die ersten bis dritten Datenspeicher 2-1 bis
2-3 mittels der DMA-Übertragung. Ein Lesen aus der Bank A
in Fig. 9 ist in Fig. 6 dargestellt. Zu dem Zeitpunkt t₁
entsprechen Daten, die aus den Datenspeichern 2-1 bis 2-3
gelesen werden, einem (i+1)-ten Raster, einem i-ten Raster
bzw. einem (i-1)-ten Raster. Dies stellt klar, daß das Da
tenübertragungssystem des ersten bevorzugten Ausführungsbei
spiels die Funktionen erfüllt, die für eine räumliche Fil
terung benötigt werden.
Die externen Bilddaten werden durch die Datenleitung
30-1 aus dem DMA-Übertragungs-Steuerabschnitt 4 an den er
sten Datenspeicher 2-1 (DM0) angelegt. Der DMA-Übertra
gungs-Steuerabschnitt 4 erzeugt zu diesem Zeitpunkt eine
Schreibadresse, um die Schreibadresse durch den Adressbus
27 an die ersten bis dritten Datenspeicher 2-1 bis 2-3 an
zulegen. Da die externen Daten mittels eines Lesens der Da
ten aus den ersten bis dritten Datenspeichern 2-1 bis 2-3
verarbeitet werden, sind die innere Berechnung und die ex
terne Datenübertragung voneinander getrennt, wodurch die
bildverarbeitende LSI-Schaltung erzielt wird, bei welcher
die externe Übertragung, wenn sich diese bei niedrigen Ge
schwindigkeiten befindet, die interne Hochgeschwindigkeits
berechnung nicht beeinflußt.
Dies sieht sowohl (1) eine Dateneingabe auf eine Ra
sterabtastungsweise, die für die Bildvorbearbeitung benö
tigt wird, als auch (2) eine andere Dateneingabe auf die
Paralleleingabeweise vor. Außerdem werden die Dateneingabe
und die interne Berechnung unabhängig ausgeführt und eine
interne Hochgeschwindigkeitsberechnung wird erzielt.
Das erste und die nachfolgenden bevorzugten Ausfüh
rungsbeispiele beinhalten zum Zwecke einer Erläuterung drei
Verarbeitungseinheiten, die parallel angeordnet sind. Je
doch hängen die technischen Ideen der vorliegenden Erfin
dung nicht von dem Grad einer Parallelität ab.
Eine Funktionsweise der Verarbeitungseinheiten 1-1 bis
1-3 in dem ersten Bildverarbeitungsschritt wird nachstehend
beschrieben. Die ersten bis dritten Verarbeitungseinheiten
1-1 bis 1-3 in den Fig. 4, 5 und 7 führen die gleiche
Matrixberechnung aus. Da die ersten bis dritten Verarbei
tungseinheiten 1-1 bis 1-3 den gleichen Anweisungsschritt
gleichzeitig ausführen, werden die Ausgangsdaten 51-1 bis
51-3 aus den ersten bis dritten Verarbeitungseinheiten 1-1
bis 1-3 gleichzeitig erzeugt. Wie es in Fig. 7 gezeigt ist,
wird sichergestellt, daß die Ausgangsdaten 51-1 bis 51-3
aus den Verarbeitungseinheiten 1-1 bis 1-3 durch die zwei
ten Datenbusse 76-1, 76-2 bzw. 76-3 an die Eingangsan
schlüsse des Verbindungs/Sortierabschnitts 5 angelegt wer
den.
Bei einer Bildverarbeitung benötigt die Datenverarbei
tung in den ersten bis dritten Verarbeitungseinheiten 1-1
bis 1-3 im allgemeinen eine Anzahl von Verarbeitungsschrit
ten. Die Vorverarbeitung, die ein räumliches Filter 22 ei
ner Bildelementgröße von 3 × 3 verwendet, das in Fig. 8 ge
zeigt ist, wird hierin zur Vereinfachung beschrieben. In
diesem Fall wird die arithmetische Verarbeitung ausgedrückt
durch:
New(l,m) = ΣΣ Old(l+i, m+j)*C(i,j) (2)
wobei New die Filterausgangsdaten des Bildelements in
der i-ten Reihe, j-ten Spalte (44stes Bildelement in Fig.
8) sind, Old die Eingangsbildelementdaten des Bildelements
in der i-ten Reihe, j-ten Spalte sind und C ein Filterkoef
fizient ist. Gleichung (2) erzeugt die Summe der Matrixele
mente, die aus dem Produkt der 3×3-Matrix (Old) und der
3×3-Matrix (C) erzielt werden.
Um diese Berechnung mittels der ersten bis dritten Ver
arbeitungseinheiten 1-1 bis 1-3 in Fig. 4 auszuführen, ist
es notwendig, die Berechnung als räumlich parallel verar
beitbare Berechnung zu extrahieren. Bei Gleichung (2) führt
zum Beispiel die erste Verarbeitungseinheit 1-1 die Berech
nung für i = -1 (Berechnung für die (i-1)-te Zeile in Fig.
8) aus, die zweite Verarbeitungseinheit 1-2 führt die Be
rechnung für i = 0 in Gleichung (2) aus (Berechnung der i-
ten Zeile in Fig. 8) und die dritte Verarbeitungseinheit 1-
3 führt die Berechnung für i = 1 in Gleichung (2) aus
(Berechnung der (i+1)-ten Zeile in Fig. 8).
Danach werden die Berechnungsergebnisse 51-1 bis 51-3
der Verarbeitungseinheiten 1-1 bis 1-3 zusammenaddiert (als
Verbinden bezeichnet), um das räumliche Filter der Bildele
mentgröße von 3 × 3 zu erzielen, das mittels Gleichung (2)
dargestellt ist. Der Verbindungs/Sortierabschnitt 5 des er
sten bevorzugten Ausführungsbeispiels weist die Funktion
eines Ausführens dieser letzten Addition auf. Der Verbin
dungs/Sortierabschnitt 5 führt eine bestimmte arithmetische
Verarbeitung, hierin das Verbinden, zwischen den Ausgangs
daten 51-1 bis 51-3 aus. Das Ausgangssignal des Verarbei
tungsergebnisses nach außen ist das Ausgangssignal aus dem
Verbindungs/Sortierabschnitt 5.
Es hierin kritisch, daß die ersten bis dritten Verar
beitungseinheiten 1-1 bis 1-3 drei Verarbeitungsschritte
aufweisen, aber der Verbindungs/Sortierabschnitt 5 drei
Verarbeitungsschritte oder weniger aufweist (abhängig von
der Struktur einer Addiererschaltung; eine Eins-um-Eins-Ad
dition liefert die größte Anzahl von Verfahrensschritten,
was das schlechteste ist), und deshalb gilt die folgende
Beziehung (die Anzahl von Verarbeitungsschritten in den
Verarbeitungseinheiten) (die Anzahl von Verarbeitungs
schritten in dem Verbindungs/Sortierabschnitt).
Wie vorhergehend beschrieben worden ist, ist die bild
verarbeitende LSI-Schaltung der vorliegenden Erfindung der
art angeordnet, daß die Berechnungsergebnisse der ersten
bis dritten Verarbeitungseinheiten 1-1 bis 1-3 nicht unver
sehrt durch den I/O-Port-Abschnitt 10 ausgegeben werden,
sondern dem Verbinden in dem Nachbearbeitungsabschnitt 5 in
der bildverarbeitenden LSI-Schaltung 1 unterworfen werden,
wodurch alle Vorverarbeitungsberechnungen in der bildverar
beitenden LSI-Schaltung 1 beendet werden. Dies verringert
die Anzahl von Datenleitungen zum Ausgeben der Vorverarbei
tungsergebnisse durch den I/O-Port-Abschnitt 10 zu dem ex
ternen Speicher M2 und demgemäß die Anzahl von Stiften des
Ausgabeportabschnitts herab auf die Anzahl von Bits des
Ausgangssignals 56, das die Vorverarbeitungsergebnisse an
zeigt. Zum Beispiel ist die Anzahl von Stiften 16, wenn das
Ausgangssignal 56 ein 16-Bit-Signal ist. Da der Nachbear
beitungsabschnitt 5 dazu dient, das Vorverarbeitungsergeb
nis zu dem externen Speicher M2 aus zugeben, kann des weite
ren die Wartezeit, die während der Datenübertragung zu dem
externen Speicher M2 verursacht wird, von dem Nachbearbei
tungsabschnitt 5 erzeugt werden. Somit ermöglicht das Vor
sehen einer Verarbeitungseinheitsausgangssignal-Steuerein
richtung, die später beschrieben wird (Fig. 18), daß die
ersten bis dritten Verarbeitungseinheiten 1-1 bis 1-3 Be
rechnungen ohne eine Betriebsunterbrechung in dem Wartezu
stand fortführen, wenn die Wartezeit während eines Ausge
bens auftritt.
Es folgt die Beschreibung des zweiten Bildverarbei
tungsschritts.
In dem zweiten Bildverarbeitungsschritt werden die Da
ten, die in dem ersten Bildverarbeitungsschritt berechnet
werden, als Eingangsdaten aus dem externen Speicher M2 ge
lesen und in jeweilige Datenspeicher in der bildverarbei
tenden LSI-Schaltung 1 geschrieben. Da alle Daten, die in
dem ersten Bildverarbeitungsschritt berechnet werden, wenn
dieser verwendet wird, die Rasterabtastdaten sind, werden
die Auswahlschaltungen 40-1 und 40-2 so gesteuert, daß die
Schreib- und Lesefunktionen in FIFO-Reihenfolge ermöglicht
werden. Andererseits werden lediglich Daten in einem Be
reich aus den Daten, die in dem ersten Bildverarbeitungs
schritt berechnet worden sind, manchmal aus dem externen
Speicher ausgelesen, um den zweiten Bildverarbeitungs
schritt unterworfen zu werden. In diesem Fall besteht eine
Notwendigkeit, das parallele Eingeben der Daten in die Da
tenspeicher in der bildverarbeitenden LSI-Schaltung 1 zu
erzielen. Somit verbinden die Auswahlschaltungen 40-1 und
40-2 die ersten Datenbusse 30-2 bzw. 30-3 mit den zweiten
bzw. dritten Datenspeichern 2-2- bzw. 2-3.
Ein detailliertes Verarbeitungsverfahren des zweiten
Bildverarbeitungsschritts wird nachstehend beschrieben. Als
ein Beispiel führt der zweite Bildverarbeitungsschritt eine
Histogramm- bzw. Balkendiagrammverarbeitung zum Zählen der
Konzentrationswerte eines Bildes für jeder Rasterzeile
durch.
In diesem Beispiel sind die Eingangsdaten die Bildda
ten, die in den externen Speichern gespeichert sind. Es
wird angenommen, daß die Auswahlschaltungen 40-1 und 40-2
so umgeschaltet werden, daß die Eingangsdatensignale in
FIFO-Reihenfolge in die zweiten bzw. dritten Datenspeicher
2-2 bzw. 2-3 eingegeben werden. Die Eingangsdatensignale,
die die Eingangsdaten anzeigen, werden mittels der DMA-
Übertragung durch die ersten Datenbusse 30-1, 30-2 und 30-3
geleitet, um in den ersten bis dritten Datenspeichern 2-1
bis 2-3 gespeichert zu werden. Die ersten bis dritten Da
tenspeicher 2-1 bis 2-3 weisen jeweilige unterschiedliche
Rasterzeilendaten auf. In diesem Beispiel beinhaltet jeder
Datenspeicher 2-1 bis 2-3 drei Bänke (Bänke A, B und C) und
die Bilddaten werden in den Bänken A gespeichert. Die Zwi
schenergebnisse für eine Histogrammverarbeitung werden in
den Bänken B der Datenspeicher 2-1 bis 2-3 gespeichert.
Die ersten bis dritten Verarbeitungseinheiten 1-1 bis
1-3 lesen die Eingangsdaten (Bilddaten) aus den Bänken A
der entsprechenden ersten bis dritten Datenspeicher 2-1 bis
2-3, um die Daten durch Datenbusse 25-1 bis 25-3 zu den Da
tenspeichern zu übertragen. Die Datenspeicher empfangen die
übertragenen Daten und lesen dann die Daten in die Bänke B,
wobei die übertragenen Daten als eine Adresse verwendet
werden, um die gelesenen Daten zu den Verarbeitungseinhei
ten zu übertragen. Die Verarbeitungseinheiten inkrementie
ren bzw. erhöhen die Daten um +1, um die inkrementierten
Daten in die Leseadresse der Bänke B zu schreiben. Mittels
eines Wiederholens der zuvor beschriebenen Verarbeitung
wird das Konzentrationshistogramm für eine Rasterabtastung
in den Bänken B erzeugt. In diesem bevorzugten Ausführungs
beispiel werden drei Zeilen von Datenberechnungen gleich
zeitig verarbeitet, da drei Verarbeitungseinheiten parallel
angeordnet sind.
Wenn eine Einzeilendaten-Verarbeitung beendet ist, wer
den die Daten in den Bänken B der Datenspeicher 2-1 bis 2-3
aufeinanderfolgend gelesen und zu dem Verbin
dungs/Sortierabschnitt 5 übertragen. Da in diesem Beispiel
die Anzahl von Worten in den Bänken A der Datenspeicher 2-1
bis 2-3 gleich der Anzahl von Bildelementen der Rasterzeile
ist, müssen die Verarbeitungseinheits-Ausgangssignale nicht
in dem Verbindungs/Sortierabschnitt 5 zusammenaddiert wer
den. Da kein Mehrchip-Aufbau benötigt wird, ist ein Verbin
dungseingangssignal 115 ungültig, wenn der hierin verwende
te Verbindungs/Sortierabschnitt der in Fig. 13 ist, welcher
ein bevorzugtes Beispiel ist. Die Ausgangssignale aus dem
Verbindungs/Sortierabschnitt 5 (5a) werden von dem Extern
schnittstellenabschnitt parallel synchron zu dem extern an
gelegten Systemtakt CLK erzeugt.
Es wird nun angenommen, daß die Anzahl von Worten in
den Bänken A der Datenspeicher weniger als die Anzahl von
Bildelementen der Rasterzeile ist. Für ein leichtes Ver
ständnis wird es vorausgesetzt, daß jede der drei Verarbei
tungseinheiten Daten einer 1/3 Zeile verarbeitet. Der Ab
lauf ist der gleiche. Der Verbindungs/Sortierabschnitt 5
addiert die Verarbeitungseinheits-Ausgangssignale zusammen
und gibt dann das Ergebnis einer Addition aus dem Extern
schnittstellenabschnitt 6 synchron zu dem externen System
takt CLK aus. Zu diesem Zeitpunkt wird ein einziger Daten
wert bzw. ein einziges Datum zu einem Zeitpunkt ausgegeben.
In der Beschreibung der Funktionsweise des zweiten
Bildverarbeitungsschritts werden die Bänke B der Datenspei
cher als Referenztabellen verwendet. Die interne Struktur
jedes Datenspeichers in diesem Fall ist als ein Verweis in
Fig. 23 dargestellt. Der A-Bus, B-Bus und C-Bus in Fig. 23
sind Datenbusse in Verarbeitungseinheiten 2-1 bis 2-3. Der
C-Bus ist ein Datenbus für eine Verarbeitungseinheitsaus
gangssignal-Datenübertragung und entspricht den vierten Da
tenbussen 25-1 bis 25-3 in Fig. 5.
Die Bezugszeichen GAD0 bis GAD2 bezeichnen Le
se/Schreibadressendaten, die aus dem Adressen-Erzeugungsab
schnitt 3 ausgegeben werden und entsprechen dem Le
se/Schreibadressensignal 29 in Fig. 5; und das Bezugszei
chen GDMA bezeichnet Schreibadressendaten, die aus dem DMA-
Controller (DMA-Übertragungs-Steuerabschnitt) 4 ausgegeben
werden, und entsprechen dem Schreibadressensignal 27 in
Fig. 5.
Der C-Bus ist sowohl an eine Auswahlschaltung für eine
Adressenauswahl als auch an eine Schreibadressen-Auswahl
schaltung angeschlossen. Die Schaltung, die die Adressenda
ten und Schreib/Lesedaten hält, ist zum Zwecke einer Erläu
terung in Fig. 23 nicht dargestellt.
Es folgt eine Beschreibung des dritten Bildverarbei
tungsschritts.
Nachstehend erfolgt die Beschreibung einer Funktions
weise in der bildverarbeitenden LSI-Schaltung 1 bei dem
dritten Bildverarbeitungsschritt bzw. der Gleichheitsprü
fung.
Als ein Beispiel des dritten Bildverarbeitungsschritts
wird eine Eigenschaftsvektor-Gleichheitsprüfung für eine
Verwendung in einem OCR-System betrachtet. Die Eigen
schaftsvektor-Gleichheitsprüfung wird ausgedrückt durch:
C = Min (D(0)), D(1), . . . , D(n))
wobei D(i) = Σ F(T(i, j), I(j)) (3)
wobei C der ähnlichste Kandidat ist, der aus dem
Gleichheitsprüfungsergebnis erzielt wird; D(i) ein Ab
standswert zwischen den i-ten Listendaten T(i) und den Ein
gangsdaten I ist; und F eine Abstandsfunktion ist. I und T
sind Vektordaten in ungefähr 128 Dimensionen. Aus Gleichung
(3) wird C als ein Ergebnis einer Entscheidung erzielt, daß
die Listendaten, die den Minimalwert aus den Abstandsdaten
zwischen n Listendaten und den Eingangsdaten anzeigen, die
ähnlichsten Daten sind. Der Abstandswert, der den Maximal
wert anzeigt, zeigt abhängig von der Abstandsfunktion F
manchmal die ähnlichsten Listendaten an. In diesem Fall muß
die Funktion Min in Gleichung (3) durch eine Funktion Max
ersetzt werden.
Die Gleichheitsprüfung wird auf der Grundlage des nach
folgenden Beispiels zusammengefaßt. Der Eigenschaftsdaten
wert, der in dem zweiten Bildverarbeitungsschritt bestimmt
wird, ist 90, wobei der Eingangsdatenwert von 90 an die er
sten bis dritten Verarbeitungseinheiten 1-1 bis 1-3 ange
legt wird. Danach werden drei Listendaten, welche in der
Anzahl gleich den Verarbeitungseinheiten 1-1 bis 1-3 sind,
aus dem externen Formenspeicher M3 gelesen, um an die er
sten bis dritten Verarbeitungseinheiten 1-1, 1-2 bzw. 1-3
angelegt zu werden. Wenn angenommen wird, daß die drei For
mendaten, die an die ersten bis dritten Verarbeitungsein
heiten 1-1 bis 1-3 angelegt werden, 100 (was hier zum Bei
spiel ein A eines Alphabets anzeigt), 200 (was zum Beispiel
ein B davon anzeigt) bzw. 150 (was zum Beispiel ein C davon
anzeigt) sind, berechnet jede Verarbeitungseinheit 1-1 bis
1-3 den Absolutwert der Differenz zwischen den Eingangsda
ten von 90 und den Formendaten, um den Absolutwert als ei
nen Ähnlichkeitsmeßwert auszugeben. In diesem Fall erzeugen
die Ausgangsdatenzeilen 51-1, 51-2 und 51-3 die Ähnlich
keitsmeßwerte 10, 110 bzw. 60. Diese Ähnlichkeitsmeßwerte
werden sortiert und der minimale Meßwert wird extrahiert.
Aus diesem minimalen Meßwert wird ein Zeichenbild bestimmt,
das von dem ursprünglichen Bild angezeigt wird. Die Bestim
mung wird als ein Sortieren von dem Nachverarbeitungsab
schnitt 5 in der bildverarbeitenden LSI-Schaltung 1 durch
geführt. In diesem Beispiel ist der Ahnlichkeitsmeßwert 10
ein Minimum und der Nachverarbeitungsabschnitt 5 entschei
det, daß das Bild das alphabetische Zeichen A aus den For
mendaten ist, die dem Ähnlichkeitsmeßwert von 10 entspre
chen.
In der Praxis ist es notwendig, die Differenzen zwi
schen allen Formendaten und den Eingangsdaten zu berechnen.
Somit werden drei Formendaten für jede Berechnung extra
hiert, um die zuvor erwähnte Verarbeitung durchzuführen und
letztlich wird der Minimalwert bestimmt.
Die Zusammenfassung des dritten Bildverarbeitungs
schritts ist oberhalb beschrieben worden. Bei einem Anwen
den der bildverarbeitenden LSI-Schaltung 1 bei dem dritten
Bildverarbeitungsschritt besteht eine Notwendigkeit, die
externen Eingangsdaten parallel in die Datenspeicher 2-1
bis 2-3 zu schreiben und die Daten parallel zu lesen, um
die Daten an die ersten bis dritten Verarbeitungseinheiten
1-1 bis 1-3 anzulegen. Der Ablaufs-Steuerabschnitt 8 er
zeugt mittels einer Programmsteuerung das Auswahlbefehlssi
gnal 41-1, das ein paralleles Schreiben anzeigt, um das Si
gnal 41-1 zu den Auswahlschaltungen 40-1 und 40-2 auszuge
ben. Danach führen die Auswahlschaltungen 40-1 und 40-2 ein
Umschalten durch und die Datenleitungen 30-1, 30-2 bzw. 30-
3 werden an die Schreibports der ersten, zweiten bzw. drit
ten Datenspeicher 2-1, 2-2 bzw. 2-3 angeschlossen.
Zur Ausführung der Eigenschaftsvektor-Gleichheitsprü
fung in dem ersten Ausführungsbeispiel werden parallel ver
arbeitbare Abschnitte sowohl aus Gleichung (3) als auch aus
der räumlichen Filterung extrahiert. Es ist offensichtlich,
daß D(i) in Gleichung (3) unabhängig berechnet wird. Die
Anzahl von Listenformen n in dem OCR-System beträgt 3500
oder mehr. Jedoch ist es für eine einzige bildverarbeitende
LSI-Schaltung 1 aufgrund der Einschränkung des Grads einer
Intergration der Halbleitervorrichtung unmöglich, n Verar
beitungseinheiten, die parallel angeordnet sind, zu enthal
ten.
Obgleich die drei Verarbeitungseinheiten 1-1 bis 1-3 in
den Fig. 4, 5 und 7 als parallel angeordnet dargestellt
sind, beinhaltet das Beispiel für das OCR-System vier par
allel angeordnete Verarbeitungseinheiten, welche im momen
tanen Stand der Technik ausreichend verfügbar sind. Jede
Verarbeitungseinheit berechnet den Abstand von 128 Vekto
ren/Form, welches selbst beim Verwenden einer sehr einfa
chen Abstandsfunktion (der Summe von Absolutwerten von Dif
ferenzen) 128 Schritte benötigt.
Der Verbindungs/Sortierabschnitt 5 führt einen Betrags
vergleich (Sortieren in einem breiten Sinn) zwischen den
vier Ausgangssignalen aus den Verarbeitungseinheiten für
jeden der 128 Schritte (für jeden der 128 Taktzyklen in dem
Fall von einem Schritt/Takt) durch. Der Vergleich benötigt
vier Verfahrensschritte, wenn er aufeinanderfolgend ausge
führt wird. Auf diese Weise erfüllt die Eigenschaftsvektor-
Gleichheitsprüfung die Beziehung: (die Anzahl von Verfah
rensschritten in den Verarbeitungseinheiten) < (die Anzahl
von Verfahrensschritten in dem Verbin
dungs/Sortierabschnitt).
In dem dritten Bildverarbeitungsschritt führt der Nach
verarbeitungsabschnitt 5 ein Sortieren durch und gibt das
Ausgangsdatensignal 54 nach einem Beenden des dritten Bild
verarbeitungsschritts zu dem externen Speicher aus. Dies
verringert die Anzahl von Stiften. Des weiteren ermöglicht
das zusätzliche Vorsehen der Verarbeitungseinheitsausgangs
signal-Steuereinrichtung (Fig. 18), die später beschrieben
wird, daß der Nachverarbeitungsabschnitt 5 während der
Gleichheitsprüfungsergebnisausgabe mit dem Wartezustand be
lastet wird, welches verhindern kann, daß der Einfluß des
Wartezustands auf die ersten bis dritten Verarbeitungsein
heiten 1-1 bis 1-3 ausgeübt wird.
Wie zuvor erwähnt worden ist, ist es sehr wichtig, die
Verarbeitungseinheiten parallel in der bildverarbeitenden
LSI-Schaltung 1 anzuordnen und die Verarbeitungseinheiten
ohne Unterbrechung andauernd zu betreiben, um eine Serie
einer Bildverarbeitung, die das räumliche Filtern und eine
Eigenschaftsvektor-Gleichheitsprüfung beinhaltet, bei hohen
Geschwindigkeiten in der gleichen bildverarbeitenden LSI-
Schaltung 1 auszuführen. Die herkömmlichen programmierbaren
bildverarbeitenden LSI-Schaltungen sind jedoch so aufge
baut, daß Daten direkt aus den Verarbeitungseinheiten zu
dem Externschnittstellenabschnitt übertragen werden, was
den Wartezustand verursacht, der dadurch verursacht wird,
daß die externe Datenübertragung bei niedrigeren Geschwin
digkeiten als die Geschwindigkeiten in der bildverarbeiten
den LSI-Schaltung durchgeführt wird, um dadurch eine stän
dige Hochgeschwindigkeitsverarbeitung der Verarbeitungsein
heiten zu verhindern. In der bildverarbeitenden LSI-Schal
tung 1 des ersten bevorzugten Ausführungsbeispiels sind die
Verarbeitungseinheiten von dem externen Übertragungsbetrieb
in den ersten bis dritten Bildverarbeitungsschritten 67490 00070 552 001000280000000200012000285916737900040 0002019528760 00004 67371 ge
trennt, um die Verarbeitungslasten zu verringern, und die
externe Datenübertragung wird durch den Verbin
dungs/Sortierabschnitt 5 so durchgeführt, daß der Wartezu
stand den Verarbeitungsdurchsatz nicht stark beeinflußt.
Dies ermöglicht den Hochgeschwindigkeitsbildverarbei
tungsdurchsatz der ersten bis dritten Bildverarbeitungs
schritte in der gleichen bildverarbeitenden LSI-Schaltung
1. Die bildverarbeitende LSI-Schaltung 1 wird als ausrei
chend betrachtet, um die Anzahl der externen Datenstifte
verglichen mit den herkömmlichen bildverarbeitenden LSI-
Schaltungen stark zu verringern, bei welchen die Verarbei
tungseinheits-Ausgangssignale direkt nach außen übertragen
werden. Dies beeinträchtigt die Verringerung der Fläche und
des Energieverbrauchs der bildverarbeitenden LSI-Schaltung
1 und die Verringerung der Parasitärkapazität für eine
Hochgeschwindigkeitsverarbeitung.
Die Fig. 10 und 11 sind detaillierte Blockschaltbil
der des I/O-Port-Abschnitts 10 des ersten bevorzugten Aus
führungsbeispiels. Fig. 11 stellt einen Portabschnitt 100A
für Eingangsdaten in Fig. 10 in einem vergrößertem Maßstab
dar. Die bildverarbeitende LSI-Schaltung 1 des ersten be
vorzugten Ausführungsbeispiels ist in der Praxis so auf ge
baut, daß sie acht Verarbeitungseinheiten (PU0 bis PU7) be
inhaltet. In den Fig. 10 und 11 bezeichnen die Bezugs
zeichen 100-n (n = 1, 2, 3, 4, 5, 6, 7, 8) einen Datenport
(der hier im weiteren Verlauf als DI-Port oder ein Paral
leldaten-Eingabeport bezeichnet wird) zum Schreiben von Da
ten in die n-ten Datenspeicher 2-n; das Bezugszeichen 101-m
(m = 1, 2, 3, 4; m = n/2) bezeichnet einen Datenport (hier
im weiteren Verlauf als ein DO-Port oder ein Paralleldaten-
Ausgabeport bezeichnet) zum Übertragen der Ausgangsdaten
(Ausgangsdatensignal 56) in den zweiten und dritten Bild
verarbeitungsschritten nach außerhalb der bildverarbeiten
den LSI-Schaltung 1; das Bezugszeichen 102 bezeichnet einen
Verbindungsausgangsdatenübertragungs-Datenport (hier im
weiteren Verlauf als ein LINK-Port oder Verbindungsausgabe
port bezeichnet) zum Übertragen des Ausgangsdatensignals 56
in dem ersten Bildverarbeitungsschritt oder der Verbin
dungsausgangsdaten nach außen; das Bezugszeichen 103 be
zeichnet einen Datenport (hier im weiteren Verlauf als ein
IMO-Port oder ein Verzögerungseingangsdatensignal-Ausgabe
port bezeichnet) zum Übertragen der rasterabgestasteten
Bilddaten, die um erwünschte Taktzyklen in der bildverar
beitenden LSI-Schaltung verzögert sind, nach außerhalb der
bildverarbeitenden LSI-Schaltung 1; das Bezugszeichen 110-n
bezeichnet eine externe Eingangsdatenleitung, die an den
DI-Port 100-n angeschlossen ist; das Bezugszeichen 111-n
bezeichnet einen Datenbus zum Übertragen des Eingangsdaten
signals, das an den DI-Port 100-n angelegt wird, zu dem n-
ten Datenspeicher 2-n in der bildverarbeitenden LSI-Schal
tung 1; das Bezugszeichen 112-m bezeichnet eine Datenlei
tung zum Übertragen von m-ten Daten, die aus den Ausgangs
daten (durch den Verbindungs/Sortierabschnitt 5 erzeugt)
ausgewählt werden, aus den 2m (=n) Verarbeitungseinheiten
in der bildverarbeitenden LSI-Schaltung 1; das Bezugszei
chen 113-m bezeichnet eine Datenleitung für die Daten, die
aus dem DO-Port 101-m ausgegeben werden; das Bezugszeichen
116 bezeichnet einen Verbindungsausgangssignalübertragungs-
Datenbus; das Bezugszeichen 117 bezeichnet eine Datenlei
tung für Verbindungsausgangsdaten; das Bezugszeichen 118
bezeichnet einen Datenbus für die rasterabgetasteten Bild
daten, die um die erwünschten Taktzyklen in der bildverar
beitenden LSI-Schaltung 1 verzögert sind, wobei dieser Da
tenbus dem Bus 33-3 in Fig. 5 entspricht; und das Bezugs
zeichen 19 bezeichnet eine Datenleitung für Verzögerungs-
Rasterbilddaten.
Es wird Bezug auf Fig. 10 genommen. Die vier DO-Ports
sind aus den nachstehend beschriebenen Gründen vorgesehen.
Ein DO-Port wird benötigt, wenn das Sortieren ein einziges
Ähnlichkeitsmeßwerts-Entscheidungsergebnis bestimmt. In der
Praxis werden jedoch ähnliche Ergebnisse häufig erzeugt, um
eine Mehrzahl von Ähnlichkeitswerts-Entscheidungsergebnis
sen zu erzeugen. In diesem Fall besteht eine Anforderung,
die Mehrzahl von Kandidaten schnell nach außen auszugeben.
Um die Anforderung flexibel zu erfüllen, sind vier DO-Ports
101-1 bis 101-4 vorgesehen. In dem zweiten Bildverarbei
tungsschritt werden die DO-Ports 101-1 bis 101-4 manchmal
verwendet, um das Ausgangsdatensignal abhängig von den In
halten des zweiten Bildverarbeitungsschritts nach außen au
szugeben. Um die Anforderung flexibel zu erfüllen sind die
DO-Ports 101-1 bis 101-4 vorgesehen.
Der zuvor erwähnte Aufbau des externen Datenports (I/O-
Port-Abschnitt 10) sieht eine Hochgeschwindigkeits-Datenzu
fuhr zu den Verarbeitungseinheiten 1-1 bis 1-n, die paral
lel angeordnet sind, in der bildverarbeitenden LSI-Schal
tung 1 und eine Verringerung der Anzahl von externen Daten
stiften mittels des gleichzeitigen Übertragens von Daten
der Anzahl vor, welche gleich der Hälfte der Anzahl von
Verarbeitungseinheiten ist. Folglich kann ein Energiever
brauch in dem Ausgangstreiber-Schaltungsabschnitt verrin
gert werden.
Wie es vorhergehend beschrieben worden ist, beinhalten
einige Arten einer Signalverarbeitung die Verfahrensschrit
te bei der Nachverarbeitung, welche geringer als die Ver
fahrensschritte in den Verarbeitungseinheiten sind. Anders
ausgedrückt besteht eine zeitliche Rücksichtnahme, um das
Nachverarbeitungsergebnis auszugeben. Die Anzahl von Nach
verarbeitungsausgängen, die parallel angeordnet sind, ist
häufig geringer als der Grad einer Parallelität der Verar
beitungseinheitsausgänge. Eine Erhöhung der Anzahl der ex
ternen Stifte erhöht die externen Parasitärkapazitäten, die
angesteuert werden, und demgemäß erhöht sich der Energie
verbrauch in der bildverarbeitenden LSI-Schaltung 1. Eine
Wirkung des ersten bevorzugten Ausführungsbeispiels ist es,
daß die Anzahl von externen Stiften ohne eine Verringerung
der Verarbeitungswirksamkeit der bildverarbeitenden LSI-
Schaltung verringert wird.
Nachstehend erfolgt eine Beschreibung einer ersten Ab
änderung des ersten bevorzugten Ausführungsbeispiels.
In dem ersten bevorzugten Ausführungsbeispiel beinhal
ten die ersten bis dritten Datenspeicher 2-1 bis 2-3 in
Fig. 6 eine Mehrzahl von Bänken, die Einzelport-Speicher
verwenden. Anstelle davon können die ersten bis dritten Da
tenspeicher Vielfachport-Speicher, wie zum Beispiel Zwei
port-Speicher beinhalten, die unabhängige getrennte Lese-
und Schreibports aufweisen. Andere Abschnitte sind die
gleichen. Die erste Abänderung weist ähnliche Wirkungen an
dem ersten bevorzugten Ausführungsbeispiel auf. Das heißt,
die DMA-Übertragung und die Lese/Schreibfunktion mittels
Anweisungen können getrennt ausgeführt werden, wodurch die
bildverarbeitende LSI-Schaltung erzielt wird, bei welcher
der externe Übertragungsbetrieb, wenn sich dieser bei nied
rigen Geschwindigkeiten befindet, die interne Hochgeschwin
digkeitsberechnung nicht beeinflußt.
Nachstehend erfolgt die Beschreibung einer zweiten Ab
änderung des ersten bevorzugten Ausführungsbeispiels.
In dem ersten bevorzugten Ausführungsbeispiel wird die
FIFO-Reihenfolge in den Datenspeichern für herkömmliche
Zwecke ausgeführt. Anstatt dessen können die ersten bis
dritten Datenspeicher 2-1 bis 2-3 in Fig. 4 Nur-FIFO-Spei
cher beinhalten, die ähnliche Wirkungen erzeugen.
Nachstehend erfolgt die Beschreibung eines zweiten be
vorzugten Ausführungsbeispiels.
Fig. 12 zeigt ein Blockschaltbild eines I/O-Port-Ab
schnitts 10A der bildverarbeitenden LSI-Schaltung gemäß ei
nem zweiten bevorzugten Ausführungsbeispiel der vorliegen
den Erfindung. Fig. 13 zeigt ein Blockschaltbild eines Um
gebungsbereichs 1-P2-a eines Verbindungs/Sortierabschnitts
(Nachverarbeitungsabschnitts) 5a der bildverarbeitenden
LSI-Schaltung gemäß dem zweiten bevorzugten Ausführungsbei
spiel der vorliegenden Erfindung. Andere Abschnitte der
bildverarbeitenden LSI-Schaltung des zweiten bevorzugten
Ausführungsbeispiels sind mit denen des ersten bevorzugten
Ausführungsbeispiels identisch. In den Fig. 12 und 13
bezeichnet das Bezugszeichen 102A einen Datenport (einen
LINK-Port oder einen Verbindungsausgabe- und Verbindungs
eingabeport) zum Übertragen von Zwischenverarbeitungsdaten
für eine Verwendung in einer Mehrprozessor-Struktur; das
Bezugszeichen 114 bezeichnet eine Datenleitung für Verbin
dungseingangsdaten, die an den LINK-Port 102A angeschlossen
ist; und das Bezugszeichen 115 bezeichnet einen Verbin
dungseingangssignalübertragungs-Datenbus, der durch den Ex
ternschnittstellenabschnitt 6 an den Verbin
dungs/Sortierabschnitt 5a angeschlossen ist. Andere Bezugs
zeichen werden verwendet, um Abschnitte zu bezeichnen, die
identisch zu denen des ersten Ausführungsbeispiels sind.
Eine Struktur, bei welcher die Eingangsdatenports (DI-
Ports) 100-n in der Anzahl verringert werden und Daten auf
den Datenleitungen 110-n auf eine zeitteilende Weise abge
rufen werden, erzielt manchmal die Übertragungsgeschwindig
keit nicht, die für die Verarbeitungseinheiten benötigt
wird, was zu einer verringerten Bearbeitungswirksamkeit
führt. Andererseits besteht ein Bedarf für eine Filtergröße
von größer als 11 × 11 für die räumliche Filterung. Jedoch
ist der Grad einer Halbleiterintegration nicht hoch genug,
um diese Filtergrößenanordnung zu erfüllen. Eine Entwick
lung einer bildverarbeitenden LSI-Schaltung zur Verarbei
tung eines Filters einer großen Größe mit hohen Geschwin
digkeiten ist wichtig für einen Fortschritt auf dem Gebiet
einer Bildverarbeitung. Die Struktur des externen Ports 10A
der bildverarbeitenden LSI-Schaltung 1 des zweiten bevor
zugten Ausführungsbeispiels beinhaltet den LINK-Port 102A,
um die Anforderung zu erfüllen. Das heißt, eine erwünschte
großformatige räumliche Filterung wird in einem Mehrprozes
sorenaufbau-System ausgeführt. Des weiteren ist es notwen
dig, die rasterabgetasteten Bilddaten zwischen den bildver
arbeitenden LSI-Schaltungen aufeinanderfolgend anzulegen,
um eine solche großformatige räumliche Filterung mit einer
Mehrzahl von bildverarbeitenden LSI-Schaltungen zu verar
beiten. Zu diesem Zweck wird der IMO-Port 103 verwendet.
Der DMA-Übertragungs-Steuerabschnitt 104 ist an einen der
DI-Ports 100-n angeschlossen, wenn die rasterabgetasteten
Bilddaten an die bildverarbeitenden LSI-Schaltungen ange
legt werden. Die herkömmlichen bildverarbeitenden LSI-
Schaltungen sind lediglich zu einer spezifischen Verarbei
tung (der Bildvorverarbeitung, der Eigenschaftsextraktion
oder der Gleichheitsprüfung) in der Lage und beinhalten den
externen Port 10A der vorliegenden Erfindung nicht.
Um ein Verständnis der Funktion des LINK-Ports 102A zu
erleichtern, wird die Funktion nachstehend unter Bezugnahme
auf die Fig. 14 und 15 beschrieben, in welchen die Funk
tion schematisch als ein einfaches Beispiel dargestellt
ist. Es wird vorausgesetzt, daß die einzelne bildverarbei
tende LSI-Schaltung 1 zu einer Bildvorverarbeitung in der
Lage ist, die das räumliche Filter einer Bildelementgröße
von 3 × 3 verwendet. Wenn die räumliche Filterung auf einem
großformatigen zweidimensionalen Bild mit einem räumlichen
Filter einer Bildelementgröße von 5 × 5 durchgeführt wird,
wird das zweidimensionale Bild nicht von einer einzigen
bildverarbeitenden LSI-Schaltung (einem Chip) 1 verarbei
tet, da die bildverarbeitende LSI-Schaltung 1 drei Verar
beitungseinheiten aufweist, die parallel angeordnet sind.
Es wird Bezug auf Fig. 14 genommen. Das räumliche Filter
einer Bildelementgröße von 5 × 5 ist in vier Blöcke B1 bis
B4 geteilt, von denen jeder kleiner als eine Bildelement
größe von 3 × 3 ist, um es einer bildverarbeitenden LSI-
Schaltung zu ermöglichen, die Matrixberechnungen in den
einzelnen Blöcken B1 bis B4 durchzuführen. Eine aufeinan
derfolgende Ausführung der parallelen Verarbeitung der
Blöcke B1 bis B4 in bildverarbeitenden LSI-Schaltungen 1a
bis 1d in Fig. 15 führt die Vorverarbeitung mit dem großen
Filter durch. Jede bildverarbeitende LSI-Schaltung 1a bis
1d beinhaltet einen Port LI, der die Verbindungseingangsda
ten empfängt und einen Port LO, der die Verbindungsaus
gangsdaten ausgibt. Die Ports LI und LO entsprechen dem
LINK-Port 102A in Fig. 12.
Auf diese Weise schafft das Vorsehen des externen Da
tenports 10A des zweiten bevorzugten Ausführungsbeispiels
eine Hochgeschwindigkeitszufuhr der Eingangsdaten zu den
Verarbeitungseinheiten, die parallel angeordnet sind, in
der bildverarbeitenden LSI-Schaltung. Dies verringert die
Anzahl von externen Datenstiften ohne eine Verringerung der
Verarbeitungswirksamkeit der bildverarbeitenden LSI-Schal
tung mittels der gleichzeitigen Übertragung von Daten der
Anzahl, welche gleich der Hälfte der Anzahl von Verarbei
tungseinheiten ist, und verringert einen Energieverbrauch
in dem Ausgangstreiber-Schaltungsabschnitt. Eine Verarbei
tung der Mehrzahl von bildverarbeitenden LSI-Schaltungen
wird für eine Hochgeschwindigkeits-Bildverarbeitung er
zielt, wenn sich die Filtergröße in der räumlichen Filte
rung erhöht.
Nachstehend erfolgt die Beschreibung eines dritten be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 16 zeigt ein Blockschaltbild einer bildverarbei
tenden LSI-Schaltung 1B gemäß einem dritten bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 16
bezeichnet das Bezugszeichen 31 ein Datensignal, welches
aus dem externen Speicher DMA-übertragen wird; und das Be
zugszeichen 32 bezeichnet eine Datenleitung, die das Daten
signal 31 zu dem ersten Datenspeicher 2-1 überträgt. Andere
Bezugszeichen werden verwendet, um Abschnitte zu bezeich
nen, die zu denen des ersten und zweiten bevorzugten Aus
führungsbeispiels identisch sind. Einige Elemente sind zur
Unterscheidung mit den Bezugszeichen des ersten und zweiten
bevorzugten Ausführungsbeispiels mit einem Zeichen A be
zeichnet (zum Beispiel ein Ablaufs-Steuerabschnitt 8A).
In dem dritten bevorzugten Ausführungsbeispiel werden
die DMA-übertragenen Eingangsdaten in FIFO-Reihenfolge in
die ersten bis dritten Datenspeicher 2-1 bis 2-3 geschrie
ben und aus ihnen gelesen. Die bildverarbeitende LSI-Schal
tung 1B führt die Bildvorverarbeitung (den ersten Bildver
arbeitungsschritt) ähnlich zu dem ersten bevorzugten Aus
führungsbeispiel bei hohen Geschwindigkeiten durch. Der
zweite Bildverarbeitungsschritt, der alle räumlich gefil
terten Bildelementdaten verwendet, die in dem externen
Speicher M2 gespeichert sind, wird mittels der bildverar
beitenden LSI-Schaltung 1B bei hohen Geschwindigkeiten er
zielt. Die Wirkung eines Verringerns der Anzahl von Stiften
in dem I/O-Port-Abschnitt 10A ist ebenso ähnlich zu dem er
sten bevorzugten Ausführungsbeispiel.
Nachstehend erfolgt die Beschreibung eines vierten be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 17 zeigt ein Blockschaltbild einer bildverarbei
tenden LSI-Schaltung 1A gemäß einem vierten bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung. Die Bezugs
zeichen, die in Fig. 17 verwendet werden, um Elemente zu
bezeichnen, entsprechen denen des ersten und zweiten bevor
zugten Ausführungsbeispiels. Einige Elemente sind mit dem
Bezugszeichen mit einem Zeichen A bezeichnet. Die bildver
arbeitende LSI-Schaltung 1A führt die Gleichheitsprüfung
(den dritten Bildverarbeitungsschritt) ähnlich zu dem er
sten Ausführungsbeispiel bei hohen Geschwindigkeiten aus.
Die Anzahl von Stiften in dem I/O-Port-Abschnitt 10 ist
verringert. Die bildverarbeitende LSI-Schaltung 1A führt
den zweiten Bildverarbeitungsschritt bei hohen Geschwindig
keiten aus, wenn der zweite Bildverarbeitungsschritt mit
tels eines Verwendens lediglich der Bildelementdaten in ei
nem Bereich aus den räumlich gefilterten Bildelementdaten,
die in dem externen Speicher M2 gespeichert sind, ausge
führt wird.
Nachstehend erfolgt die Beschreibung eines fünften be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 18 zeigt ein Blockschaltbild eines Verbin
dungs/Sortierabschnitts 52 und benachbarter Bestandteile
der bildverarbeitenden LSI-Schaltung gemäß einem fünften
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 18 entspricht einer Änderung 1-P2-A des Bereichs 1-P2
in Fig. 4. In dem fünften bevorzugten Ausführungsbeispiel
ist der I/O-Port-Abschnitt gleich dem in Fig. 12.
In Fig. 18 bezeichnet das Bezugszeichen 50 einen Verar
beitungsabschnitt; die Bezugszeichen 50-1 bis 50-3 bezeich
nen erste bis dritte Verarbeitungseinheiten, die den Verar
beitungsabschnitt 50 ausbilden; das Bezugszeichen 51-1 be
zeichnet ein Ausgangssignal (zweiter Datenbus) aus der er
sten Verarbeitungseinheit 50-1; das Bezugszeichen 51-2 be
zeichnet ein Ausgangssignal (zweiter Datenbus) aus der
zweiten Verarbeitungseinheit 50-2; das Bezugszeichen 51-3
bezeichnet ein Ausgangssignal (zweiter Datenbus) aus der
dritten Verarbeitungseinheit 50-3; das Bezugszeichen 52 be
zeichnet einen Nachverarbeitungsabschnitt, welcher als ein
Verbindung/Sortierabschnitt dient, der in dem fünften be
vorzugten Ausführungsbeispiel Verbindungs- und Sortierfunk
tionen aufweist; das Bezugszeichen 115 bezeichnet ein ex
ternes Eingangsdatensignal (Verbindungszwischenergebnis in
einer Mehrfach-LSI-Struktur), das durch den Verbindungsport
102A angelegt wird und dem Bezugszeichen 115 in Fig. 12
entspricht; das Bezugszeichen 54 bezeichnet ein Ausgangssi
gnal aus dem Verbindungs/Sortierabschnitt 52; das Bezugs
zeichen 6 bezeichnet einen Externschnittstellenabschnitt;
das Bezugszeichen 56 bezeichnet ein Ausgangsdatensignal aus
dem Externschnittstellenabschnitt 6; das Bezugszeichen 60
bezeichnet einen Verarbeitungsabschnitts-Steuerabschnitt,
der den Verarbeitungsabschnitt 50 steuert; das Bezugszei
chen 62 bezeichnet einen Verbin
dungs/Verarbeitungsabschnittsübertragungs-Steuerabschnitt,
der den Verbindungs/Sortierabschnitt 52 steuert; das Be
zugszeichen 63 bezeichnet ein Übertragungsanforderungssi
gnal für eine Datenübertragung von dem Verarbeitungsab
schnitt 50 zu dem Verbindungs/Sortierabschnitt 52; das Be
zugszeichen 64 bezeichnet ein Übertragungsfreigabesignal
aus dem Verbindungs/Verarbeitungsabschnittsübertragungs-
Steuerabschnitt 62 zu dem Verarbeitungsabschnitts-Steuerab
schnitt 60; das Bezugszeichen 65 bezeichnet einen BUSY-
(Beschäftigungs)-Merker aus dem Verbindungs/Sortierab
schnitt 52; und das Bezugszeichen 66 bezeichnet ein Warte
signal für den Verarbeitungsabschnitt 50. Andere Aufbauten
des fünften bevorzugten Ausführungsbeispiels sind zu denen
des ersten und zweiten bevorzugten Ausführungsbeispiels
identisch. Der Verarbeitungsabschnitts-Steuerabschnitt 60
und der Verbindungs/Verarbeitungsabschnittsübertragungs-
Steuerabschnitt 62 werden allgemein als eine Verarbeitungs
einheitsausgangssignal-Steuereinrichtung bezeichnet.
In Fig. 18 sind drei Verarbeitungseinheiten zum Zwecke
einer Erläuterung parallel angeordnet. Die Wirkungen des
fünften bevorzugten Ausführungsbeispiels hängen nicht von
der Anzahl von Verarbeitungseinheiten ab, die parallel an
geordnet sind.
Das Merkmal des fünften bevorzugten Ausführungsbei
spiels ist ein Isolationsverfahren zwischen dem Verarbei
tungsabschnitt 50 und dem Verbindungs/Sortierabschnitt 52.
In dem ersten bis vierten bevorzugten Ausführungsbeispiel
überträgt der Nachverarbeitungsabschnitt 5 die Ausgangsda
ten nach außen, aber die Wartezeit, die während der Aus
gangsdatenübertragung zu den externen Datenspeichern verur
sacht wird, wird nicht nur von dem Nachverarbeitungsab
schnitt 5 angepaßt. Die Verarbeitungseinheiten könnten ih
ren Betrieb vollständig stoppen, wenn sich der Verbin
dungs/Sortierabschnitt 52 in dem Wartezustand befindet. So
mit besteht ein Bedarf, daß der Verarbeitungsabschnitt 50
die Berechnung ausführt, wenn sich der Verbin
dungs/Sortierabschnitt 52 in dem Wartezustand befindet, es
sei denn daß der Verarbeitungsabschnitt 50 ein erstes Bild
verarbeitungsergebnis zu dem Verbindungs/Sortierabschnitt
52 ausgibt.
Zur Isolation zwischen dem externen Übertragungsbetrieb
aus dem Verbindungs/Sortierabschnitt 52 und dem Betrieb des
Verarbeitungsabschnitts 50 weist das fünfte bevorzugte Aus
führungsbeispiel den Verarbeitungsabschnitts-Steuerab
schnitt 60 und den Verbin
dungs/Verarbeitungsabschnittsübertragungs-Steuerabschnitt
62 auf, wobei eine Quittierung bzw. ein Handshake zwischen
ihnen stattfindet. Dies ermöglicht es, daß der Verarbei
tungsabschnitts-Steuerabschnitt 60 und der Verbin
dungs/Verarbeitungsabschnittsübertragungs-Steuerabschnitt
62 den Verarbeitungsabschnitt 50 in den Wartezustand ver
setzen, wenn der Verarbeitungsabschnitt 50 Ausgangssignale
51-1 bis 51-3 erzeugt, während der Verbindungs/Sortierab
schnitt 52 die Nachverarbeitung und Ausgangsdatenübertra
gung auf den vorhergehenden Ausgangssignalen 51-1 bis 51-3
ausführt, die von dem Verarbeitungsabschnitt 50 empfangen
werden. Die Anzahl von Verfahrensschritten, die in dem Ver
arbeitungsabschnitt 50 ausgeführt werden, ändert sich ab
hängig von den Verarbeitungsinhalten. In dem fünften bevor
zugten Ausführungsbeispiel sind die gleichen Steuerab
schnitte bei den Änderungen in der Anzahl von Verfahrens
schritten des Verarbeitungsabschnitts 50 anwendbar. Eine
Funktionsweise wird nachstehend beschrieben.
Da die Ausgangsdaten 51-1 bis 51-3 in dem Verarbei
tungsabschnitt 50 fertiggemacht werden, setzt der Verarbei
tungsabschnitts-Steuerabschnitt 60 das Übertragungsanforde
rungssignal 63 auf "1", um das Übertragungsanforderungssi
gnal 63 zu dem Verbin
dungs/Verarbeitungsabschnittsübertragungs-Steuerabschnitt
62 auszugeben. Der BUSY-Merker 65 wird auf "1" gesetzt,
wenn der Verbindungs/Sortierabschnitt 52 bei der Ausführung
ist. Der Verbindungs/Verarbeitungsabschnittsübertragungs-
Steuerabschnitt 62 tastet das Übertragungsanforderungssi
gnal 63 und den BUSY-Merker 65 aus dem Verbindungs/Sortier
abschnitt 52 ab. Wenn das Übertragungsanforderungssignal 63
auftritt und der BUSY-Merker "1" ist, verbleibt das Über
tragungsfreigabesignal 64 "0", und der Verarbeitungsab
schnitts-Steuerabschnitt 60 läßt das Übertragungsanforde
rungssignal 63 weiter auftreten und läßt das Wartesignal 66
an dem Verarbeitungsabschnitt 50 auftreten und gibt es dazu
aus, um die Verarbeitung des Verarbeitungsabschnitts 50
vorübergehend zu stoppen. Dann läßt der Verbin
dungs/Verarbeitungsabschnittsübertragungs-Steuerabschnitt
62 das Übertragungsfreigabesignal 64 auftreten, wenn die
Negation des BUSY-Merkers 65 (ein Beendigen der Verarbei
tung des Verbindungs/Sortierabschnitts 52) abgetastet wird.
Wenn das Übertragungsfreigabesignal 64 auftritt, negiert
der Verarbeitungsabschnitts-Steuerabschnitt 60 das Wartesi
gnal 66, um den Betrieb des Verarbeitungsabschnitts 50 er
neut zu starten, und negiert das Übertragungsanforderungs
signal 63. Nach einem Abtasten der Negation des Übertra
gungsanforderungssignals 63 negiert der Verbin
dungs/Verarbeitungsabschnittsübertragungs-Steuerabschnitt
62 das Übertragungsfreigabesignal 64. Ein solches Quittie
rungssystem sieht eine bildverarbeitende LSI-Schaltung vor,
die zu einer Bildverarbeitung in der Lage ist, die eine un
terschiedliche Anzahl von Verfahrensschritten beinhaltet.
Dies ermöglicht es, daß der Verbindungs/Sortierabschnitt 52
Die Wartezeit anpaßt, die während des externen Ausgebens
des Ausgangsdatensignals 54 verursacht wird, und verhin
dert, daß der Einfluß der Wartezeit auf die Verarbeitungs
einheiten ausgeübt wird, um eine Hochgeschwindigkeits-Bild
verarbeitung zu erzielen.
Nachstehend erfolgt die Beschreibung eines sechsten
Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 19 stellt einen charakteristischen Abschnitt 1-P2-
B der bildverarbeitenden LSI-Schaltung gemäß einem sechsten
Ausführungsbeispiel der vorliegenden Erfindung dar. Andere
Abschnitte des sechsten bevorzugten Ausführungsbeispiels
sind zu denen des ersten und zweiten bevorzugten Ausfüh
rungsbeispiels identisch.
In Fig. 19 bezeichnen die Bezugszeichen 70-1 und 70-2
erste bzw. zweite Datenspeicher; die Bezugszeichen 71-1 und
71-2 bezeichnen erste bzw. zweite Verarbeitungseinheiten;
das Bezugszeichen 72 bezeichnet einen Ablaufs-Steuerab
schnitt, der die ersten und zweiten Datenspeicher 70-1 und
70-2 und die ersten und zweiten Verarbeitungseinheiten 71-1
und 71-2 und dergleichen steuert; das Bezugszeichen 73-1
bezeichnet einen Datenbus (hier im weiteren Verlauf als
DI0- oder erster Datenbus bezeichnet), der die Daten
(externen Daten), die aus dem externen Speicher gelesen
werden, überträgt und zu dem ersten Datenspeicher 70-1 DMA-
überträgt; das Bezugszeichen 73-2 bezeichnet einen Datenbus
(hier im weiteren Verlauf als DI1- oder erster Datenbus be
zeichnet), der die externen Daten zu dem zweiten Datenspei
cher 70-2 überträgt; das Bezugszeichen 74 bezeichnet einen
Datenbus (hier im weiteren Verlauf als GDM- oder Rund
schreibdatenübertragungs-Datenbus bezeichnet), der die Da
ten eines ausgewählten der ersten und zweiten Datenspeicher
70-1 und 70-2 auf eine Rundschreibweise überträgt; das Be
zugszeichen 75 bezeichnet einen Datenbus (hier im weiteren
Verlauf als GID- oder Zwischendatenübertragungs-Datenbus
bezeichnet), der Zwischendaten (die zu einer Adresse des
Datenspeichers zu addieren und in dem Anweisungsspeicher 7
zu speichern sind) überträgt, die in einen Anweisungscode
einzufügen sind; das Bezugszeichen 76-1 bezeichnet einen
Datenbus (hier im weiteren Verlauf als GP0- oder zweiter
Datenbus bezeichnet), der die Ausgangsdaten aus der ersten
Verarbeitungseinheit 71-1 überträgt; das Bezugszeichen 76-2
bezeichnet einen Datenbus (hier im weiteren Verlauf als
GP1- oder zweiter Datenbus bezeichnet), der die Ausgangsda
ten aus der zweiten Verarbeitungseinheit 71-1 überträgt;
das Bezugszeichen 77-1 bezeichnet eine Datenübertragungs
einrichtung (dritter Datenbus), der die aus dem ersten Da
tenspeicher 70-1 gelesenen Daten zu der ersten Verarbei
tungseinheit 71-1 überträgt; das Bezugszeichen 77-2 be
zeichnet eine Datenübertragungseinrichtung (dritter Daten
bus), die die aus dem zweiten Datenspeicher 70-2 gelesenen
Daten zu der zweiten Verarbeitungseinheit 71-2 überträgt;
das Bezugszeichen 78-1 bezeichnet eine Datenübertragungs
einrichtung (vierter Datenbus), die die Daten aus der er
sten Verarbeitungseinheit 71-1 zu dem ersten Datenspeicher
70-1 überträgt; das Bezugszeichen 78-2 bezeichnet eine Da
tenübertragungseinrichtung (vierter Datenbus), die die Da
ten aus der zweiten Verarbeitungseinheit 71-2 zu dem zwei
ten Datenspeicher 70-2 überträgt; die Bezugszeichen 79-1
und 79-2 bezeichnen eine Datenübertragungseinrichtung
(fünfte Datenbusse) in einem anderen System, die die Daten,
die aus den ersten bzw. zweiten Datenspeichern 70-1 bzw.
70-2 gelesen werden, zu den ersten bzw. zweiten Verarbei
tungseinheiten 71-1 bzw. 71-2 übertragen; und die Bezugs
zeichen CL1 bis CL4 bezeichnen Signale, die die Dateneinga
be und -ausgabe steuern.
In dem sechsten bevorzugten Ausführungsbeispiel werden
externe Daten durch den DI0 73-1 und DI1 73-2 zu den ersten
bzw. zweiten Datenspeichern 70-1 bzw. 70-2 übertragen. Bei
einer Bildverarbeitung ist es die Lösung einer Wirksam
keitsverbesserung, eine Mehrzahl von Verarbeitungseinheiten
zum Ausführen einer großen Menge von Berechnungen anzuord
nen und Daten wirkungsvoll an die Mehrzahl von Verarbei
tungseinheiten anzulegen. Das sechste bevorzugte Ausfüh
rungsbeispiel weist die DI-Busse auf, welche in der Anzahl
gleich den ersten und zweiten Verarbeitungseinheiten 71-1
und 71-2 sind (in diesem Fall 2). Die zwei Busse sehen wäh
rend einer Übertragung eine größere Bandbreite als ein ge
teilter Bus vor.
Die ersten und zweiten Verarbeitungseinheiten 71-1 und
71-2, die parallel angeordnet sind, weisen jeweilige Lokal
speicher auf, das heißt, den ersten bzw. zweiten Datenspei
cher 70-1 bzw. 70-2. Ein wichtiges Problem dieser Struktur
besteht darin, wie die Daten zwischen den Verarbeitungsein
heiten geteilt werden. Um dieses Problem zu lösen, verwen
det das sechste bevorzugte Ausführungsbeispiel den GDM-Bus
74, der die Daten, die aus dem ersten und zweiten Daten
speichern 70-1 und 70-2 gelesen werden, selektiv überträgt.
Die sogenannte Rundschreib-Datenübertragung wird mittels
eines Verwendens des GDM-Busses 74 ausgeführt.
Das Rundschreib-Datenübertragungssystem ist ein Daten
übertragungssystem, bei welchem ein einziger Datenwert von
allen Verarbeitungseinheiten abgerufen wird. Der Datenwert,
der zwischen allen Verarbeitungseinheiten geteilt wird,
wird als die Rundschreibdaten bezeichnet.
Eines der Merkmale des sechsten bevorzugten Ausfüh
rungsbeispiels ist das, daß die Rundschreibdaten lediglich
von den ersten und zweiten Datenspeichern 70-1 und 70-2 an
gelegt werden. Es wird sichergestellt, daß die externen Da
ten in den ersten und zweiten Datenspeichern 70-1 und 70-2
gespeichert werden, und die Berechnungsergebnisse der er
sten und zweiten Verarbeitungseinheiten 71-1 und 71-2 wer
den durch die Datenübertragungseinrichtung 78-1 bzw. 78-2
ebenso in den ersten bzw. zweiten Datenspeichern 70-1 bzw.
70-2 gespeichert. Somit ist es am wirkungsvollsten, die
Funktion (den GDM-Bus 74) eines Rundschreibübertragens der
Daten, die aus dem ersten und zweiten Datenspeicher 70-1
und 70-2 gelesen werden, vorzusehen. Die Rundschreibüber
tragung benötigt lediglich ein einzigen Datenwert zu einem
Zeitpunkt.
Das sechste bevorzugte Ausführungsbeispiel weist des
weiteren den GID-Bus 75 auf, der die Zwischendaten über
trägt. Der Bus 75 ist für eine Berechnung wichtig, die die
Zwischendaten in dem Anweisungscode verwendet. Dies ermög
licht die Berechnung zwischen den Daten auf dem GID 75 und
den Daten auf dem GDM 74. Diese Funktionsweise wird für ei
ne Dateninitialisierung von Datenregistern in den ersten
und zweiten Verarbeitungseinheiten 71-1 und 71-2 benötigt
und die Datenbusstruktur des sechsten bevorzugten Ausfüh
rungsbeispiels ist zu einer solchen Verarbeitung in der La
ge.
Nachstehend erfolgt die Beschreibung eines siebten Aus
führungsbeispiels der vorliegenden Erfindung.
Fig. 20 stellt einen charakteristischen Abschnitt 1-P2-
C der bildverarbeitenden LSI-Schaltung gemäß einem siebten
Ausführungsbeispiel der vorliegenden Erfindung dar. In Fig.
20 bezeichnen die Bezugszeichen 70-1 und 70-2 erste bzw.
zweite Datenspeicher 71-1 bzw. 71-2; die Bezugszeichen 71-1
und 71-2 bezeichnen erste bzw. zweite Verarbeitungseinhei
ten; das Bezugszeichen 73-1 bezeichnet einen Datenbus (hier
im weiteren Verlauf als DI0 bezeichnet), der die externen
Daten zu den ersten Datenspeicher 70-1 überträgt; das Be
zugszeichen 73-2 bezeichnet einen Datenbus (hier im weite
ren Verlauf als DI1 bezeichnet), der die externen Daten zu
dem zweiten Datenspeicher 70-2 überträgt; das Bezugszeichen
74 bezeichnet einen Datenbus (hier im weiteren Verlauf als
GDM bezeichnet), der die Daten eines ausgewählten der er
sten und zweiten Datenspeicher 70-1 und 70-2 überträgt; das
Bezugszeichen 75 bezeichnet einen Datenbus (hier im weite
ren Verlauf als GID bezeichnet), der die Zwischendaten
überträgt, die in einen Anweisungscode zu geben sind; das
Bezugszeichen 76-1 bezeichnet einen Datenbus (hier im wei
teren Verlauf als GP0 bezeichnet), der die Ausgangsdaten
aus der ersten Verarbeitungseinheit 71-1 überträgt; das Be
zugszeichen 76-2 bezeichnet einen Datenbus (hier im weite
ren Verlauf als GP1 bezeichnet), der die Ausgangsdaten aus
der zweiten Verarbeitungseinheit 71-2 überträgt; die Be
zugszeichen 95-1 und 96-1 bezeichnen Datenübertragungsein
richtungen (dritte und fünfte Datenbusse), die die aus dem
ersten Datenspeicher 70-1 gelesenen Daten zu der ersten
Verarbeitungseinheit 71-1 übertragen; die Bezugszeichen 95-
2 und 96-2 bezeichnen Datenübertragungseinrichtungen
(dritte und fünfte Datenbusse), die die aus dem zweiten Da
tenspeicher 70-2 gelesenen Daten zu der zweiten Verarbei
tungseinheit 71-2 übertragen; das Bezugszeichen 78-1 be
zeichnet eine Datenübertragungseinrichtung (vierter Daten
bus), die die Daten aus der ersten Verarbeitungseinheit 71-
1 zu dem ersten Datenspeicher 70-1 überträgt; das Bezugs
zeichen 78-2 bezeichnet eine Datenübertragungseinrichtung
(vierter Datenbus), die die Daten aus der zweiten Verarbei
tungseinheit 71-2 zu dem zweiten Datenspeicher 70-2 über
trägt; die Bezugszeichen 90-1 und 90-2 bezeichnen Datenaus
wahlschaltungen (Verarbeitungseinheitseingangssignal-Aus
wahleinrichtungen), die einen einzigen Datenwert aus den
zwei Datenbussen 76-1 und 76-2 auswählen; das Bezugszeichen
93 bezeichnet ein Auswahlsignal
(Verarbeitungseinheitseingangssignal-Auswahlsignal), das
den Datenauswahleinrichtungen 90-1 und 90-2 gemeinsam ist;
das Bezugszeichen 94-1 bezeichnet Ausgangsdaten aus der Da
tenauswahlschaltung 90-1; und das Bezugszeichen 94-2 be
zeichnet Ausgangsdaten aus der Datenauswahlschaltung 90-2.
Bei einer Bildverarbeitung halten alle Datenspeicher
70-1 und 70-2 häufig Einrasterdaten. Für eine parallele
Verarbeitung, die eine Bildinformation für eine Mehrzahl
von Rastern in einer Mehrzahl von Verarbeitungseinheiten
benötigt, besteht ein Bedarf nach einer Datenübertragungs
einrichtung, welche Daten gleichzeitig austauschen kann.
Diese Funktionsweise ist von der Eigenschaft her unter
schiedlich zu dem Rundschreiben der gleichen Daten. Wenn
der Datenaustausch eine Anzahl von Taktzyklen benötigt,
geht die Stetigkeit einer Verarbeitung in den ersten und
zweiten Verarbeitungseinheiten 71-1 und 71-2 verloren und
der Verarbeitungswirkungsgrad wird verringert. Gemäß der
vorliegenden Erfindung ermöglicht das Vorsehen des GP0 76-1
und GP1 76-2, die als die Datenbusse zum Übertragen der Be
rechnungsergebnisse Seite-an-Seite aus der Einrichtung 78-1
und 78-2 zum Übertragen der Verarbeitungsergebnisse zu den
lokalen Datenspeichern dienen, eine gleichzeitige Datenver
schiebung zwischen den Verarbeitungseinheiten.
Das Merkmal des siebten Ausführungsbeispiels ist eine
Eingangsdatenänderung der ersten und zweiten Verarbeitungs
einheiten 71-1 und 71-2. Die Daten, die in die erste Verar
beitungseinheit 71-1 eingegeben werden, sind die Daten auf
dem GID-Bus 75, die Rundschreibdaten auf dem GDM-Bus 74,
die aus dem ersten Datenspeicher 70-1 gelesenen Daten 95-1
und 96-1, und die Daten 94-1, das heißt, die Daten auf ei
nem der Ausgangsbusse GP0 76-1 und GP1 76-2 der ersten und
zweiten Verarbeitungseinheiten 71-1 und 71-2, welcher als
Reaktion auf ein Datenauswahlsignal 93-1 von der Datenaus
wahlschaltung 90-1 ausgewählt worden ist. Alle Verarbei
tungseinheiten weisen ähnliche Dateneingänge auf. Das
heißt, die Daten, die in die zweite Verarbeitungseinheit
71-2 eingegeben werden, sind die Zwischendaten aus dem GID-
Bus 75, die Rundschreibdaten aus dem GDM-Bus 74, die aus
dem zweiten Datenspeicher 70-2 gelesenen Daten 95-2 und 96-
2 und die Daten 94-2, das heißt die Daten auf einem der
Ausgangsbusse GP0 76-1 und GP1 76-2 der ersten und zweiten
Verarbeitungseinheiten 71-1 und 71-2, welcher als Reaktion
auf ein Datenauswahlsignal 93-2 von der Datenauswahlschal
tung 90-2 ausgewählt worden ist. Ein solcher Aufbau sieht
Datenübertragungsfunktionen vor, die nachstehend beschrie
ben werden.
Eine der Datenübertragungsfunktionen ist die Rund
schreib-Datenübertragung von Daten, die in jedem Datenspei
cher gespeichert sind. Eine andere Datenübertragungsfunk
tion ist eine selektive Übertragung
(Datenverschiebeübertragung) jedes Berechnungsausgangssi
gnals.
Die Datenverschiebeübertragung ist eine solche Verar
beitung, bei der alle Verarbeitungseinheiten (in dem Fall
von vier Verarbeitungseinheiten, die parallel angeordnet
sind) die Ausgangsdaten aus drei naheliegenden Verarbei
tungseinheiten auf der rechten Seite auswählen, wenn es N
Verarbeitungseinheiten und N Datenspeicher gibt.
Die erste Verarbeitungseinheit 71-1 der vorliegenden
Erfindung empfängt die folgenden Daten: die Daten auf dem
GID-Bus 75, die Daten auf dem GDM-Bus (für eine Rund
schreibfunktion), die Daten aus dem ersten Datenspeicher
70-1 gelesenen Daten 95-1 und 96-1 und die Daten 94-1 (für
eine Datenverschiebefunktion), die von der Datenauswahl
schaltung 90-1 aus den Daten auf den Datenbussen GP0 und
GP1 ausgewählt werden. Die zweite Verarbeitungseinheit 71-2
empfängt Daten, die den Daten entsprechen, die in die erste
Verarbeitungseinheit 71-1 eingegeben werden. Die Wirkung
der vorliegenden Erfindung besteht darin, die Berechnung
mittels einer willkürlichen Kombination dieser Daten zu er
zielen.
Das siebte bevorzugte Ausführungsbeispiel beinhaltet
zwei Daten 95-1 und 96-1, die aus dem ersten Datenspeicher
70-1 gelesen werden, kann aber abhängig von der Struktur
des Datenspeichers einen einzigen daraus gelesenen Daten
wert beinhalten. Die zwei Datenspeicher, zwei Verarbei
tungseinheiten, zwei DI-Busse und zwei GP-Busse sind in dem
siebten bevorzugten Ausführungsbeispiel vorgesehen. Jedoch
ist die Anzahl von diesen Elementen nicht auf zwei begrenzt
und kann M ( 2) sein, welches allgemein ist und ähnliche
Wirkungen vorsieht. Ein solches Beispiel ist in einer Abän
derung des siebten bevorzugten Ausführungsbeispiels be
schrieben.
Nachstehend erfolgt die Beschreibung einer Abänderung
des siebten bevorzugten Ausführungsbeispiels.
Fig. 22 stellt eine Abänderung von Fig. 20 dar, welche
vier Datenspeicher (DMs), vier Verarbeitungseinheiten, vier
zweite Datenbusse (erste Bildverarbeitungsergebnisübertra
gungs-Datenbusse) und vier Datenauswahlschaltungen (M = 4)
aufweist. Wenn das Auswahlsignal 93 zum Beispiel die näch
ste Verarbeitungseinheit auswählt, jedoch eine auf der
rechten Seite, legen die Datenauswahlschaltungen 90-1, 90-
2, 90-3 und 90-4 die Daten auf den Datenbussen 76-3, 76-4,
76-1 bzw. 76-2 an die entsprechenden Verarbeitungseinheiten
an.
Bei der Abänderung kann jede Verarbeitungseinheit 1-1
bis 1-4 die Ausgangsdaten empfangen, die willkürlich aus
den Ausgangsdaten der anderen drei Verarbeitungseinheiten
als eines seiner Eingangssignale ausgewählt werden.
Nachstehend erfolgt die Beschreibung eines achten be
vorzugten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 21 zeigt ein Blockschaltbild eines charakteristi
schen Abschnitts 1-P2-D gemäß einem achten bevorzugten Aus
führungsbeispiel der vorliegenden Erfindung. In Fig. 21 be
zeichnen die Bezugszeichen 70-1 und 70-2 erste bzw. zweite
Datenspeicher; die Bezugszeichen 71-1 und 71-2 bezeichnen
erste bzw. zweite Verarbeitungseinheiten; das Bezugszeichen
73-1 bezeichnet einen Datenbus (hier im weiteren Verlauf
als DI0 bezeichnet), der die externen Daten zu dem ersten
Datenspeicher 70-1 überträgt; das Bezugszeichen 73-2 be
zeichnet einen Datenbus (hier im weiteren Verlauf als DI1
bezeichnet), der die externen Daten zu dem zweiten Daten
speicher 70-2 überträgt; das Bezugszeichen 74 bezeichnet
einen Datenbus (hier im weiteren Verlauf als GDM bezeich
net), der die Daten eines ausgewählten der ersten und zwei
ten Datenspeicher 70-1 und 70-2 überträgt; das Bezugszei
chen 75 bezeichnet einen Datenbus (hier im weiteren Verlauf
als GID bezeichnet), der die Zwischendaten, die in einen
Anweisungscode zu geben sind, überträgt; das Bezugszeichen
76-1 bezeichnet einen Datenbus (hier im weiteren Verlauf
als GP0 bezeichnet), der die Ausgangsdaten aus der ersten
Verarbeitungseinheit 71-1 überträgt; das Bezugszeichen 76-2
bezeichnet einen Datenbus (hier im weiteren Verlauf als GP1
bezeichnet), der die Ausgangsdaten aus der zweiten Verar
beitungseinheit 71-2 überträgt; das Bezugszeichen 77-1 be
zeichnet eine Datenübertragungseinrichtung, die die aus dem
ersten Datenspeicher 70-1 gelesenen Daten zu der ersten
Verarbeitungseinheit 71-1 überträgt; das Bezugszeichen 77-2
bezeichnet eine Datenübertragungseinrichtung, die die aus
dem zweiten Datenspeicher 70-2 gelesenen Daten zu der zwei
ten Verarbeitungseinheit 71-2 überträgt; das Bezugszeichen
78-1 bezeichnet eine Datenübertragungseinrichtung, die die
Daten aus der ersten Verarbeitungseinheit 71-1 zu dem er
sten Datenspeicher 70-1 überträgt; das Bezugszeichen 78-2
bezeichnet eine Datenübertragungseinrichtung, die die Daten
aus der zweiten Verarbeitungseinheit 71-2 zu dem zweiten
Datenspeicher 70-2 überträgt; das Bezugszeichen 120 be
zeichnet einen Ablaufs-Steuerabschnitt; das Bezugszeichen
130 bezeichnet eine Steuerschaltung (DMA-Übertragungs-Steu
erabschnitt, Adressen-Erzeugungsabschnitt und dergleichen),
die die Funktion von Abschnitten des Ablaufs-Steuerab
schnitts 120 zum Steuern der bildverarbeitenden LSI-Schal
tung und andere Steuerfunktionen aufweist; das Bezugszei
chen 131 bezeichnet eine Datenauswahlschaltung
(Steuerregister-Auswahlschaltung), die den GID-Bus 75 oder
GDM-Bus 74 auswählt; das Bezugszeichen 132 bezeichnet ein
Steuerregister; das Bezugszeichen 133 bezeichnet eine
Schaltung für eine Signalerzeugung auf der Grundlage der
Daten des Steuerregisters 132; das Bezugszeichen 134 be
zeichnet ein Auswahlsignal, das aus dem Ablaufs-Steuerab
schnitt 120 an die Datenauswahlschaltung 131 angelegt wird;
und das Bezugszeichen 135 bezeichnet Ausgangsdaten aus der
Datenauswahlschaltung 131, die an das Steuerregister 132
angelegt werden.
Die technischen Ideen des achten bevorzugten Ausfüh
rungsbeispiels werden nachstehend beschrieben. Es wird ein
Adressieren der Datenspeicher mittels eines Verwendens der
Berechnungsergebnisse der Verarbeitungseinheiten (ein
Schreiben in das Steuerregister 132 mit den Ausgangssigna
len aus den Verarbeitungseinheiten) betrachtet. Dieses Ziel
kann mittels eines Verbindens der Datenbusse 76-1 und 76-2
an das Steuerregister 132 erzielt werden. Jedoch benötigt
dieses Verfahren die Verbindung der Datenbusse 76-1 und 76-
2 mit der Datenauswahlschaltung 131, was eine erhöhte Länge
der Verbindungsleitungen verursacht, was zu einer erhöhten
Fläche des LSI-Chips und erhöhten Parasitärkapazitäten
führt.
Um das Problem zu lösen und das zuvor erwähnte Ziel zu
erzielen, werden in dem achten bevorzugten Ausführungsbei
spiel die Berechnungsergebnisse aus den Verarbeitungsein
heiten durch die Datenspeicher zu dem Rundschreibbus 74
übertragen. Auf diese Weise verwendet das achte bevorzugte
Ausführungsbeispiel den GDM-Bus 74 fest für eine Rund
schreibübertragung.
Die Funktionsweise des achten bevorzugten Ausführungs
beispiels, bei dem die Steuerschaltung 130 als ein DMA-
Übertragungs-Steuerabschnitt dient, wird nachstehend be
schrieben.
Es besteht eine Notwendigkeit, die Bilddaten aus dem
externen Speicher zu dem ersten und zweiten Datenspeichern
70-1 und 70-2 in der bildverarbeitenden LSI-Schaltung zu
übertragen. Das Ausführen der Übertragung nicht mittels An
weisungen ist wirkungsvoll für ein Beschleunigen der Verar
beitung, ein Verringern der Anzahl von Anweisungsschritten
und ein Verringern der Anweisungsspeicherkapazitäten und
ist oft verwendet worden. Es ist technisch wohlbekannt, daß
eine zweidimensionale Adressierungsfunktion für ein behan
deln von Bilddaten wichtig ist, da bedeutsame räumliche
Bilddaten aus den Bilddaten extrahiert werden müssen, wel
che eine zweidimensionale Information sind. Es wird ange
nommen, daß das Steuerregister 132 eine Übertragungs-Start
adresse für die externen Datenspeicher (M1 bis M3) während
der DMA-Übertragung speichert. Die benötigten zweidimensio
nalen Adressen werden mittels der Logik 133 und anderen Re
gistern, die nicht gezeigt sind, erzeugt. Um ein Extrahie
ren eines zweidimensionalen Bildes nach einem Beendingen
einer Extraktion des vorhergehenden zweidimensionalen Bil
des zu starten, ist es notwendig, die Übertragungs-Start
adresse für die externen Datenspeicher (M1 bis M3) erneut
in dem Steuerregister 132 zu bilden. Die nächste Start
adresse wird aus der vorhergehenden Startadresse berechnet
oder ist mittels einer Anweisung gegeben. Im allgemeinen
wird diese Berechnung von den Verarbeitungseinheiten durch
geführt. Dies erfordert das Vorsehen der Datenübertragungs
einrichtung, die die Berechnungsergebnisse der ersten und
zweiten Verarbeitungseinheiten 71-1 und 71-2 zu dem Steuer
register 132 und der Einrichtung überträgt, die die Zwi
schendaten in die Anweisung überträgt. Bei der herkömmli
chen bildverarbeitenden LSI-Schaltung, die eine einzige
Verarbeitungseinheit beinhaltet, wird lediglich die Verbin
dung des Ausgangs von der Verarbeitungseinheit zu dem Ein
gang des Steuerregisters benötigt. Die bildverarbeitende
LSI-Schaltung der vorliegenden Erfindung, die die Verarbei
tungseinheiten aufweist, die parallel angeordnet sind
(SIMD-Typ), benötigt jedoch die Einrichtung für ein selek
tives Übertragen der Ausgangssignale aus jeder Verarbei
tungseinheit zu dem Steuerregister 132. Ein lediglich ein
faches Anlegen der Ausgangsdaten aus allen Verarbeitungs
einheiten an das Steuerregister 132 führt zu Datenleitungen
einer Vielzahl von Bits in der bildverarbeitenden LSI-
Schaltung, wie es zuvor beschrieben worden ist, was auf
grund der Erhöhungen der Verdrahtungsfläche und Verdrah
tungslastkapazitäten zu einer verringerten Betriebsge
schwindigkeit und einem erhöhten Energieverbrauch (mit Ka
pazitätsladung und -entladung) führt.
Die vorliegende Erfindung verwendet den GDM-Bus 74, der
die aus einem ersten und zweiten Datenspeicher 70-1 und 70-
2 gelesenen Daten selektiv zu der entsprechenden Verarbei
tungseinheit 71-1 bzw. 71-2 überträgt. Das Berechnungser
gebnis der ersten oder zweiten Verarbeitungseinheit 71-1
oder 71-2 wird einmal in dem ersten oder zweiten Datenspei
cher 70-1 oder 70-2 gespeichert, gelesen, wenn es benötigt
wird, und durch den GDM-Bus 74 an das Steuerregister 132
angelegt.
Es ist ebenso erforderlich, daß der GID-Bus 75, der die
Zwischendaten überträgt, an das Steuerregister 132 ange
schlossen ist. Somit ist das Steuerregister 132 so aufge
baut, daß es Daten durch die Datenauswahlschaltung 131 emp
fängt. Die Datenauswahlschaltung 131 schaltet als Reaktion
auf das Auswahlsignal 134 die Verbindung zwischen dem GDM-
Bus 74 und dem GID-Bus 75 um.
Eine solche Anordnung ermöglicht einen einzigen Bus zum
Übertragen der Berechnungsergebnisdaten (GDM-Bus 74), was
die Chipfläche und die Parasitärkapazitäten verringert, oh
ne eine Datenübertragungsflexibilität zu verringern. Da die
Datenübertragung aus den ersten und zweiten Datenspeichern
70-1 und 70-2 freigegeben ist, können Daten, die an jeder
Adresse in den ersten und zweiten Datenspeichern 70-1 und
70-2, die vorhergehend einen Setzwert für das Steuerregi
ster 102 gespeichert haben, gespeichert sind, mit dem glei
chen Aufbau zu dem Steuerregister 132 übertragen werden.
Die ersten bis achten bevorzugten Ausführungsbeispiele
weisen die nachstehend beschriebenen Wirkungen auf.
Das erste bevorzugte Ausführungsbeispiel weist Verar
beitungseinheiten des SIMD-Typs, die Datenspeicher, den
Adressengenerator; den DMA-Übertragungs-Steuerabschnitt,
den Verbindungs/Sortierabschnitt
(Nachverarbeitungsabschnitt) die Externschnittstelle für
die externen Datenspeicher, den Anweisungsspeicher, den Ab
laufs-Steuerabschnitt und den PLL auf, wodurch die Vorver
arbeitung, Eigenschaftsextraktion und Gleichheitsprüfung
der Bildverarbeitung bei hohen Geschwindigkeiten durchge
führt werden, die bei systemspezifischen Änderungen auf
grund von Programmänderungen anwendbar sind und die Zeit
für eine Systementwicklung stark verringern. Die Verarbei
tungseinheiten des SIMD-Typs, welche programmierbar sind,
ermöglichen eine bedingte Verzweigung.
Die externen Eingangsdaten werden lediglich mittels ei
ner DMA-Übertragung in die Datenspeicher 2-1 bis 2-3 einge
geben. Der DMA-Übertragungs-Steuerabschnitt 4 erzeugt die
Schreibadresse, welche des weiteren durch den Adressbus 27
an die ersten bis dritten Datenspeicher 2-1 bis 2-3 ange
legt wird. Da die Verarbeitung der externen Daten mittels
eines Lesens von Daten, die in den ersten bis dritten Da
tenspeichern 1-1 bis 1-3 gespeichert sind, ausgeführt wird,
sind die interne Berechnung und externe Datenübertragung
vollständig getrennt. Dies schafft die bildverarbeitende
LSI-Schaltung, bei welcher die externe Übertragung, wenn
sich diese bei niedrigen Geschwindigkeiten befindet, die
interne Hochgeschwindigkeitsberechnung nicht beeinflußt.
Der Adressengenerator 3 erzeugt die Adresse 29 zum Lesen
von Daten aus den ersten bis dritten Datenspeichern 2-1 bis
2-3 unter der Steuerung des Ablaufs-Steuerabschnitts 8.
Außerdem sieht das erste bevorzugte Ausführungsbeispiel
eine Hochgeschwindigkeitsbildverarbeitung vor, da die Da
teneingabe in die Verarbeitungseinheiten und die externe
Übertragung getrennt sind und die externe Datenübertragung
durch den Nachverarbeitungsabschnitt 5
(Verbindungs/Sortierabschnitt) durchgeführt wird, bei wel
chem Berechnungsbelastungen niedrig sind, und der Wartezu
stand beeinflußt den Verarbeitungsdurchsatz nicht stark.
Das erste bevorzugte Ausführungsbeispiel ist darauf gerich
tet, daß weniger externe Datenstifte des Ausgabeportab
schnitts als bei der Struktur benötigt werden, bei welcher
die Verarbeitungseinheits-Ausgangssignale direkt nach außen
übertragen werden. Dies trägt zu einer Verringerung der
Fläche und des Energieverbrauchs der bildverarbeitenden
LSI-Schaltung bei.
Das sechste bevorzugte Ausführungsbeispiel weist den
GDM-Bus 74 auf, welcher einer der Datenbusse zum selektiven
Übertragen der aus den Datenspeichern 70-1 und 70-2 gelese
nen Daten ist. Die Rundschreib-Datenübertragung wird mit
tels eines Verwendens des GDM-Busses 74 ausgeführt. Eines
der Merkmale des sechsten bevorzugten Ausführungsbeispiels
ist es, daß die Rundschreibdaten lediglich aus den ersten
und zweiten Datenspeichern 70-1 und 70-2 angelegt werden.
Es wird sichergestellt, daß die externen Daten in den er
sten und zweiten Datenspeichern 70-1 und 70-2 gespeichert
werden und die Berechnungsergebnisse werden durch die Da
tenübertragungseinrichtungen 78-1 und 78-2 in den Daten
speichern 70-1 und 70-2 gespeichert. Das Vorsehen der Rund
schreibfunktion (GDM-Bus 74) der aus den ersten und zweiten
Datenspeichern 70-1 und 70-2 gelesenen Daten ist am wir
kungsvollsten. Ein einziger Datenwert sollte für eine Rund
schreibübertragung zu einem Zeitpunkt verwendet werden. Bei
einer Bildverarbeitung speichern alle Datenspeicher 70-1
und 70-2 häufig Einrasterdaten. Für eine parallele Verar
beitung der Berechnungen, die eine Bildinformation für eine
Vielzahl von Rastern in einer Vielzahl von Verarbeitungs
einheiten benötigen, besteht eine Notwendigkeit nach einer
Datenübertragungseinrichtung, welche Daten gleichzeitig
austauschen kann. Diese Funktionsweise ist von der Eigen
schaft her unterschiedlich zu dem Rundschreiben der glei
chen Daten. Wenn der Datenaustausch eine Anzahl von Taktzy
klen benötigt, geht die Stetigkeit einer Verarbeitung in
den ersten und zweiten Verarbeitungseinheiten verloren und
der Verarbeitungswirkungsgrad wird verringert. Um das Ver
fahren des sechsten bevorzugten Ausführungsbeispiels zu
verbessern, weist das siebte bevorzugte Ausführungsbeispiel
den GP0 76-1 und GP1 76-2, die als die Datenbusse für eine
Berechnungsergebnisübertragung Seite-an-Seite aus den Ein
richtungen 78-1 und 78-2 zum Übertragen der Verarbeitungs
ergebnisse zu den lokalen Datenspeichern, und den GID-Bus
75 für eine Datenübertragung auf. Der Bus 75 ist für eine
Berechnung wichtig, die Konstantwertdaten in dem Anwei
sungscode verwendet. Dies ermöglicht eine Berechnung zwi
schen den Daten auf dem GID-Bus 75 und den Daten auf dem
GDM-Bus 74.
Bei dem siebten bevorzugten Ausführungsbeispiel emp
fängt die Verarbeitungseinheit 71-1 (71-2) die Daten auf
dem GID-Bus 75, die Daten auf dem GDM-Bus 74 und die Daten
94-1 (94-2), die als Reaktion auf das Datenauswahlsignal
93-1 (93-2) mittels eines Auswählens von einem der Aus
gangsbusse GP0 76-1 und GP1 76-2 der Verarbeitungseinheiten
71-1 und 71-2 mittels der Datenauswahleinrichtung 90-2 er
zielt werden, unabhängig von den Daten auf der Datenüber
tragungseinrichtung, die aus dem Datenspeicher gelesen wer
den. Dieser Aufbau sieht die Datenübertragungsfunktionen,
die nachstehend beschrieben werden, vor.
Eine der Funktionen ist die Rundschreib-Datenübertra
gung der Daten, die in jedem Datenspeicher gespeichert
sind. Die andere ist das selektive Übertragen
(Datenverschiebeübertragung) jedes Berechnungsausgangssi
gnals.
Des weiteren beinhaltet der I/O-Port (externer Daten
port) der bildverarbeitenden LSI-Schaltung in den jeweili
gen bevorzugten Ausführungsschaltungen die Datenports (DI-
Ports), die Daten in den n-ten Datenspeicher (n 2)
schreiben; die Datenports (DO-Ports), die eine halbe Menge
der Ausgangsdaten aus den n Verarbeitungseinheiten zu einem
Zeitpunkt selektiv nach außerhalb der bildverarbeitenden
LSI-Schaltung übertragen; den Datenport (LINK-Port, welcher
in dem ersten bevorzugten Ausführungsbeispiel nicht vorhan
den ist), der die Zwischenverarbeitungsdaten für eine Ver
wendung in der Mehrprozessoren-Struktur überträgt; und den
Datenport (den IMO-Port), der die rasterabgetasteten Bild
daten, die in der bildverarbeitenden LSI-Schaltung um die
erwünschten Taktzyklen verzögert werden, nach außerhalb der
bildverarbeitenden LSI-Schaltung überträgt. Dies schafft
ein Anlegen der Daten mit einer hohen Geschwindigkeit an
die Verarbeitungseinheiten des SIMD-Typs, die in der bild
verarbeitenden LSI-Schaltung parallel angeordnet sind. Die
gleichzeitige Übertragung von Daten der Anzahl, welche
gleich der Anzahl der Hälfte von Verarbeitungseinheiten
ist, kann die Anzahl von externen Datenstiften und einen
Energieverbrauch in dem Ausgangstreiber-Schaltungsabschnitt
verringern. Wie es zuvor erwähnt worden ist, benötigen ei
nige Arten einer Bildverarbeitung die Verfahrensschritte
bei der Nachverarbeitung, welche weniger als die Verfah
rensschritte in den Verarbeitungseinheiten sind. Anders
ausgedrückt, es besteht eine zeitliche Erlaubnis, die Nach
verarbeitungsergebnisse auszugeben. Die Anzahl von Nachver
arbeitungsausgängen, die parallel angeordnet sind, ist häu
fig niedriger als der Grad einer Parallelität der Ausgänge
der Verarbeitungseinheiten. Eine Erhöhung der Anzahl von
externen Stiften erhöht die Summe der externen Parasitärka
pazitäten, die dazu getrieben werden, daß sie den Energie
verbrauch der bildverarbeitenden LSI-Schaltung erhöhen. Die
gemeinsame Wirkung der jeweiligen bevorzugten Ausführungs
beispiele ist die Verringerung der Anzahl von externen
Stiften ohne ein Verringern der Verarbeitungswirksamkeit
der bildverarbeitenden LSI-Schaltung.
Bei dem achten bevorzugten Ausführungsbeispiel sind der
Datenbus 74 (GDM-Bus), der die Daten aus einem ausgewählten
der ersten und zweiten Datenspeicher 70-1 und 70-2 über
trägt, und der Datenbus 75 (GID-Bus), der die Zwischendaten
in den Anweisungscode überträgt, durch die Datenauswahlein
richtung 131, die entweder den GID-Bus 75 oder den GDM-Bus
74 auswählt, an das Steuerregister 132 angeschlossen. So
wohl die Zwischendaten als auch die Daten, welche die Ver
arbeitungseinheitsergebnisse sind, die vorhergehend in den
Datenspeichern gespeichert worden sind, werden zu dem Steu
erregister 132 übertragen, was eine hohe Flexibilität er
zeugt. Des weiteren verhindert die Verwendung eines Rund
schreibfunktions-Busses 74 für diese Übertragung, daß Da
tenleitungen einer Vielzahl von Bits in der bildverarbei
tenden LSI-Schaltung verdrahtet werden, wodurch eine Erhö
hung der Verdrahtungsfläche vermieden wird, die die Be
triebsgeschwindigkeit aufgrund der Erhöhung einer Verdrah
tungslastkapazität und einer Erhöhung des Energieverbrauchs
(aufgrund einer Kapazitätsladung und -entladung) verrin
gert.
Nachstehend erfolgt eine ergänzende Beschreibung.
Die Fig. 24 bis 29 stellen eine allgemeine interne
Struktur einer bildverarbeitenden LSI-Schaltung 1 als einen
Verweis dar. In den Fig. 24 bis 29 bezeichnet "DMAC" den
DMA-Übertragungs-Steuerabschnitt; "AGU" bezeichnet den
Adressen-Erzeugungsabschnitt; "Ablaufscontroller" bezeich
net den Ablaufs-Steuerabschnitt; "WCS" bezeichnet den An
weisungsspeicher, "PU" bezeichnet die Verarbeitungseinhei
ten; und "DM" bezeichnet die Datenspeicher. Fig. 30 stellt
eine interne Struktur der PU0 (erste Verarbeitungseinheit)
in einem vergrößertem Maßstab dar. Andere Verarbeitungsein
heiten (PU1 bis PU7) sind im Aufbau ähnlich zu der PU0.
Fig. 31 zeigt ein Blockschaltbild, das die interne
Struktur des DMA-Übertragungs-Steuerabschnitts 4 darstellt.
In Fig. 31 bezeichnet das Bezugszeichen 401 einen DMA-Steu
erabschnitt; das Bezugszeichen 402 bezeichnet einen Ab
schnitt zum Erzeugen des Schreibadressensignals 27 (Fig. 5)
für Datenspeicher; und das Bezugszeichen 403 bezeichnet ei
nen Abschnitt zum Erzeugen des Leseadressensignals 28 (Fig.
3) für die externen Datenspeicher.
Die Fig. 32, 33 und 34 stellen den DM-Schreibadres
sengenerator 402, den Externdatenspeicherleseadressen-Gene
rator 403 bzw. den DMA-Steuerabschnitt 401 in Fig. 31 im
Detail dar. Fig. 35 stellt die Symbole, Namen und Funktio
nen der jeweiligen Abschnitte in den Fig. 32 bis 34 dar.
Fig. 36 stellt eine Bitzuweisung in einem DMA-Steuerregi
ster (DMCR) 419 dar.
Die Fig. 37 und 38 stellen die interne Struktur der
Verbindungs/Sortierabschnitte 5, 5a als einen Verweis dar.
In den Fig. 37 und 38 bezeichnet das Bezugszeichen 501
ein Steuerregister; das Bezugszeichen 502 bezeichnet ein
Verbindungseingangsabschnitts-Steuersignal; das Bezugszei
chen 503 bezeichnet ein Codeauswahlsignal; das Bezugszei
chen 504 bezeichnet ein Verbindungsausgangsabschnitts-Steu
ersignal; das Bezugszeichen 505 bezeichnet einen Verbin
dungseingangsabschnitt; und das Bezugszeichen 506 bezeich
net einen Verbindungsausgangsabschnitt. Fig. 39 stellt die
Symbole, Namen und Funktionen der jeweiligen Abschnitte des
Steuerrregisters 501 dar. Fig. 40 stellt eine Bitzuweisung
in einem Verbindungsbetriebsartenregister "LUMDR" in dem
Steuerregister 501 dar.
Fig. 41 zeigt ein Zeitablaufsdiagramm der Datenübertra
gung in der bildverarbeitenden LSI-Schaltung 1 mittels des
DMA-Übertragungs-Steuerabschnitts 4. Fig. 42 zeigt ein
Zeitablaufsdiagramm der Ausgangsdatenübertragung aus der
bildverarbeitenden LSI-Schaltung 1 mittels der Verbin
dungs/Sortierabschnitte 5, 5a.
In der vorhergehenden Beschreibung wird eine program
mierbare bildverarbeitende Schaltung eines hohen Integrati
onsgrads (LSI-Schaltung) mit einer hohen Geschwindigkeit
offenbart, die zu einer Bildvorverarbeitung, einer Eigen
schaftsextraktion und einer Gleichheitsprüfung in der Lage
ist, welche einen DMA-(Direktspeicherzugriffs)-Übertra
gungs-Steuerabschnitt für eine DMA-Übertragung, welcher
Eingangsdaten aus einem externen Speicher liest, um die
Eingangsdaten in Datenspeicher in der LSI-Schaltung zu
übertragen; einen Ablaufs-Steuerabschnitt, einen Anwei
sungsspeicher und einen Adressen-Erzeugungsabschnitt, wel
che als Reaktion auf einen Anweisungscode ein Schreiben in
die und ein Lesen aus den Datenspeicher(n) steuern; wobei
der DMA-Übertragungs-Steuerabschnitt eine Wartezeit, die
während einer externen Datenübertragung verursacht wird,
anpaßt, um zu verhindern, daß die Wartezeit die Anweisungs
codesteuerung in der LSI-Schaltung beeinträchtigt; und Ver
arbeitungseinheiten des SIMD-(Einzelanweisungsstrom-Mehr
fachdatenstrom)-Typs aufweist, die parallel angeordnet sind
und zum Beendigen der Verfahrensschritte einer Bildverar
beitung in Zusammenarbeit mit einem Nachverarbeitungsab
schnitt, welcher des weiteren ein Ausgangssignal nach außen
anlegt und zu diesem Zeitpunkt eine Wartezeit anpaßt, an
Ausgangsleitungen der Datenspeicher angeschlossen sind.
Claims (20)
1. Bildverarbeitende LSI-Schaltung (Schaltung eines hohen
Integrationsgrads), mit:
einer Taktsignal-Erzeugungseinrichtung, die einen ex tern angelegten Grundtakt multipliziert, um einen Takt zu erzeugen;
einer Daten-Speichereinrichtung;
einer DMA-(Direktspeicherzugriffs)-Übertragungs-Steu ereinrichtung, die als Reaktion auf den Grundtakt ein Ein gangsdatensignal, das einer Bildverarbeitung zu unterwerfen ist, aus einem externen Speicher, der das Eingangssignal speichert, liest und überträgt, um das übertragene Ein gangsdatensignal als Reaktion auf ein Schreibadressensignal in die Daten-Speichereinrichtung zu schreiben, wobei das Schreibadressensignal als Reaktion auf den Takt erzeugt wird;
einem Anweisungsspeicher, der ein Anweisungscodesignal speichert; und
einer Steuereinrichtung, die als Reaktion auf das An weisungscodesignal, das aus dem Anweisungsspeicher gelesen wird, ein zu dem Takt synchronisiertes Leseadressensignal erzeugt, um ein Lesen des Eingangsdatensignals aus der Da ten-Speichereinrichtung mittels eines Ausgebens des Le seadressensignals zu steuern.
einer Taktsignal-Erzeugungseinrichtung, die einen ex tern angelegten Grundtakt multipliziert, um einen Takt zu erzeugen;
einer Daten-Speichereinrichtung;
einer DMA-(Direktspeicherzugriffs)-Übertragungs-Steu ereinrichtung, die als Reaktion auf den Grundtakt ein Ein gangsdatensignal, das einer Bildverarbeitung zu unterwerfen ist, aus einem externen Speicher, der das Eingangssignal speichert, liest und überträgt, um das übertragene Ein gangsdatensignal als Reaktion auf ein Schreibadressensignal in die Daten-Speichereinrichtung zu schreiben, wobei das Schreibadressensignal als Reaktion auf den Takt erzeugt wird;
einem Anweisungsspeicher, der ein Anweisungscodesignal speichert; und
einer Steuereinrichtung, die als Reaktion auf das An weisungscodesignal, das aus dem Anweisungsspeicher gelesen wird, ein zu dem Takt synchronisiertes Leseadressensignal erzeugt, um ein Lesen des Eingangsdatensignals aus der Da ten-Speichereinrichtung mittels eines Ausgebens des Le seadressensignals zu steuern.
2. Bildverarbeitende LSI-Schaltung nach Anspruch 1, da
durch gekennzeichnet, daß
die Daten-Speichereinrichtung eine Mehrzahl von Daten speichern aufweist und dadurch, daß
die Bildverarbeitung eine erste und eine zweite Bild verarbeitung aufweist,
wobei die bildverarbeitende LSI-Schaltung des weiteren aufweist:
eine Mehrzahl von Verarbeitungseinheiten des SIMD- (Einzelanweisungsstrom-Mehrfachdatenstrom)-Typs, die zum Ausführen der ersten Bildverarbeitung mittels einer paral lelen Berechnungsverarbeitung als Reaktion auf den Takt in einer entsprechenden Beziehung zu Ausgängen der Mehrzahl von Datenspeichern vorgesehen sind; und
einen Nachverarbeitungsabschnitt, der zum Ausführen der zweiten Bildverarbeitung als Reaktion auf den Takt an Ausgänge der Mehrzahl von Verarbeitungseinheiten ange schlossen ist, um ein Ausgangsdatensignal nach außen auszu geben.
die Daten-Speichereinrichtung eine Mehrzahl von Daten speichern aufweist und dadurch, daß
die Bildverarbeitung eine erste und eine zweite Bild verarbeitung aufweist,
wobei die bildverarbeitende LSI-Schaltung des weiteren aufweist:
eine Mehrzahl von Verarbeitungseinheiten des SIMD- (Einzelanweisungsstrom-Mehrfachdatenstrom)-Typs, die zum Ausführen der ersten Bildverarbeitung mittels einer paral lelen Berechnungsverarbeitung als Reaktion auf den Takt in einer entsprechenden Beziehung zu Ausgängen der Mehrzahl von Datenspeichern vorgesehen sind; und
einen Nachverarbeitungsabschnitt, der zum Ausführen der zweiten Bildverarbeitung als Reaktion auf den Takt an Ausgänge der Mehrzahl von Verarbeitungseinheiten ange schlossen ist, um ein Ausgangsdatensignal nach außen auszu geben.
3. Bildverarbeitende LSI-Schaltung nach Anspruch 2, da
durch gekennzeichnet, daß
die Mehrzahl von Datenspeichern und die Mehrzahl von Verarbeitungseinheiten erste bis N-te Datenspeicher bzw. erste bis N-te Verarbeitungseinheiten beinhalten (N 2), und dadurch, daß
ein Eingang des ersten Datenspeichers an einen Ausgang der DMA-Übertragungs-Steuereinrichtung angeschlossen ist und Eingänge der zweiten bis N-ten Datenspeicher an jewei lige Ausgänge der ersten bis (N-1)-ten Datenspeicher ange schlossen sind.
die Mehrzahl von Datenspeichern und die Mehrzahl von Verarbeitungseinheiten erste bis N-te Datenspeicher bzw. erste bis N-te Verarbeitungseinheiten beinhalten (N 2), und dadurch, daß
ein Eingang des ersten Datenspeichers an einen Ausgang der DMA-Übertragungs-Steuereinrichtung angeschlossen ist und Eingänge der zweiten bis N-ten Datenspeicher an jewei lige Ausgänge der ersten bis (N-1)-ten Datenspeicher ange schlossen sind.
4. Bildverarbeitende LSI-Schaltung nach Anspruch 2, da
durch gekennzeichnet, daß die Mehrzahl von Datenspeichern
getrennt an die DMA-Übertragungs-Steuereinrichtung ange
schlossen ist.
5. Bildverarbeitende LSI-Schaltung nach Anspruch 2, da
durch gekennzeichnet, daß
die Mehrzahl von Datenspeichern und die Mehrzahl von Verarbeitungseinheiten erste bis N-te Datenspeicher bzw. erste bis N-te Verarbeitungseinheiten beinhalten (N 2) und die DMA-Übertragungs-Steuereinrichtung N Ausgänge bein haltet (N 2),
wobei die bildverarbeitende LSI-Schaltung des weiteren aufweist:
erste bis (N-1)-te Auswahleinrichtungen, die Ausgänge aufweisen, die an jeweilige Eingänge der zweiten bis (N-1)- ten Datenspeicher angeschlossen sind,
wobei ein Eingang einer Auswahleinrichtung, der einem i-ten (2 i N) Datenspeicher entspricht, an einen i-ten Ausgang der DMA-Übertragungs-Steuereinrichtung und einen Ausgang eines (i-1)-ten Datenspeichers angeschlossen ist, und
wobei die Auswahleinrichtung ihre Eingänge als Reakti on auf ein Auswahlsignal, das aus der Steuereinrichtung ausgegeben wird, umschaltet.
die Mehrzahl von Datenspeichern und die Mehrzahl von Verarbeitungseinheiten erste bis N-te Datenspeicher bzw. erste bis N-te Verarbeitungseinheiten beinhalten (N 2) und die DMA-Übertragungs-Steuereinrichtung N Ausgänge bein haltet (N 2),
wobei die bildverarbeitende LSI-Schaltung des weiteren aufweist:
erste bis (N-1)-te Auswahleinrichtungen, die Ausgänge aufweisen, die an jeweilige Eingänge der zweiten bis (N-1)- ten Datenspeicher angeschlossen sind,
wobei ein Eingang einer Auswahleinrichtung, der einem i-ten (2 i N) Datenspeicher entspricht, an einen i-ten Ausgang der DMA-Übertragungs-Steuereinrichtung und einen Ausgang eines (i-1)-ten Datenspeichers angeschlossen ist, und
wobei die Auswahleinrichtung ihre Eingänge als Reakti on auf ein Auswahlsignal, das aus der Steuereinrichtung ausgegeben wird, umschaltet.
6. Bildverarbeitende LSI-Schaltung nach Anspruch 5, da
durch gekennzeichnet, daß
eine Verbindung zwischen dem Eingang des ersten Daten speichers und dem ersten Ausgang der DMA-Übertragungs-Steu ereinrichtung bzw. eine Verbindung zwischen dem Eingang ei ner Auswahleinrichtung, die an den Eingang des i-ten Daten speichers und den i-ten Ausgang der DMA-Übertragungs-Steu ereinrichtung angeschlossen ist, von N jeweiligen ersten Datenbussen gebildet sind.
eine Verbindung zwischen dem Eingang des ersten Daten speichers und dem ersten Ausgang der DMA-Übertragungs-Steu ereinrichtung bzw. eine Verbindung zwischen dem Eingang ei ner Auswahleinrichtung, die an den Eingang des i-ten Daten speichers und den i-ten Ausgang der DMA-Übertragungs-Steu ereinrichtung angeschlossen ist, von N jeweiligen ersten Datenbussen gebildet sind.
7. Bildverarbeitende LSI-Schaltung nach Anspruch 2, da
durch gekennzeichnet, daß
Verbindungen zwischen den Ausgängen der Verarbeitungs einheiten und dem Nachverarbeitungsabschnitt von jeweiligen zweiten Datenbussen gebildet sind, die in der Anzahl gleich den Verarbeitungseinheiten sind.
Verbindungen zwischen den Ausgängen der Verarbeitungs einheiten und dem Nachverarbeitungsabschnitt von jeweiligen zweiten Datenbussen gebildet sind, die in der Anzahl gleich den Verarbeitungseinheiten sind.
8. Bildverarbeitende LSI-Schaltung nach Anspruch 3, da
durch gekennzeichnet, daß
jeder Datenspeicher eine Mehrzahl von Bänken aufweist, und dadurch, daß
die Steuereinrichtung als Reaktion auf das Leseadres sensignal das Eingangsdatensignal, welches in die nächste Bank geschrieben worden ist, liest, während die DMA-Über tragungs-Steuereinrichtung als Reaktion auf das Schreib adressensignal das Eingangsdatensignal in eine der Mehrzahl von Bänken schreibt.
jeder Datenspeicher eine Mehrzahl von Bänken aufweist, und dadurch, daß
die Steuereinrichtung als Reaktion auf das Leseadres sensignal das Eingangsdatensignal, welches in die nächste Bank geschrieben worden ist, liest, während die DMA-Über tragungs-Steuereinrichtung als Reaktion auf das Schreib adressensignal das Eingangsdatensignal in eine der Mehrzahl von Bänken schreibt.
9. Bildverarbeitende LSI-Schaltung nach Anspruch 2, ge
kennzeichnet durch:
eine Verarbeitungseinheitsausgangssignal-Steuerein richtung, die zwischen der Mehrzahl von Verarbeitungsein heiten und dem Nachverarbeitungsabschnitt angeschlossen ist und die nur entscheidet, ob sich der Nachverarbeitungsab schnitt in einem Wartezustand befindet oder nicht, wenn die Mehrzahl von Verarbeitungseinheiten Verarbeitungsergebnisse ausgibt, wobei die Verarbeitungseinheitsausgangssignal- Steuereinrichtung verursacht, daß die Mehrzahl von Verar beitungseinheiten ein Ausgeben der Verarbeitungsergebnisse stoppt, wenn sich der Nachverarbeitungsabschnitt in dem Wartezustand befindet, wobei es die Verarbeitungseinheits ausgangssignal-Steuereinrichtung ermöglicht, daß die Mehr zahl von Verarbeitungseinheiten die Verarbeitungsergebnisse ausgibt, wenn sich der Nachverarbeitungsabschnitt nicht in dem Wartezustand befindet.
eine Verarbeitungseinheitsausgangssignal-Steuerein richtung, die zwischen der Mehrzahl von Verarbeitungsein heiten und dem Nachverarbeitungsabschnitt angeschlossen ist und die nur entscheidet, ob sich der Nachverarbeitungsab schnitt in einem Wartezustand befindet oder nicht, wenn die Mehrzahl von Verarbeitungseinheiten Verarbeitungsergebnisse ausgibt, wobei die Verarbeitungseinheitsausgangssignal- Steuereinrichtung verursacht, daß die Mehrzahl von Verar beitungseinheiten ein Ausgeben der Verarbeitungsergebnisse stoppt, wenn sich der Nachverarbeitungsabschnitt in dem Wartezustand befindet, wobei es die Verarbeitungseinheits ausgangssignal-Steuereinrichtung ermöglicht, daß die Mehr zahl von Verarbeitungseinheiten die Verarbeitungsergebnisse ausgibt, wenn sich der Nachverarbeitungsabschnitt nicht in dem Wartezustand befindet.
10. Bildverarbeitende LSI-Schaltung nach Anspruch 5, da
durch gekennzeichnet, daß der Nachverarbeitungsabschnitt
ein Verbinden oder Sortieren von Verarbeitungsergebnissen
der Mehrzahl von Verarbeitungseinheiten als die zweite
Bildverarbeitung durchführt.
11. Bildverarbeitende LSI-Schaltung nach Anspruch 11, ge
kennzeichnet durch:
Dateneingabeports, die parallel angeordnet sind und das extern angelegte Eingangsdatensignal, das an die Mehr zahl von Verarbeitungseinheiten anzulegen ist, zum Übertra gen des Eingangsdatensignals zu der DMA-Übertragungs-Steu ereinrichtung empfangen;
Datenausgabeports, die parallel angeordnet sind und ein Verarbeitungsergebnis des Nachverarbeitungsabschnitts zum Ausgeben des Verarbeitungsergebnis nach außen empfan gen; und
einen Verbindungsausgabeport, der ein Verbindungser gebnis des Nachverarbeitungsabschnitts zum Ausgeben des Verbindungsergebnisses nach außen empfängt.
Dateneingabeports, die parallel angeordnet sind und das extern angelegte Eingangsdatensignal, das an die Mehr zahl von Verarbeitungseinheiten anzulegen ist, zum Übertra gen des Eingangsdatensignals zu der DMA-Übertragungs-Steu ereinrichtung empfangen;
Datenausgabeports, die parallel angeordnet sind und ein Verarbeitungsergebnis des Nachverarbeitungsabschnitts zum Ausgeben des Verarbeitungsergebnis nach außen empfan gen; und
einen Verbindungsausgabeport, der ein Verbindungser gebnis des Nachverarbeitungsabschnitts zum Ausgeben des Verbindungsergebnisses nach außen empfängt.
12. Bildverarbeitende LSI-Schaltung nach Anspruch 11, ge
kennzeichnet durch einen Eingangsdatensignal-Ausgabeport,
der zum Empfangen des Eingangsdatensignals, das in der
Mehrzahl von Datenspeichern verzögert wird, an einen Aus
gang des N-ten Datenspeichers angeschlossen ist, um das
Eingangsdatensignal nach außen auszugeben.
13. Bildverarbeitende LSI-Schaltung nach Anspruch 12, ge
kennzeichnet durch einen Verbindungseingabeport, der zum
Übertragen des Ergebnisses zu dem Nachverarbeitungsab
schnitt ein extern angelegtes Verbindungszwischenergebnis
empfängt.
14. Bildverarbeitende LSI-Schaltung nach Anspruch 3, da
durch gekennzeichnet, daß jede der Mehrzahl von Verarbei
tungseinheiten einen ersten Ausgang, der an den Nachverar
beitungsabschnitt angeschlossen ist, und einen zweiten Aus
gang aufweist, der mit einem vierten Datenbus an einen Ein
gang eines Datenspeichers angeschlossen ist, welcher das
Eingangsdatensignal durch einen dritten Datenbus zu einem
ersten Eingang jeder Verarbeitungseinheit überträgt.
15. Bildverarbeitende LSI-Schaltung nach Anspruch 14, da
durch gekennzeichnet, daß die Steuereinrichtung und die
Mehrzahl von Verarbeitungseinheiten mit einem Zwischenda
tenübertragungs-Datenbus zum Übertragen von Zwischendaten
der Steuereinrichtung zu den Verarbeitungseinheiten mitein
ander verbunden sind.
16. Bildverarbeitende LSI-Schaltung nach Anspruch 15, da
durch gekennzeichnet, daß die ersten bis N-ten Datenspei
cher und die ersten bis N-ten Verarbeitungseinheiten zum
Übertragen und Anlegen eines Datensignals, das aus einem
der ersten bis N-ten Datenspeicher zu allen der ersten bis
N-ten Verarbeitungseinheiten gelesen wird, mit einem Rund
schreibübertragungs-Datenbus miteinander verbunden sind.
17. Bildverarbeitende LSI-Schaltung nach Anspruch 16, ge
kennzeichnet durch:
N erste Bildverarbeitungsergebnisübertragungs-Daten busse, die die damit verbundenen ersten Ausgänge der Verar beitungseinheiten an den Nachverarbeitungsabschnitt an schließen; und
N Verarbeitungseinheitseingangssignal-Auswahleinrich tungen, von denen jede einen Eingang, der an einen entspre chenden der N ersten Bildverarbeitungsergebnisübertragungs- Datenbusse angeschlossen ist, und einen Ausgang aufweist, der an einen zweiten Eingang einer entsprechenden Verarbei tungseinheit angeschlossen ist,
wobei die Steuereinrichtung ein Verarbeitungseinheits eingangssignal-Auswahlsignal zu den N Verarbeitungsein heitseingangssignal-Auswahleinrichtungen ausgibt, um Aus gangssignale aus den N Verarbeitungseinheitseingangssignal- Auswahleinrichtungen zu steuern.
N erste Bildverarbeitungsergebnisübertragungs-Daten busse, die die damit verbundenen ersten Ausgänge der Verar beitungseinheiten an den Nachverarbeitungsabschnitt an schließen; und
N Verarbeitungseinheitseingangssignal-Auswahleinrich tungen, von denen jede einen Eingang, der an einen entspre chenden der N ersten Bildverarbeitungsergebnisübertragungs- Datenbusse angeschlossen ist, und einen Ausgang aufweist, der an einen zweiten Eingang einer entsprechenden Verarbei tungseinheit angeschlossen ist,
wobei die Steuereinrichtung ein Verarbeitungseinheits eingangssignal-Auswahlsignal zu den N Verarbeitungsein heitseingangssignal-Auswahleinrichtungen ausgibt, um Aus gangssignale aus den N Verarbeitungseinheitseingangssignal- Auswahleinrichtungen zu steuern.
18. Bildverarbeitende LSI-Schaltung nach Anspruch 17, da
durch gekennzeichnet, daß die Steuereinrichtung aufweist:
ein Steuerregister, das ein Steuerinformationssignal zum Erzeugen eines Steuersignals in der bildverarbeitenden LSI-Schaltung hält; und
eine Register-Auswahleinrichtung, die Daten, die aus dem Rundschreibübertragungs-Datenbus gelesen werden, und Daten, die aus dem Zwischendatenübertragungs-Datenbus gele sen werden, selektiv zu dem Steuerregister ausgibt.
ein Steuerregister, das ein Steuerinformationssignal zum Erzeugen eines Steuersignals in der bildverarbeitenden LSI-Schaltung hält; und
eine Register-Auswahleinrichtung, die Daten, die aus dem Rundschreibübertragungs-Datenbus gelesen werden, und Daten, die aus dem Zwischendatenübertragungs-Datenbus gele sen werden, selektiv zu dem Steuerregister ausgibt.
19. Bildverarbeitende LSI-Schaltung nach Anspruch 5, da
durch gekennzeichnet, daß
alle Datenspeicher eine Mehrzahl von Bänken aufweisen und dadurch, daß
die Steuereinrichtung als Reaktion auf das Leseadres sensignal das Eingangsdatensignal, welches in die nächste Bank geschrieben worden ist, liest, während die DNA-Über tragungs-Steuereinrichtung das Eingangsdatensignal als Re aktion auf das Schreibadressensignal in eine der Mehrzahl von Bänken schreibt.
alle Datenspeicher eine Mehrzahl von Bänken aufweisen und dadurch, daß
die Steuereinrichtung als Reaktion auf das Leseadres sensignal das Eingangsdatensignal, welches in die nächste Bank geschrieben worden ist, liest, während die DNA-Über tragungs-Steuereinrichtung das Eingangsdatensignal als Re aktion auf das Schreibadressensignal in eine der Mehrzahl von Bänken schreibt.
20. Bildverarbeitende LSI-Schaltung nach Anspruch 5, da
durch gekennzeichnet, daß die Mehrzahl von Verarbeitungs
einheiten einen ersten Ausgang, der an den Nachverarbei
tungsabschnitt angeschlossen ist, und einen zweiten Ausgang
beinhaltet, der mit einem vierten Datenbus an einen Eingang
eines Datenspeichers angeschlossen ist, welcher das Ein
gangsdatensignal durch einen dritten Datenbus zu einem er
sten Eingang jeder Verarbeitungseinheit überträgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6185011A JPH0850651A (ja) | 1994-08-05 | 1994-08-05 | 画像処理lsi |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19528760A1 true DE19528760A1 (de) | 1996-02-15 |
Family
ID=16163216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19528760A Ceased DE19528760A1 (de) | 1994-08-05 | 1995-08-04 | Bildverarbeitende Schaltung eines hohen Integrationsgrads |
Country Status (3)
Country | Link |
---|---|
US (1) | US5715436A (de) |
JP (1) | JPH0850651A (de) |
DE (1) | DE19528760A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326258A (ja) * | 1997-05-27 | 1998-12-08 | Sony Corp | データ演算システムおよび方法 |
JP2000148997A (ja) * | 1998-11-13 | 2000-05-30 | Minolta Co Ltd | 画像処理装置 |
WO2000068882A1 (fr) * | 1999-05-10 | 2000-11-16 | Sony Corporation | Appareil et procede de traitement d'images, et robot associe |
JP2001169068A (ja) * | 1999-12-14 | 2001-06-22 | Ricoh Co Ltd | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP3793062B2 (ja) | 2001-09-27 | 2006-07-05 | 株式会社東芝 | メモリ内蔵データ処理装置 |
US7366352B2 (en) * | 2003-03-20 | 2008-04-29 | International Business Machines Corporation | Method and apparatus for performing fast closest match in pattern recognition |
US7038688B2 (en) * | 2003-12-29 | 2006-05-02 | Intel Corporation | Filter mechanism |
US7620248B2 (en) * | 2004-11-19 | 2009-11-17 | Microsoft Corporation | System and method for validating graphical components of images |
JP5079342B2 (ja) | 2007-01-22 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ装置 |
JP4281020B2 (ja) * | 2007-02-22 | 2009-06-17 | エプソンイメージングデバイス株式会社 | 表示装置及び液晶表示装置 |
US8144170B2 (en) * | 2007-03-28 | 2012-03-27 | Himax Technologies Limited | Apparatus for scaling image and line buffer thereof |
US8306366B2 (en) * | 2007-08-23 | 2012-11-06 | Samsung Electronics Co., Ltd. | Method and apparatus for extracting feature points from digital image |
JP5651622B2 (ja) * | 2012-03-07 | 2015-01-14 | 株式会社東芝 | データ伝送装置、データ伝送方法、及びプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4941182A (en) * | 1987-07-29 | 1990-07-10 | Phoenix Software Development Co. | Vision system and method for automated painting equipment |
US4985848A (en) * | 1987-09-14 | 1991-01-15 | Visual Information Technologies, Inc. | High speed image processing system using separate data processor and address generator |
US5325189A (en) * | 1989-05-23 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing with a multiple-memory apparatus |
JPH0444306A (ja) * | 1990-06-12 | 1992-02-14 | Matsushita Electric Ind Co Ltd | コンデンサ巻取装置 |
JP3068842B2 (ja) * | 1990-08-27 | 2000-07-24 | 任天堂株式会社 | 画像処理装置におけるダイレクトメモリアクセス装置およびそれに用いる外部記憶装置 |
US5430850A (en) * | 1991-07-22 | 1995-07-04 | Massachusetts Institute Of Technology | Data processing system with synchronization coprocessor for multiple threads |
-
1994
- 1994-08-05 JP JP6185011A patent/JPH0850651A/ja active Pending
-
1995
- 1995-08-01 US US08/510,125 patent/US5715436A/en not_active Expired - Fee Related
- 1995-08-04 DE DE19528760A patent/DE19528760A1/de not_active Ceased
Non-Patent Citations (3)
Title |
---|
FU, K.-S. u.a.: VLSI Architectures for Pattern Analysis and Image Database Management. In: KUNG, S.Y. u.a. (Editors): VLSI and Modern Signal Processing, Prentice-Hall, 1985, S. 434-450 * |
MESSMER, M.-P.: PC-Hardwarebuch, Addison-Wesley, 1992, S. 124-133 * |
SCHNURER, G.: Double Speed. In: c't, 4/1992, S. 102-103 * |
Also Published As
Publication number | Publication date |
---|---|
JPH0850651A (ja) | 1996-02-20 |
US5715436A (en) | 1998-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0875031B1 (de) | Prozessor zur bildverarbeitung | |
DE19914210B4 (de) | Verfahren und Prozessor für eine gestaffelte Ausführung einer Anweisung | |
DE3049437C2 (de) | Matrixanordnung einer Vielzahl von Verarbeitungselementen | |
DE19835216B4 (de) | Prozessor und Verfahren zur parallelen Datenverarbeitung | |
DE3248215C2 (de) | ||
DE60222163T2 (de) | Akkumulations-(mac-)einheit für einzelanweisungs-/ mehrfachdaten-(simd-) anweisungen | |
DE19882363B4 (de) | Prozessor mit einem Umgehungsnetzwerk und mehreren Ports | |
DE3424962C2 (de) | ||
DE2524046C2 (de) | Elektronische Datenverarbeitungsanlage | |
DE19528760A1 (de) | Bildverarbeitende Schaltung eines hohen Integrationsgrads | |
DE112019002981T5 (de) | Parallelberechnungsarchitektur mit rekonfigurierbarer kernebenen- und vektorebenen-parallelität | |
DE3632639C2 (de) | Einrichtung zum Hochgeschwindigkeitsverarbeiten von Bilddaten durch Faltung | |
DE2758830A1 (de) | Rechenvorrichtung | |
DE3508640A1 (de) | Computersystem zur implementierung eines ereignisgesteuerten simulationsalgorithmus | |
DE102019126719A1 (de) | Energieeffiziente Speichersysteme und Verfahren | |
DE112010003810B4 (de) | Verfahren, Programm und paralleles Computersystem für die Planung einer Vielzahl von Berechnungsverfahren einschließlich All-to-All Kommunikation (A2A) zwischen einer Vielzahl von Knoten (Prozessoren), die ein Netzwerk formen | |
DE112019000676T5 (de) | Zentraler scheduler und anweisungszuteiler für einen neuronalen inferenzprozessor | |
DE19826252C2 (de) | Verfahren zur digitalen Signalverarbeitung | |
DE3930313C2 (de) | ||
DE3811145A1 (de) | Vorrichtung zum verarbeiten von bildern mit gewuenschten grauwerten | |
DE19504089A1 (de) | Pipelined SIMD-Systolic Array Prozessor und dessen Arbeitsverfahren | |
DE1935845A1 (de) | Datenverarbeitungsanlage mit mehreren Operatorfamilien-Steuereinheiten | |
DE69926576T2 (de) | Betriebsmittelteilung in einem digitalen filter | |
DE19628039B4 (de) | Speicheradressen-Steuerschaltung | |
DE3322706A1 (de) | Schaltungsanordnung zur schnellen rangordnungsauswahl oder -sortierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |