DE3743387C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1 sowie eine Anordnung zur Durchführung des Verfahrens nach Anspruch 2.

Beim Datenaustausch zwischen einer virtuellen Speichereinheit mit schnellem Systemtakt und damit großer Datenübertragungsrate und einer Buseinheit mit langsamerem Systemtakt und damit kleinerer Datenübertragungsrate muß sich die Speichereinheit an die Busgeschwindigkeit anpassen. Es kommt deshalb immer wieder zu Wartezeiten bei der Speichereinheit, um der Buseinheit für die Datenübertragung Zeit zu geben. Durch die Wartezeiten ist aber auch der auf das Ende des Übertragungsvorganges wartende Zentralprozessor gehindert, in seiner eigentlichen Arbeit fortzufahren. Dadurch wird die Arbeitsauslastung des Zentralprozessors herabgesetzt. Um die Wartezeiten zu verkürzen, wurden direkte Speicherzugriffsmethoden entwickelt, die den Datenaustausch zwischen der Speichereinheit und der Buseinheit beschleunigen. Die Speichereinheit ist aber bei einer Datenübertragung immer noch von der Busgeschwindigkeit abhängig.

Aus EP 01 85 260 A2 ist eine Schnittstelle für direkten Nachrichtenaustausch zwischen einer Einrichtung zum Aufbau von Nachrichtenwegen und einem Speicher eines Mikrorechners bekannt, bei der die übertragenen Daten und Adressen zwischengespeichert werden. Dies deshalb, um zusätzliche Schreib-/Leseschritte einzusparen, die bei einem Direktspeicherzugriff zur Herstellung einer direkten, wortgetreuen Verbindung zwischen einer zugreifenden und einer zugegriffenen Einheit notwendig sind. Ein Nachteil der bekannten Schnittstelle ist jedoch, daß die von der zugreifenden Einheit gelieferten logischen Adressen nicht schon vor dem Zwischenspeichern in von der zugegriffenen Einheit sofort verarbeitbare physikalische Adressen umgewandelt werden.

Aufgabe der Erfindung ist es deshalb, ein Verfahren der im Oberbegriff des Anspruchs 1 genannten Art sowie eine Schaltungsanordnung zur Durchführung des Verfahrens in der Weise auszubilden, daß Prozessorwartezeiten bei der Übertragung von Daten und Adressen z. B. zwischen einer virtuellen Speichereinheit und einer Buseinheit vermieden werden.

Diese Aufgabe wird erfindungsgemäß für das Verfahren durch die im kennzeichnenden Teil des Anspruches 1 und für die Anordnung durch die im kennzeichnenden Teil des Anspruches 2 angegebenen Merkmale gelöst. Gemäß dem Verfahren werden die von der Speichereinheit bzw. von der Buseinheit gesendeten Daten zuerst jeweils zwischengespeichert und dann erst zu einem für die jeweils andere Einheit günstigen Zeitpunkt von der anderen Einheit übernommen. Beide Einheiten arbeiten dabei jeweils mit der ihnen möglichen maximalen Geschwindigkeit. Die Arbeitsgeschwindigkeit der Speichereinheit hängt nicht mehr von der Busgeschwindigkeit ab. Die Wartezeiten für die Speichereinheit werden auf ein Minimum herabgesetzt. Zudem wird eine Beschleunigung der Datenübertragung in Richtung Speichereinheit erreicht, indem schon vor dem Zwischenspeichern der von der Buseinheit gelieferten logischen Speicheradressen die Speicheradressen in die für die Speichereinheit verwendbaren physikalischen Speicheradressen umgewandelt werden. Damit entfällt die ansonsten von der Speichereinheit für die Durchführung der Adressenumwandlung benötigte Zeit, denn die Daten können sofort in die entsprechenden Speicherplätze geschrieben werden. Eine Adressenprüfung auf Einhaltung einer oberen und unteren Grenze der von der Buseinheit gelieferten Adressen vor der Zwischenspeicherung gestattet den gleichzeitigen Betrieb mehrerer parallel arbeitender Speichereinheiten mit derselben Buseinheit, die nur für die einzelnen Ein-/Ausgabevorgänge geteilt werden muß. Zur Umwandlung der von der Buseinheit gelieferten logischen Adressen in die von der Speichereinheit sofort verarbeitbaren physikalischen Adressen weist die Anordnung einen im Datenübertragungsweg zur Buseinheit zwischengeschalteten Wegumschalter auf, der die von der Speichereinheit eingeschoben gesendeten Daten zur Mitteilung der im Augenblick freien physikalischen Speicherplätze vor der Buseinheit zum Adressenumsetzer umleitet. Insgesamt werden die Speichereinheit und die Buseinheit voneinander entkoppelt. Die Anordnung kann über den ganzen Adressenbereich getestet und genutzt werden.

Die Erfindung wird anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild einer Schaltungsanordnung gemäß der Erfindung und

Fig. 2 ein Ausführungsbeispiel des Adressenumsetzers in der Anordnung nach Fig. 1.

Die Schaltungsanordnung nach Fig. 1 weist einen Pufferspeicher auf, der durch die vier voneinander unabhängigen Teilspeicher TSP 1, TSP 2, TSP 3 und TSP 4 gebildet wird. Der erste Teilspeicher TSP 1 liegt im Datenübertragungsweg in Richtung Buseinheit, der zweite Teilspeicher TSP 2 liegt im Datenübertragungsweg in Richtung Speichereinheit, der dritte Teilspeicher TSP 3 liegt im Adressenübertragungsweg in Richtung Buseinheit und der vierte Teilspeicher TSP 4 liegt im Adressenübertragungsweg in Richtung Speichereinheit. Die Teilspeicher TSP 1 und TSP 3 speichern die Daten und Adressen bei der Übertragung von Daten und Adressen von der Speichereinheit zur Buseinheit, wodurch die Teilspeicher TSP 2 und TSP 4 für die Speicherung der Daten und Adressen bei der Übertragung von Daten und Adressen von der Buseinheit zur Speichereinheit zuständig sind. Die Teilspeicher weisen z. B. eine vorgegebene Speichertiefe auf, so daß bei einer Übertragung jeweils ein größerer Daten- und Adressenblock aufeinmal zwischengespeichert wird. Der Einfachheit halber ist in der Zeichnung jeder Teilspeicher nur durch ein einzelnes D-Flip-Flop dargestellt. Hinter jedem D-Flip-Flop kann sich aber ein an sich bekannter schneller Speicherkomplex, z. B. ein FIFO-Speicher, verbergen. Ähnliches wie für die in der Zeichnung als D-Flip-Flop dargestellten Teilspeicher gilt für die später angesprochenen Leitungswege. Diese sind ebenfalls der Einfachheit wegen als Einzelleitungen dargestellt, weisen aber mithin ein Bündel von Einzelleitungen auf. Das trifft insbesondere für die die Daten und Adressen übertragenden Leitungswege, aber auch wenigstens zum Teil für die die Steuersignale übertragenden Leitungswege zu.

Die Teilspeicher TSP 1, TSP 2, TSP 3 und TSP 4 sind je nach Übertragungsrichtung paarweise takteingangsseitig mit dem Steuerausgang TSPB bzw. TSPS der Kontrolleinheit KE verbunden. Insbesondere sind die für die Übertragung in Richtung Buseinheit zuständigen Teilspeicher TSP 1 und TSP 3 mit dem Steuerausgang TSPB und die für die Übertragung in Richtung Speichereinheit zuständigen Teilspeicher TSP 2 und TSP 4 mit dem Steuerausgang TSPS verbunden. Der Dateneingang des ersten Teilspeichers TSP 1 ist über den Leitungsweg L 1 mit dem bidirektionalen Speicheranschluß für Daten DEAS verbunden. Gleichzeitig ist der bidirektionale Speicheranschluß für Daten DEAS ebenfalls mittels des Leitungsweges L 1 mit dem Ausgang der Torschaltung TS 2 verbunden. Die Torschaltung TS 2 übergibt Daten an den Speicheranschluß DEAS, die ohne Taktsteuerung vom ersten Teilspeicher TSP 1 nicht übernommen werden. Von der Speichereinheit gesendete Daten wiederum gelangen vom Speicheranschluß DEAS an den D-Eingang des ersten Teilspeichers, die von der Torschaltung TS 2 nicht durchgelassen werden.

Die Torschaltung TS 2 ist dem zweiten Teilspeicher TSP 2 nachgeschaltet. Die Verbindung vom nichtnegierenden Ausgang des zweiten Teilspeichers TSP 2 zur Torschaltung TS 2 stellt der Leitungsweg L 2 her. Der D-Eingang des zweiten Teilspeichers TSP 2 wird vom bidirektionalen Busanschluß für Daten DEAB her über den Leitungsweg L 3 mit den von der Buseinheit gesendeten Daten versorgt. Gleichzeitig verbindet der Leitungsweg L 3 den bidirektionalen Busanschluß für Daten DEAB mit der Torschaltung TS 1. Die Torschaltung TS 1 sendet Daten zur Buseinheit. Diese liegen zwar auch am D-Eingang des zweiten Teilspeichers TSP 2 an, werden aber nicht übernommen, wenn kein Speicherimpuls gesendet wird. Umgekehrt läßt die Torschaltung TS 1 die von der Buseinheit gesendeten Daten nicht durch.

Die Torschaltung TS 1 ist dem Wegumschalter WU nachgeschaltet und steht mit diesem über den Leitungsweg L 4 in Verbindung. Der Wegumschalter WU ist dem ersten Teilspeicher TSP 1 nachgeschaltet und mit diesem über den Leitungsweg L 5 ausgehend vom nichtnegierenden Ausgang des Teilspeichers verbunden. Der Wegumschalter WU wird über den Leitungsweg L 6 vom Steuerausgang SWU der Kontrolleinheit KE aus gesteuert. Ein zweiter Ausgang des Wegumschalters WU ist über den Leitungsweg L 7 mit dem ersten Eingang des Adressenumsetzers ARU verbunden. Der Wegumschalter WU schaltet abhängig von den Steuersignalen auf dem Leitungsweg L 6 die vom ersten Teilspeicher TSP 1 gesendeten Daten entweder zur Torschaltung TS 1 oder zum Adressenumsetzer ARU durch.

Der Adressenumsetzer ARU versorgt über den Leitungsweg L 8 den D-Eingang des vierten Teilspeichers TSP 4 mit den von der Buseinheit über den einerseits am zweiten Eingang des Adressenumsetzers ARU und andererseits am Busanschluß für Adressen AEB angeschlossenen Leitungsweg L 9 gesendeten Adressen. Dabei führt der Adressenumsetzer ARU eine Adressentransformation gemäß den von Zeit zu Zeit vom Wegumschalter WU über den Leitungsweg L 7 zugeführten Daten durch. Die Verarbeitung entweder der von der Buseinheit gesendeten Adressen oder der vom Wegumschalter WU gesendeten Daten erfolgt abhängig von den von der Kontrolleinheit KE über den am Steuerausgang SARU beginnenden Leitungsweg L 10 gesendeten Steuersignalen. Der Leitungsweg L 9 verbindet gleichzeitig den Busanschluß für Adressen AEB mit dem Adressenvergleicher AV. Der Adressenvergleicher vergleicht die von der Buseinheit gesendeten Adressen mit im Adressenvergleicher AV voreingestellten Höchst- und Niedrigstadressen. Über den Leitungsweg L 11 wird das Vergleichsergebnis zum Eingang IAV der Kontrolleinheit KE geführt. Abhängig vom Vergleichsergebnis steuert die Kontrolleinheit KE die Übernahme der von der Buseinheit gesendeten Daten und Adressen in die entsprechenden Teilspeicher TSP 2 und TSP 4. Die Voreinstellung der Vergleichsadressen erfolgt beispielsweise über Dip-Schalter im Adressenvergleicher AV oder von der Kontrolleinheit KE aus über den mit dem Steuerausgang SAV verbundenen Leitungsweg L 12.

Der vierte Teilspeicher TSP 4 leitet die gespeicherten Adressen über den Leitungsweg L 13 an die Torschaltung TS 4 weiter. Die Torschaltung TS 4 ist über den Leitungsweg L 14 mit dem bidirektionalen Speicheranschluß für Adressen AEAS verbunden. Gleichzeitig ist der bidirektionale Speicheranschluß für Adressen AEAS über den gleichen Leitungsweg L 14 mit dem D-Eingang des dritten Teilspeichers TSP 3 verbunden. Die über den Leitungsweg L 14 stattfindende Adressenübertragung erfolgt in gleicher Weise wie die Datenübertragung über den Leitungsweg L 1.

Der dritte Teilspeicher TSP 1 ist vom nichtnegierenden Ausgang aus über den Leitungsweg L 15 mit der Torschaltung TS 3 verbunden. Die Torschaltung TS 3 wiederum leitet die vom dritten Teilspeicher TSP 3 gesendeten Adressen über den Leitungsweg L 16 zum Busanschluß für Adressen AAB weiter.

Die für die Übertragung von Daten und Adressen in Richtung Buseinheit zuständigen Torschaltungen TS 1 und TS 3 werden von der Kontrolleinheit KE über den mit dem Steuerausgang STSB verbundenen Leitungsweg L 17 gesteuert. Demgegenüber werden die für die Übertragung von Daten und Adressen in Richtung Speichereinheit zuständigen Torschaltungen TS 2 und TS 4 von der Kontrolleinheit KE über den mit dem Steuerausgang STSS verbundenen Leitungsweg L 18 gesteuert.

Zum Starten und Beenden einer Übertragung von Daten und Adressen in die eine oder andere Richtung steht die Kontrolleinheit KE mittels der mit den Speichersteueranschlüssen SS 1 und SS 2 verbundenen Leitungswege L 19 und L 20 mit dem die Speichereinheit steuernden Zentralprozessor in Verbindung. Dabei sendet die Kontrolleinheit KE über den mit dem Steuerausgang S 1 und dem Speichersteueranschluß SS 1 verbundenen Leitungsweg L 19 Steuerinformationen an den Zentralprozessor, und empfängt über den mit dem Steuerausgang S 2 und dem Speichersteueranschluß SS 2 verbundenen Leitungsweg L 20 Steuerinformationen vom Zentralprozessor.

Bei den Torschaltungen TS 1 bis TS 4 handelt es sich beispielsweise um UND-Gatter mit zwei hinführenden und einem wegführenden Leitungsweg, wobei einer der hinführenden Leitungswege als steuersignalführender Leitungsweg benützt wird. In Abhängigkeit von dem jeweils steuersignalführenden Leitungsweg werden die über den jeweils anderen hinführenden Leitungsweg übertragenen Informationssignalen, die Daten oder Adressen darstellen, zum jeweils wegführenden Leitungsweg durchgeschaltet.

Beim Adressenumsetzer ARU handelt es sich beispielsweise um einen RAM-Baustein, in dem fortwährend die Speicherinhalte aktualisiert werden.

Der Wegumschalter WU ist beispielsweise ein Demultiplexer, der abhängig von Steuersignalen die Informationssignale entweder zum einen oder zum anderen Ausgang durchschaltet.

Der Adressenvergleicher AV ist in Fig. 2 dargestellt. Er besteht aus den beiden Komparatoren KOMP 1 und KOMP 2. Über den Leitungsweg L 12 werden dem Komparator KOMP 1 eine erste und dem Komparator KOMP 2 eine zweite Vergleichsinformation zugeführt. Bei den Vergleichsinformationen handelt es sich einmal um eine Höchst- und einmal um eine Niedrigstadresse. Die Komparatoren vergleichen die über den Leitungsweg L 9 zugeführten Adressen mit der Höchst- bzw. Niedrigstadresse und geben jeweils ein Ergebnissignal A und B aus. Diese werden zu einem als Steuersignal verwendbares Gesamtergebnis durch ein nachgeschaltetes UND-Gatter UG verknüpft und als Gesamtergebnissignal über den Leitungsweg L 11 ausgegeben.

Die Schaltungsanordnung arbeitet nach folgendem Schema: Über die Leitungswege L 19 und L 20 werden Beginn und Ende eines Übertragungsvorganges angefordert bzw. quittiert. Zu Beginn einer Übertragung sind die Torschaltungen TS 1 bis TS 4 gesperrt. Beim Lesen von Daten und Adressen aus der Speichereinheit werden die Daten und Adressen an die D-Eingänge der Teilspeicher TSP 1 für Daten und TSP 3 für Adressen angelegt. Mit dem von der Kontrolleinheit KE ausgesendeten Übernahmetakt werden sie von den Teilspeichern TSP 1 und TSP 3 übernommen. Anschließend werden die nächsten Daten und Adressen angelegt und von den Teilspeichern übernommen. Das Schreiben in die Teilspeicher TSP 1 und TSP 3 erfolgt mit der Datenübertragungsgeschwindigkeit der Speichereinheit. Der Wegumschalter WU ist für die Datenübertragung in Richtung Buseinheit eingestellt. Ist der Bus bereit, werden die Torschaltungen TS 1 und TS 3 geöffnet. Die Buseinheit übernimmt die Daten und Adressen mit der ihr gemäßen Datenübertragungsgeschwindigkeit.

Beim Schreiben von Daten und Adressen in die Speichereinheit werden die Daten an den D-Eingang des Teilspeichers TSP 2 und die Adressen an den Adressenumsetzer ARU angelegt. Die Schreibadressen sind logische Adressen, die der Adressenumsetzer ARU unmittelbar in physikalische Speicheradressen umwandelt. Die physikalischen Speicheradressen werden an den D-Eingang des Teilspeichers TSP 4 angelgt. Mit dem von der Kontrolleinheit KE gesendeten Übernahmetakt werden die Daten und Adressen in die Teilspeicher TSP 2 und TSP 4 übernommen. Anschließend werden die nächsten Daten und entsprechend aufbereiteten Adressen von den Teilspeichern TSP 2 und TSP 4 übernommen. Die Übernahme von Daten und Adressen in die Teilspeicher erfolgt mit der der Buseinheit gemäßen Datenübertragungsgeschwindigkeit. Ist die Speichereinheit bereit die Daten und Adressen zu übernehmen, werden die Torschaltungen TS 2 und TS 4 geöffnet und die Daten und Adressen von der Speichereinheit mit der ihr gemäßen Datenübertragungsgeschwindigkeit übernommen.

Bevor die vom Adressenumsetzer in physikalische Adressen umgewandelten Adressen in den Teilspeicher TSP 4 übernommen werden, werden die von der Buseinheit gesendeten Adressen auf Einhaltung einer Höchst- bzw. Niedrigstadresse hin geprüft. Wenn beide Bedingungen erfüllt sind, erfolgt die Übernahme in die jeweiligen Teilspeicher.

Die Speichereinheit sendet von Zeit zu Zeit Daten aus, die Informationen über freie physikalische Speicherplätze in der Speichereinheit beinhalten. Diese Daten werden durch den Wegumschalter WU zum Adressenumsetzer ARU umgeleitet, wo sie gespeichert werden. Die zu den Daten gehörenden Speicheradressen werden über den Leitungsweg L 14 zunächst der Buseinheit übergeben, über den die Adressen dann an den Adressenumsetzer ARU gelangen. Abhängig von den auf dem Leitungsweg L 10 übertragenen Steuersignalen werden die am Adressenumsetzer ARU ankommenden Adressen entweder als Adressen für zu speichernde Daten oder als Leseadressen gewertet. Sind die Adressen als Adressen für zu speichernde Daten zu werten, werden die über den Leitungsweg L 7 herangeführten Signale als Daten gespeichert. Im anderen Fall werden die Speicherinhalte über den Leitungsweg L 8 ausgegeben.

Es ist möglich, analog zum Wegumschalter WU, in den Leitungsweg L 15 einen zweiten Wegumschalter einzubauen, der die vom Adressenumsetzer ARU benötigten Speicheradressen direkt zuführt.

Eine nach obigen Verfahren arbeitende Anordnung ist insbesondere für virtuelle Speichereinheiten in Verbindung mit einem Multibus I verwendbar.

Claims (2)

1. Verfahren zur Vermeidung von Prozessorwartezeiten bei der Übertragung von Daten und Adressen zwischen einer virtuellen Speichereinheit mit schnellem Systemtakt und damit großer Datenübertragungsrate und einer Buseinheit mit langsamerem Systemtakt und damit kleinerer Datenübertragungsrate, dadurch gekennzeichnet,
daß die entweder von der virtuellen Speichereinheit oder von der Buseinheit gesendeten Daten und Adressen je Übertragungsrichtung gesondert und jeweils nach Daten und Adressen getrennt mit einer der jeweils der sendenden Einheit gemäßen Datenrate, ohne auf die Empfangsbereitschaft der jeweils anderen Einheit zu warten, zwischengespeichert werden,
daß die zwischengespeicherten Daten und Adressen von der jeweils empfangenden Einheit mit der ihr gemäßen Datenrate übernommen werden,
daß die von der Buseinheit gesendeten Adressen vor der Zwischenspeicherung entsprechend der von der Speichereinheit fortwährend aktuell ausgegebenen Informationen über die in der virtuellen Speichereinheit im Augenblick freien physikalischen Speicherplätze in neue Adressen abgeändert werden, und
daß vor der Zwischenspeicherung der von der Buseinheit gesendeten Daten und Adressen bzw. vor der Adressenumsetzung der von der Buseinheit gesendeten Adressen die von der Buseinheit gesendeten Adressen auf Einhaltung sowohl einer voreinstellbaren Höchst-, als auch einer voreinstellbaren Niedrigstadressen hin geprüft werden und die Zwischenspeicherung in Abhängigkeit vom Ergebnis dieser Prüfung ausgeführt wird.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet,
daß je Übertragungsrichtung zwei Teilspeicher (TSP 1, TSP 3 bzw. TSP 2, TSP 4) für Daten einerseits und Adressen andererseits vorgesehen sind,
daß die jeweils für eine Richtung zuständigen Teilspeicher (TSP 1, TSP 3 bzw. TSP 2, TSP 4) takteingangsseitig mit je einem Steuerausgang (TSPB bzw. TSPS) einer Kontrolleinheit (KE) verbunden sind,
daß der im Datenübertragungsweg in Richtung Buseinheit liegende Teilspeicher (TSP 1) ausgangsseitig mit einem von der Kontrolleinheit (KE) gesteuerten Wegumschalter (WU) und alle anderen Teilspeicher (TSP 2, TSP 3, TSP 4) jeweils ausgangsseitig mit einer Torschaltung (TS 2, TS 3, TS 4) verbunden sind,
daß ein erster Ausgang des Wegumschalters (WU) mit einer weiteren Torschaltung (TS 1) und ein zweiter Ausgang über den Leitungsweg (L 7) mit einem ersten Eingang eines Adressenumsetzers (ARU) verbunden ist,
daß jeweils die für eine Übertragungsrichtung zuständigen Torschaltungen (TS 1, TS 3 bzw. TS 2, TS 4) paarweise mit jeweils einem Steuereingang (STSB bzw. STSS) der Kontrolleinheit (KE) verbunden sind,
daß ein Busanschluß (DEAB) für auszusendende und zu empfangende Daten einerseits mit dem Ausgang der im Datenübertragungsweg in Richtung Buseinheit liegenden Torschaltung (TS 1) und andererseits mit einem Eingang des im Datenübertragungsweg in Richtung Speichereinheit liegenden Teilspeichers (TSP 2) verbunden ist,
daß die im Adressenübertragungsweg (L 15, L 16) in Richtung Buseinheit liegende Torschaltung (TS 3) mit einem Busanschluß (AAB) für zu empfangende Adressen verbunden ist,
daß ein Busanschluß (AEB) für auszusendende Adressen mit einem zweiten Eingang des Adressenumsetzers (ARU) über einen Leitungsweg (L 9) und mit einem ersten Eingang eines Adressenvergleichers (AV) verbunden ist,
daß ein dritter Eingang des Adressenumsetzers (ARU) mit einem Steuerausgang (SARU) der Kontrolleinheit (KE) und der Ausgang des Adressenumsetzers (ARU) mit dem Eingang des im Adressenübertragungsweg (L 8) in Richtung virtueller Speichereinheit liegenden Teilspeichers (TSP 4) verbunden ist,
daß ein zweiter Eingang des Adressenvergleichers (AV) mit einem Steuerausgang (SAV) und der Ausgang des Adressenvergleichers (AV) mit einem Informationseingang (IAV) der Kontrolleinheit (KE) verbunden ist,
daß ein Speicheranschluß (DEAS) für auszusendende und zu empfangende Daten einerseits mit dem Eingang des im Datenübertragungsweg in Richtung Buseinheit liegenden Teilspeichers (TSP 1) und andererseits mit dem Ausgang der im Datenübertragungsweg in Richtung Speichereinheit liegenden Torschaltung (TS 2) verbunden ist,
daß ein virtueller Speicheranschluß für auszusendende und zu empfangende Adressen (AEAS) einerseits mit dem Eingang des im Adressenübertragungsweg in Richtung Buseinheit liegenden Teilspeichers (TSP 3) und andererseits mit dem Ausgang des im Adressenübertragungsweg in Richtung Speichereinheit liegenden Torschaltung (TS 4) verbunden ist, und
daß ein Steuereingang (S 1) der Kontrolleinheit (KE) mit einem ersten Speichersteueranschluß (SS 1) und ein Steuerausgang (S 2) der Kontrolleinheit (KE) mit einem zweiten Speichersteueranschluß (SS 2) verbunden ist.