DE3727434C2 - Anordnung zum Übertragen von in mehrere Teilwörter unterteilten Datenwörtern - Google Patents

Description

Die Erfindung betrifft eine Anordnung zum Übertragen von in mehrere Teilwörter unterteilten Datenwörtern zwischen zwei Steuer­ einheiten gemäß dem Oberbegriff des Anspruchs 1. Eine solche Anordnung ist aus der DE 26 10 428 A1 bekannt.

In Datenverarbeitungsanlagen werden häufig Steuereinheiten ein­ gesetzt, die mit unterschiedlichen Datenwortbreiten arbeiten. Z. B. kommt es in Automatisierungssystemen vor, daß die Signal­ former, wie Analog-Digital-Umsetzer, Digital-Analog-Umsetzer, Zeitgeber, Zähler und dergleichen, eine größere Wortbreite aufweisen als der verarbeitende Zentralprozessor. Ein einzelnes Wort solcher Signalformer kann zwei Byte belegen, wohingegen die interne Verarbeitungsbreite der Zentraleinheit auf ein Byte begrenzt ist. Datenwörter größerer Breite müssen dann byte­ weise übertragen werden. Allgemein tritt dieses Problem bei der Anpassung der Schnittstellen von unterschiedlichen Geräten auf, die mit unterschiedlicher Geschwindigkeit und/oder Wortbreiten arbeiten und bei denen Datenwörter unterteilt übertragen wer­ den. Zur Entkopplung von Datenwegen unterschiedlicher Breite und Übertragungsgeschwindigkeit setzt man Pufferspeicher ein, in welche Übertragungssteuerungen die zu übertragenden Daten einschreiben und auslesen. Es kann dann der Fall eintreten, daß die eine Steuereinheit ein Wort nur teilweise eingeschrieben hat und die andere Steuereinheit darauf das gesamte Wort ab­ ruft, bevor die erste Einheit das Wort vollständig einschreiben konnte. Die zweite Steuereinheit empfängt dann ein verfälschtes Wort. Entsprechend tritt ein Fehler dann auf, wenn die eine Steuereinheit einen ersten Wortteil aus einem Speicherbereich des Pufferspeichers abruft und die andere Einheit ein voll­ ständiges Wort in denselben Speicherbereich einträgt, bevor die erste Steuerung den zweiten Wortteil abrufen kann. Diese Schwierigkeit könnte dadurch behoben werden, daß ein Wort von z. B. zwei Byte erst dann als gültig erklärt wird, wenn auf ein Wertepaar zweimal zugegriffen ist. Dieses Verfahren ist aber dann ungeeignet, wenn Wort- und Byte-Zugriffe gemischt auftreten. Auch könnte man zusammengehörende Informationen mit einer Kennung versehen. Werden dann nicht zusammen­ gehörende Informationen übertragen, erkennt eine in der emp­ fangenden Einheit untergebrachte Auswertelogik den Fehler. Dieses Verfahren hat den Nachteil, daß zusätzliche Informa­ tionen übertragen werden müssen und daß die Auswertung in jedem einzelnen Datenendgerät, z. B. Signalformer, erfolgen muß.

Bei der aus der oben erwähnten DE 26 10 428 A1 bekannten Anordnung werden zur Übertragung von in mehrere Teilwörter unterteilten Datenwörtern zwischen zwei Steuereinheiten die Teilwörter eines Datenwortes in einem Pufferspeicher unter aufeinanderfolgenden Adressen gespeichert. In einem Adressen­ register wird der Adressenbereich eingetragen, in dem die eine Steuereinheit ein Datenwort einschreibt oder aus dem sie ein Datenwort ausliest. Ein Adressenvergleicher dient zum Vergleich der von der zweiten Steuereinheit zugeführten Adresse und dem im Adressenregister enthaltenen Adressen­ bereich, und eine Logikschaltung gibt ein Kollisionssignal an die zweite Steuereinheit ab, wenn die von dieser zugeführte Adresse in den im Adressenregister gespeicherten Adressen­ bereich fällt. Wenn eine Kollision droht, wird bei einer Datenübertragung von dem Pufferspeicher zu der zweiten Steuereinheit ein Sperrsignal für die erste Steuereinheit er­ zeugt, um zu verhindern, daß der Lesevorgang aus dem Puffer­ speicher den Schreibvorgang in den Pufferspeicher überholen kann. Der Lesevorgang ist jedoch damit an den Schreibvorgang angebunden und bezüglich der Geschwindigkeit von diesem ab­ hängig.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung der im Oberbegriff des Anspruchs 1 angegebenen Art zu schaffen, die unter Vermeidung der Nachteile der bekannten Anordnung verhindert, daß bei Anpassung unterschiedlicher Schnittstellen mittels eines Pufferspeichers Teile verschie­ dener Wörter unerkannt als ein Wort übertragen werden.

Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen gelöst.

Die Logikschaltung sorgt dafür, daß, wenn die eine Steuer­ einheit einen Wortteil in den Pufferspeicher eingetragen oder aus diesem ausgelesen hat, die andere Einheit den anderen Wortteil nicht verändern kann. Ferner verhindert die Logik­ schaltung, daß, wenn die eine Einheit einen Wortteil einge­ tragen hat, die andere Einheit das gesamte Wort, das dann aus Teilen verschiedener Worte besteht, auslesen kann. Das gleichzeitige Lesen desselben Wortes von beiden Steuer­ einheiten ist unschädlich und braucht daher nicht verhindert zu werden. Gleichzeitiges Schreiben in denselben Speicher­ bereich tritt normalerweise nicht auf und kann im allgemeinen außer acht gelassen werden.

Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Anhand der Zeichnung wird im folgenden ein Ausführungsbeispiel mit weiteren Ausgestaltungen der Erfindung beschrieben.

Mit STE1, STE2 sind zwei Steuereinheiten bezeichnet, zwischen denen Daten übertragen werden sollen. Die Wortbreite der Daten beträgt 1 oder 2 Byte. Die beiden Steuereinheiten STE1, STE2 arbeiten asynchron. Zwischen sie ist ein Pufferspeicher PSP, vorteilhaft ein sogenanntes Dual-Port-RAM, geschaltet. Zwischen diesem und den Steuereinheiten STE1, STE2 werden die Daten über je eine 8 bit-breite Datenleitung DAB1, DAB2 übertragen. Die Adressen werden dem Pufferspeicher über Adressenleitungen ADB1, ADB2 mit einer Breite von 16 bit zugeführt. Schreibsignale werden auf Leitungen WT1, WT2, Lesesignale auf die Leitungen RD1, RD2 geschaltet. Die Schreib- und Lesesignale der Steuer­ einheit STE1 gelangen über ODER-Glieder OR4, OR5 direkt auf Eingänge WE, OE des Pufferspeichers PSP. Von der Steuereinheit STE2 erreicht nur das Lesesignal über das ODER-Glied OR5 un­ mittelbar den Eingang OE des Pufferspeichers PSP. Das Schreib­ signal auf der Leitung WT2 wird auf den einen Eingang eines UND-Gliedes U3 gegeben, von dem es gesperrt werden kann. Die Schreib- und Lesesignale werden einer Logikschaltung zugeführt, die je nach Kombination der Signale ein Kollisionssignal über eine Leitung COL der Einheit STE2 zuführt und das UND-Glied U3 sperrt oder freigibt. Eine solche Kollision kann nur dann auf­ treten, wenn die beiden Steuereinheiten gleichzeitig auf den­ selben Speicherbereich zugreifen, wobei dieser Speicherbereich eine Kapazität von einem Datenwort hat. Im Ausführungsbeispiel habe ein Datenwort eine Breite von 2 Byte. Bei einer Zellen­ kapazität von 8 Bit besteht daher der Speicherbereich aus zwei Zellen. Die Adressen dieser Zellen sollen sich in nur einem Bit, zweckmäßig dem niederwertigsten, unterscheiden.

Wenn die Steuereinheit STE1 ein Datenwort in den Pufferspeicher PSP einträgt, schaltet sie den ersten Wortteil und die Adresse der Zelle, in der dieser Wortteil abgelegt werden soll, auf die Leitungen DAB1, ADB1 und ferner ein Schreibsignal auf die Lei­ tung WT1. Das Einschreiben des zweiten Wortteiles erfolgt in gleicher Weise mit einer um Eins erhöhten Adresse. Zum Lesen eines Wortes werden nacheinander die beiden Adressen auf die Adressenleitung ADB1 und jeweils ein Lesesignal auf die Lei­ tung RD1 geschaltet. Will während des Einschreibens oder Aus­ lesens eines Wortes durch die Steuereinheit ST1 die Einheit STE2 ein Wort in einen anderen Speicherbereich eintragen oder aus einem anderen Bereich lesen, so geschieht dies durch Auf­ schalten von Adressen auf die Adressenleitung ADB2, eines Schreib- oder eines Lesesignals auf eine der Leitungen WT2, RD2 und durch Aufschalten der Wortteile auf die Leitungen DAB2. In diesem Falle ist das UND-Glied U3 freigegeben, so daß die Ein­ heit STE2 zum Lesen und Schreiben ungehinderten Zugriff zum Pufferspeicher PSP hat. Selbstverständlich sind die bekannten Maßnahmen zu treffen, damit nicht beide Steuereinheiten gleich­ zeitig zum Pufferspeicher PSP zugreifen, sondern nur nach je­ weils den kleinsten zulässigen Zeitabständen, den minimalen Zugriffszeiten.

Je 15 der 16 Bit der von den Einheiten STE1, STE2 abgegebenen Adressen sind Eingängen A, B eines Adressenvergleichers ADV zugeführt, wobei die Adressen von der Einheit STE1 zunächst einem Adressenregister ADR zugeführt werden. Mit einem Schreib- oder Lesesignal, die in einem ODER-Glied OR1 miteinander ver­ knüpft werden und dessen Ausgang mit dem Takteingang des Adres­ senregisters verbunden ist, werden die 15 Adressenbit in das Adressenregister ADR übernommen und an den Eingang A des Adres­ senvergleichers gelegt. Will nun die Einheit STE2 auf denselben Speicherbereich zugreifen, sind die an den Eingängen A, B lie­ genden Adressen gleich, und es erscheint am Ausgang A=B des Adressenvergleichers ADV log. "1"-Signal, das den einen Eingän­ gen von UND-Gliedern U1, U2 zugeführt wird. Die Lesebefehle der Einheit STE1 werden ferner dem S-Eingang eines RS-Flip-Flop RSF1 zugeführt, dessen Ausgang Q mit dem zweiten Eingang des UND-Gliedes U2 verbunden ist. Das an dessen Ausgang erschei­ nende log. "1"-Signal gelangt über ein ODER-Glied OR2 auf den D-Eingang eines D-Flip-Flops DFF2, dessen Takteingang mit der Leitung WT2 verbunden ist. Will also die Einheit STE2 ein Wort in den Speicherbereich eintragen, aus dem die Einheit STE1 be­ reits einen Wortteil ausgelesen hat, wird das D-Flip-Flop DFF2 gesetzt. Ihr Ausgangssignal wird an einem Eingang eines ODER- Gliedes OR3 invertiert. Da der zweite Eingang dieses ODER- Gliedes OR3 von der Einheit STE2 über eine Leitung WF, deren Funktion weiter unten erläutert wird, "0"-Signal erhält, ist das UND-Glied U3 für das Schreibsignal der Einheit STE2 ge­ sperrt. Es erfolgt daher kein Speichereintrag, und die Einheit STE2 kann den unverfälschten zweiten Wortteil abrufen. Das Aus­ gangssignal des D-Flip-Flops DFF2 wird über ein ODER-Glied OR6 und eine Leitung COL als Kollisionssignal der Einheit STE2 zugeführt. Diese kann daher später das Einschreiben erneut versuchen.

Will die Einheit STE2 gleichzeitig dasselbe Wort lesen wie die Einheit STE1, gibt zwar das UND-Glied U2 wieder "1"-Signal ab, das D-Flip-Flop DFF2 erhält aber kein Taktsignal, so daß kein Kollisionssignal über die Leitung COL der Einheit STE2 zuge­ führt wird. Da dem Eingang OE des Pufferspeichers PSP über das ODER-Glied OR5 sowohl die Lesesignale der Einheit STE1 als auch die der Einheit STE2 zugeführt werden, erfolgt das gleichzei­ tige Lesen ungehindert.

Trägt die Steuereinheit STE1 ein Wort in den Pufferspeicher PSP ein, so wird mit dem Schreibsignal auf der Leitung WT1 ein zweites RS-Flip-Flop RSF2 gesetzt. Greift die Einheit STE2 auf denselben Speicherbereich wie die Einheit STE1 zu, z. B. zum Lesen eines Wortes, ist die UND-Bedingung am Eingang eines UND-Gliedes U1 erfüllt, an das der Vorbereitungseingang D eines zweiten taktflankengesteuerten Flip-Flops DFF1 angeschlossen ist. Mit dem Leseimpuls der Einheit STE2 wird dieses Flip-Flop gesetzt und die Kollision über das ODER-Glied OR6 und die Lei­ tung COL der Einheit STE2 gemeldet. Diese liest zwar das Wort aus, wegen der Kollisionsmeldung wird das empfangene Wort je­ doch für ungültig erklärt.

Ein letzter Kollisionsfall besteht darin, daß beide Einheiten STE1, STE2 in denselben Speicherbereich ein Wort eintragen wol­ len. In diesem Falle wird das über das ODER-Glied OR2 vom Aus­ gangssignal des UND-Gliedes U1 vorbereitete taktflankenge­ steuerte Flip-Flop DFF2 durch das Schreibsignal der Einheit STE2 gesetzt, so daß-die Kollision der Einheit STE2 gemeldet und das Schreibsignal der Einheit STE2 vom UND-Glied U3 ge­ sperrt wird.

Nach jedem Zugriff der Steuereinheit STE1 auf den Pufferspei­ cher PSP ist in das Adressenregister ADR eine Adresse einge­ tragen und einer der beiden RS-Flip-Flops gesetzt. Damit kann die Einheit STE2 auf den Adressenbereich nur beschränkt zugrei­ fen. Um diesen Zustand aufzuheben, sind die Schreib- und Lese­ signale der Einheit STE2 über ein ODER-Glied OR7 einem Verzöge­ rungsglied VZ zugeführt, an das die Rücksetzeingänge sämtlicher Flip-Flops RSF1, RSF2, DFF1, DFF2 angeschlossen sind. Bei einem zweiten Zugriff der Einheit STE2 ist dann der adressierte Spei­ cherbereich zugänglich.

Im Ausführungsbeispiel werden nur die Adressen der Einheit STE1 in einem Adressenregister gespeichert werden, nicht aber die der Einheit STE2. Dies ist wegen der Annahme möglich, daß die Einheit STE2 die Wortteile unmittelbar nacheinander in den Pufferspeicher eintragen oder aus diesem auslesen kann, ohne von der Einheit STE1 unterbrochen zu werden. Liegt diese Vor­ aussetzung nicht vor, ist auch dem Eingang B des Adressenver­ gleichers ADV ein Register vorzuschalten. Auch weitere Änderun­ gen des Ausführungsbeispiels sind im Rahmen der Erfindung möglich. Beispielsweise können die UND-Glieder U1, U2 den Setzeingängen S der RS-Flip-Flops RSF1, RSF2 vorgeschaltet werden, wobei die einen Eingänge der UND-Glieder an den Ausgang A=B des Adressenvergleichers ADV angeschlossen und den anderen Eingängen die Schreib- bzw. die Leseimpulse zugeführt sind. Dadurch wird erreicht, daß nur bei Adressengleichheit die RS-Flip-Flops RSF1, RSF2 geschaltet werden. Durch die Voraus­ setzung, daß ein Wort aus 2 Byte besteht und die Adressen für die beiden Wortteile sich in nur einem Bit unterscheiden, ist der Adressenvergleich besonders einfach. Selbstverständlich kann ein Wort auch mehr als 2 Byte haben, und es kann der Adressenbereich je Wort auch in anderer Weise, z. B. durch Angabe von Basisadresse und Zellenzahl angegeben werden.

Zum Ausschalten der beschriebenen Kollisionssperre kann die Steuereinheit STE2 auf eine Leitung WF ein Signal schalten, welches das UND-Glied U3 für alle Schreibsignale auf der Lei­ tung WT2 freigibt. In diesem Falle sind die Kollisionssignale auf der Leitung COL unwirksam.

Claims (8)

1. Anordnung zum übertragen von in mehrere Teilwörter unter­ teilten Datenwörtern zwischen zwei Steuereinheiten (STE1, STE2)

• - mit einem Pufferspeicher (PSP), in dem die Teilwörter eines Datenwortes in aufeinanderfolgenden Adressen gespeichert sind,
• - mit einem Adressenregister (ADR), in dem der Adressen­ bereich eingetragen wird, in den die eine Steuereinheit (STE1) ein Datenwort einschreibt oder aus dem sie ein Datenwort ausliest,
• - mit einem Adressenvergleicher (ADV), der die von der zwei­ ten Steuereinheit (STE2) zugeführten Adressen mit dem im Adres­ senregister (ADR) enthaltenen Adressenbereich vergleicht,
• - mit einer Logikschaltung (RSF1, RSF2, U1, U2, DFF1, DFF2), die ein Kollisionssignal an die zweite Steuereinheit abgibt, wenn die von dieser zugeführte Adresse in den im Adressenregi­ ster (ADR) gespeicherten Adressenbereich fällt,
  dadurch gekennzeichnet,
  daß die Logikschaltung (RSF1, RSF2, . . .) ein Speichersperr­ signal erzeugt, welches das Einschreiben in den Pufferspei­ cher (PSP) von der zweiten Steuereinheit (STE2) oder das Lesen aus dem Pufferspeicher (PSP) in die zweite Steuereinheit sperrt und das Kollisionssignal an die zweite Steuereinheit (STE2) sendet, wenn die von der zweiten Steuereinheit (STE2) zugeführte Adresse in den im Adressenregister (ADR) gespeicherten Adressenbereich fällt und wenn eine der beiden Steuereinheiten (STE1, STE2) ein Schreib­ signal abgibt.

2. Anordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Speichersperrsignal das Einschrei­ ben von Daten aus der einen Steuereinheit (STE2) in den Pufferspei­ cher (PSP) sperrt.

3. Anordnung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß von der einen Steuereinheit (STE1) abgegebene Lese- und Schreibsignale RS-Flip-Flops (RSF1, RSF2) zugeführt werden, deren Ausgänge mit den einen Eingängen von UND-Gliedern (U1, U2) verbunden sind, deren anderen Ein­ gänge an den Adressenvergleicher (ADV) angeschlossen sind, und deren Ausgänge mit den Schreib- und Lesesignalen der anderen Steuereinheit (STE2) derart verknüpft sind, daß, wenn die zweite Steuereinheit (STE2) eine Adresse aus dem in das Adres­ senregister (ADR) eingetragenen Adressenbereich aufruft, das Speichersperrsignal und/oder das Kollisionssignal abgegeben wird, wenn eine der beiden Steuereinheiten ein Schreibsignal abgibt.

4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß das Schreibsignal der zweiten Steuereinheit (STE2) gesperrt wird, wenn die erste Steuerein­ heit (STE1) ein Lesesignal abgibt.

5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß an das erste UND-Glied (U1) der Vorbereitungseingang (D) eines taktflankengesteuerten Flip- Flops (DFF1) angeschlossen ist, dessen Takteingang das Lese­ signal der zweiten Steuereinheit (STE2) zugeführt ist, daß an das zweite UND-Glied (U2) der Vorbereitungseingang (D) eines zweiten taktflankengesteuerten Flip-Flops (DFF2) angeschlossen ist, dessen Takteingang das Schreibsignal der zweiten Steuer­ einheit (STE2) zugeführt ist und daß die Ausgänge der takt­ flankengesteuerten Flip-Flops (DFF1, DFF2) über ein ODER- Glied (OR4) verbunden sind, dessen Ausgangssignal als Kolli­ sionssignal der Steuereinheit (STE2) zugeführt ist.

6. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß an das erste UND-Glied (U1) der Vorbereitungseingang (D) eines taktflankengesteuerten Flip- Flops (DFF1) angeschlossen ist, dessen Takteingang das Lese­ signal der zweiten Steuereinheit (STE2) zugeführt ist, daß an das zweite UND-Glied (U2) der Vorbereitungseingang (D) eines zweiten taktflankengesteuerten Flip-Flops (DFF2) angeschlossen ist, dessen Takteingang das Schreibsignal der zweiten Steuer­ einheit (STE2) zugeführt ist, und dessen Ausgangssignal als Speichersperrsignal dem ersten Eingang eines UND-Gliedes (U3) zugeführt ist, dem ferner das Schreibsignal der zweiten Steuer­ einheit (STE2) zugeführt ist, derart, daß das Schreibsignal gesperrt ist, wenn das taktflankengesteuerte Flip-Flop (DFF2) gesetzt ist.

7. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Lese- und das Schreib­ signal der zweiten Steuereinheit (STE2) einem Verzögerungsglied (VZ) zugeführt sind, an das die Rücksetzeingänge der Flip-Flops angeschlossen sind.

8. Anordnung nach Anspruch 6 oder 7, dadurch ge­ kennzeichnet, daß dem UND-Glied (U3) von der Steuereinheit (STE2) ein Freigabesignal zuführbar ist.