DE3723121C2 - - Google Patents

Description

Die Erfindung betrifft eine Prüfsteuerschaltung für eine integrierte Schaltung gemäß dem Oberbegriff des Patentanspruchs 1.

In Forschung und Entwicklung werden in bezug auf integrierte Halbleiterschaltkreise mit hoher Packungsdichte wachsende Anstrengungen unternommen, mit dem Schwergewicht auf Größtintegration (VLSI) mit einer wachsenden Anzahl von Funktionsblöcken, die auf unterschied­ lichen Halbleiterchips hergestellt wurden. Ein typisches Beispiel für Größtintegration ist in Fig. 1 dargestellt und umfaßt mehrere Funktionsblöcke 1, 2, 3 und 4, die auf einem einzelnen Halbleiterchip 5 hergestellt wurden und elektrisch mit einer Gruppe von Eingangssignal- Steckerstiften 6, einer Gruppe von Ausgangssignal-Stecker­ stiften 7 und miteinander verbunden sind. Nach der Her­ stellung der Größtintegration werden die Funktionsblöcke darauf geprüft, ob jeder Funktionsblock die erwarteten Betriebsanforderungen erfüllt. Aus diesem Grunde ist eine größtintegrierte Schaltung, die Funktionsblöcke hat, mit einer Prüfsteuer­ schaltung versehen, und ein typisches Beispiel für eine Prüfsteuerschaltung ist in Fig. 2 der Zeichnungen darge­ stellt.

In Fig. 2 der Zeichnungen ist eine Prüfsteuerschaltung zusammen mit Funktions­ blöcken 8, 9 und 10 dargestellt, die jeweils vorher fest­ legbare Funktionen ausführen können, die jeweils gleich sind. Die Prüfsteuerschaltung weist mehrere Gruppen von Auswahlschaltungen auf, die den jeweiligen Funktionsblöcken 8, 9 und 10 zugeordnet sind, es ist jedoch nur eine Auswahlschaltung jeder Gruppe dargestellt und durch Bezugsziffern 11, 12 oder 13 bezeichnet. Die Auswahlschaltung 11 ist mit zwei Eingangsknotenpunkten versehen, von denen einer mit einem Datenbit eines ersten externen Datensignals (von dem zwei Datenbits mit I₀₁ und I₁₁ bezeichnet sind) und der andere mit einem Datenbit eines externen Prüf­ signals versorgt wird (von dem zwei Bits mit I₂₁ und I₂₂ bezeichnet sind). Die Auswahlschaltung 12 weist ebenfalls zwei Eingangsknotenpunkte auf, von denen einer mit einem Datenbit eines externen Datensignals (von dem zwei Bits mit I₀₂ und I₁₂ bezeichnet sind) und der andere mit dem Datenbit I₂₁ des externen Prüfsignals versorgt wird. In entsprechender Weise weist die Auswahlschaltung 13 zwei Eingangsknotenpunkte auf, von denen einer mit einem Datenbit eines dritten externen Datensignals (von dem zwei Bits mit I₀₃ und I₁₃ bezeichnet sind) und der andere mit dem Datenbit I₂₁ des externen Prüfsignals versorgt wird. Sämtliche dem Funktionsblock 8 zugeordnete Auswahlschaltungen reagieren auf ein Steuer­ signal S1 und übertragen entweder das erste externe Daten­ signal oder das externe Prüfsignal an den Funktionsblock 8. Auf ähnliche Weise reagieren die den Funktionsblöcken 9 und 10 zugeordneten Aus­ wahlschaltungen auf das Steuersignal S1 und übertragen entweder das zweite und dritte externe Datensignal oder das externe Prüfsignal an die Funktionsblöcke 9 beziehungsweise 10. Wenn die Funktionsblöcke 8, 9 und 10 mit dem ersten beziehungsweise zweiten be­ ziehungsweise dritten externen Datensignal versorgt werden, führen die Funktionsblöcke 8, 9 und 10 die vorher festlegbare Betriebsweise aus und erzeugen ein erstes, zweites und drittes Ausgangssignal S2, S3 und S4, von denen jedes aus mehreren Datenbits besteht. Das erste, zweite und dritte Ausgangssignal S2, S3 und S4 wird einer Auswahlschaltung 14 zugeführt, welche auf ein Steuersignal S5 reagiert und fähig ist, eines dieser drei Ausgangssignale S2, S3 und S4 an eine Gruppe von Ausgangsanschlüssen 15 zu übermitteln.

Um die Komponentenfunktionsblöcke zu untersuchen, veranlaßt das Steuersignal S1 sämtliche Auswahlschaltungen dazu, das externe Prüfsignal an die Funktionsblöcke 8, 9 und 10 zu übertragen. Dann führen die Funktionsblöcke 8, 9 und 10 die vorher festlegbaren Funktionen aus und erzeugen das erste, zweite und dritte Ausgangssignal S2, S3 und S4 auf der Grundlage des gemeinsamen externen Prüfsignals. Sämtliche Ausgangs­ signale S2, S3 und S4 werden der Auswahlschaltung 14 zugeführt, so daß diese nacheinander das erste, zweite und dritte Ausgangssignal S2, S3 und S4 an die Ausgangsan­ schlüsse 15 übergibt und dabei das Steuersignal S5 ändert. Dann werden die Funktionsblöcke 8, 9 und 10 durch Vergleich des ersten, zweiten und dritten Ausgangs­ signals S2, S3 und S4 mit einem erwarteten Wert untersucht. Bei dieser Prüfschaltung tritt allerdings ein Problem auf, das darin besteht, daß ein langer Zeitraum erforderlich ist, um den Prüfvorgang für sämtliche Funktionsblöcke durchzuführen. Dies liegt daran, daß sämtliche Ausgangssignale der Funktionsblöcke nacheinander durch die Auswahlschal­ tung 14 ausgelesen werden, selbst wenn einige der Funktionsblöcke so ausgelegt sind, daß sie die vorher festlegbare Funktion in identischer Weise ausführen.

Die Prüfung von integrierten Schaltungen, die in meh­ rere Funktionsblöcke unterteilt sind, ist beispielsweise in der DE-OS 24 13 805 beschrieben.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine Prüfsteuerschaltung anzugeben, bei der eine inte­ grierte Schaltung mit mehreren Funktionsblöcken schnell ge­ prüft und Schaltungsfehler erkannt werden können.

Die Lösung dieser Aufgabe erfolgt durch die im Patentanspruch 1 angegebenen Merkmale; die Unteransprüche betreffen vorteilhafte Ausgestaltungen der Erfindung.

Im Prüfmodus werden erfindungsgemäß die Funktions­ blöcke gleichzeitig geprüft und mit dem gleichen Prüfsignal beaufschlagt, so daß sie wegen ihrer Funktionsgleichheit das gleiche Ausgangssignal liefern. Diese Ausgangssignale werden von einer Logikschaltung nach einer vorgegebenen Be­ ziehung zu einem gemeinsamen Ausgangssignal verknüpft. Ar­ beitet einer der Funktionsblöcke fehlerhaft, so weicht sein Ausgangssignal von dem der anderen Funktionsblöcke ab, und die logische Verknüpfung der Ausgangssignale in der Logik­ schaltung ergibt nicht mehr den Sollzustand des gemeinsamen Ausgangssignals. Zusätzlich wird erfindungsgemäß überprüft, ob die Logikschaltung ordnungsgemäß arbeitet.

Durch die erfindungsgemäße Ausgestaltung der Prüfsteu­ erschaltung ist es somit möglich, bei Vorliegen gleicher Funktionshöhe eine sehr schnelle Prüfung der integrierten Schaltung durchzuführen.

Die Erfindung wird nachstehend anhand zeichnerisch dargestellter bevorzugter Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 1 eine Aufsicht auf einen Schaltkreis in Größt­ integration, bei welchem die vorliegende Erfindung ange­ wendet wird;

Fig. 2 ein Blockschaltbild der allgemeinen Anordnung eines typischen Beispiels einer Prüfsteuerschaltung;

Fig. 3 ein Blockschaltbild der allgemeinen Anordnung einer Prüfsteuerschaltung, welche die Schwierigkeiten vermeidet, die bei der in Fig. 2 dargestellten Prüf­ steuerschaltung auftreten;

Fig. 4 ein Blockschaltbild der allgemeinen Anordnung einer weiteren erfindungsgemäßen Prüfsteuerschaltung; und

Fig. 5 ein Blockschaltbild der allgemeinen Anordnung einer weiteren erfindungsgemäßen Prüfsteuerschaltung.

Ein Versuch, die bei der in Fig. 2 dargestellten Prüfschaltung auftretenden Schwierigkeiten zu überwinden, ist in Fig. 3 der Zeichnungen zusammen mit den Funktionsblöcken 21 und 22 dargestellt, welche identische zugehörige vorher festlegbare Funktionen ausführen. Die in Fig. 3 dargestellte Prüf­ schaltung umfaßt zwei Gruppen von Auswahlschaltungen 23 bis 28, welche im Betrieb entweder ein erstes und ein zweites externes Datensignal oder ein gemeinsames externes Prüfsignal S6 an die zugehörigen Funktionsblöcke 21 und 22 in Abhängigkeit von einem Steuer­ signal 21 und 22 in Abhängigkeit von einem Steuer­ signal S7 übertragen. Wenn entweder das erste oder zweite externe Datensignal oder das gemeinsame externe Prüfsignal S6 an die Funktionsblöcke 21 und 22 angelegt wird, führen die Funktionsblöcke 21 und 22 den vorher festgelegten Betrieb durch und erzeugen ein erstes beziehungseise zweites Ausgangssignal S8 und S9, die an eine Gruppe von UND-Gattern 29 weitergegeben werden. Dann wird das Ausgangssignal S8 dem zweiten Ausgangs­ signal S9 zur Erzeugung eines Ausgangssignals S10 zuaddiert. Das gemeinsame externe Prüfsignal S6 wird an die Funktionsblöcke 21 und 22 gelegt, so daß das erste Ausgangssignal S8 eine identische Bitfolge aufweist wie das zweite Ausgangssignal S9 und das Ausgangs­ signal S10 des UND-Gatters 29, sofern die Funktionsblöcke 21 und 22 störungsfrei arbeiten. Im Ergebnis werden die Funktionsblöcke 21 und 22 auf der Grundlage des Ausgangssignals S10 fort­ während untersucht. Die in Fig. 3 dargestellte Prüfsteuer­ schaltung kann die Funktionsblöcke 21 und 22 mit identischen Funktionen in einem kurzen Zeitraum, verglichen mit der Prüfsteuerschaltung gemäß Fig. 2, untersuchen. Bei der in Fig. 3 dargestellten Prüfsteuerschaltung tritt allerdings in bezug auf die Betriebssicherheit eine weitere Schwie­ rigkeit auf. Falls nämlich bei den UND-Gattern 29 eine Störung auftritt und diese ein Ausgangssignal S10 erzeugen, dessen Bitfolge mit dem erwarteten Ergebnis identisch ist, obwohl die Bitfolge des ersten und zweiten Ausgangs­ signals S8 und S9 voneinander verschieden ist, würde nämlich als Ergebnis der Überprüfung eine ordnungsgemäße Funktion der Funktionsblöcke erhalten werden.

In Fig. 4 der Zeichnungen ist die allgemeine Anordnung einer erfindungsgemäßen Prüfsteuerschaltung dargestellt, die auf einem einzelnen Halbleiterchip 31 zusammen mit Funktionsblöcken 32, 33 und 34 hergestellt wurde. Die Funktionsblöcke 32, 33 und 34 weisen jeweils identische Funktionen auf. Der Halbleiterchip 31 ist mit einer Gruppe von Eingangsanschlüssen 35 und einer Gruppe von Ausgangsanschlüssen 36 versehen, und einige der Eingangsanschlüsse 35 werden mit einem gemein­ samen Prüfsignal S11, einem Prüfmodussignal S12 und einem Steuersignal S13 versorgt. Hierbei bilden in Kombination das Prüfmodussignal S12 und das Steuersignal S13 ein Befehlssignal S25.

Die in Fig. 4 dargestellte Prüfsteuerschaltung umfaßt Auswahlschaltungen 37, 38 und 39 und Übertragungsgatter Q1, Q2 und Q3, welche an die Auswahlschaltungen 37, 38 und 39 angeschlossen und dem jeweiligen Funktionsblock 32, 33 beziehungsweise 34 zugeordnet sind. Die Auswahlschaltungen 37, 38 und 39 reagieren auf das Prüfmodussignal S12 und übertragen das gemeinsame Prüf­ signal S11 an die Funktionsblöcke 32, 33 bezie­ hungsweise 34. Dagegen übertragen die Auswahlschaltungen 37, 38 beziehungsweise 39 Datensignale S14, S15 und S16 an die Funktionsblöcke 32, 33 und 34 in Abwesen­ heit des Prüfmodussignals S12. Wenn das gemeinsame Prüf­ signal S11 an den Funktionsblöcken 32, 33 und 34 anliegt, so führen diese die zugehörige Betriebs­ weise aus und erzeugen ein erstes, zweites und drittes Ausgangssignal S17, S18 und S19, die jeweils aus ersten und zweiten Bits bestehen. Der Funktionsblock 32 ist in seiner Funktion identisch mit dem Funktionsblock 33, so daß der Funktionsblock 32 das erste Ausgangssignal S17 mit einer Bitfolge erzeugt, die identisch mit dem zweiten Ausgangssignal S18 ist, und zwar insoweit, als die Funktionsblöcke 32 und 33 ohne jegliche Betriebsstörung arbeiten.

Die in Fig. 4 dargestellte Prüfsteuerschaltung umfaßt weiterhin eine Logikschaltung 40, die zwei UND-Gatter 41 und 42 aufweist, und jedes der UND-Gatter 41 und 42 ist mit zwei Eingangsknotenpunkten versehen. Dem UND-Gatter 41 werden die ersten Bits des ersten und zweiten Ausgangs­ signals S17 und S18 zugeführt und das UND-Gatter führt eine Addition der ersten Bits durch. Andererseits werden die zweiten Bits des ersten und zweiten Ausgangssignals S17 und S18 dem UND-Gatter 42 zugeführt, welches eine Addition der beiden zweiten Bits durchführt. Darauf erzeugt die Logikschaltung 40 ein Ausgangssignal S20, welches in der Bitfolge identisch mit dem ersten und zweiten Ausgangssignal S17, S18 ist, und das Ausgangssignal S20 der Logikschaltung 40 wird zusammen mit dem dritten Aus­ gangssignal S19 einer Auswahlschaltung 43 zugeführt.

Die Auswahlschaltung 43 reagiert auf ein Ausgangs­ steuersignal S21, welches von einem Sperrsignalerzeuger 44 geliefert wird. In diesem Fall wird der Sperrsignalerzeuger 44 von einer Dekodier­ schaltung gebildet und erzeugt drei Sperrsignale S22, S23 und S24 sowie das auf dem Befehlssignal S25 beruhende Ausgangssteuersignal S21. Die Sperrsignale S22, S23 und S24 werden an die Übertragungsgatter Q1, Q2 beziehungs­ weise Q3 angelegt und bewirken eine Abschaltung der Über­ tragungsgatter Q1, Q2 beziehungsweise Q3. Wenn die Über­ tragungsgatter Q1, Q2 und Q3 abgeschaltet werden, so sind die Funktionsblöcke 32, 33 und 34 von den Auswahlschaltungen 37, 38 beziehungsweise 39 isoliert und daraufhin erzeugen die Funktionsblöcke 32, 33 und 34 nicht das auf dem gemeinsamen Prüfsignal S11 beruhende Ausgangssignal S17, S18 und S19. Mit anderen Worten unter­ brechen die Funktionsblöcke 32, 33 und 34 die Erzeugung des auf dem gemeinsamen Prüfsignal S11 beruhenden ersten, zweiten beziehungsweise dritten Ausgangs­ signals S17, S18 und S19.

Im Betrieb wird das Prüfmodussignal S12 an die Aus­ wahlschaltungen 37, 38 und 39 angelegt und diese übertra­ gen dann das gemeinsame Prüfsignal S11 an die Funktionsblöcke 32, 33 beziehungsweise 34. In dieser Stufe erzeugt der Sperrsignalerzeuger 44 nicht die Sperrsignale S22, S23 und S24, dann erzeugen die Funktionsblöcke 32, 33 und 34 mit dem gemeinsamen Prüfsignal S11 das erste, zweite und dritte Ausgangssignal S17, S18 und S19, und das erste Ausgangs­ signal S17 wird mit Hilfe der Logikschaltung 40 zum zweiten Ausgangssignal S18 addiert. Der Sperrsignalerzeuger 44 erzeugt das Ausgangssteuersignal S21, welches die Auswahlschaltung 43 zur Übertragung des Ausgangs­ signals S20 an die Ausgangsanschlüsse 36 veranlaßt.

Zur Feststellung einer Betriebsstörung in dem Logik­ gatter 40 wird der Sperrsignalerzeuger 44 zur Erzeugung des Sperrsignals S22 durch Änderung des Befehlssignals S25 veranlaßt. Dann schaltet das Übertra­ gungsgatter Q2 ab und schneidet so den Signalweg von der Auswahlschaltung 38 zum Funktionsblock 33 ab. Dies führt dazu, daß der Funktionsblock 33 die Erzeugung des zweiten Ausgangssignals S18 auf der Grundlage des gemeinsamen Prüfsignals S11 unterbricht oder die Bitfolge des zweiten Ausgangssignals S18 ändert. Wenn sich das erste Ausgangssignal S17 in der Bitfolge vom zweiten Ausgangssignal S18 unterscheidet, so ändert die Logikschaltung 40 das Ausgangssignal S20. Falls jedoch eine Betriebsstörung in der Logikschaltung 40 auftritt, so ändert diese nicht die Bitfolge des Ausgangssignals S20, und dann wird die Betriebsstörung durch Vergleich des Ausgangssignals S20 mit dem vorherigen Ausgangssignal S20 festgestellt.

In Fig. 5 der Zeichnungen ist die Anordnung einer weiteren Prüfsteuerschaltung mit zwei Funktions­ blöcken 51 und 52 dargestellt, welche zueinander identische Funktionen ausführen können. Die in Fig. 5 dargestellte Prüfsteuerschaltung umfaßt zwei Gruppen von Auswahlschaltungen 53 bis 58, von denen eine dem Funk­ tionsblock 51 und die andere dem Funktions­ block 52 zugeordnet ist. Die Auswahlschaltungen 53, 54 und 55 übertragen ein gemeinsames Prüfsignal S31, welches aus drei Datenbits besteht, an Übertragungsgatter Q11, Q12 und Q13 in Gegenwart eines Prüfmodussignals S32, oder übertragen ein aus drei Datenbits bestehendes Datensignal an die Übertragungsgatter Q11, Q12 und Q13 in Abwesenheit des Prüfmodussignals S32. In ähnlicher Weise übertragen die drei Auswahlschaltungen 56, 57 und 58 in Gegenwart des Prüfmodussignals S32 das gemeinsame Prüfsignal S31 an Übertragungsgatter Q14, Q15 und Q16 oder in Anwesenheit des Prüfmodussignals S32 ein zweites Datensignal an die Übertragungsgatter Q14, Q15 und Q16. Die Funktionsblöcke 51 und 52 erzeugen zugehö­ rige Ausgangssignale, die jeweils aus ersten, zweiten und dritten Datenbits bestehen, auf der Grundlage des ersten oder zweiten Datensignals oder des gemeinsamen Prüfsignals S31, abhängig von dem Prüfmodussignal S32.

Weiterhin umfaßt die Prüfsteuerschaltung eine Logik­ schaltung 59, die mit drei Exklusiv-NOR-Gattern 60, 61 und 62 und einem UND-Gatter 63 versehen ist. Die von den Funktionsblöcken 51 und 52 erzeugten ersten Datenbits des Ausgangssignals werden dem Exklusiv-NOR- Gatter 60 zugeführt, welches zur Erzeugung eines Ausgangs­ signals eine Exklusiv-NOR-Operation für die ersten Daten­ bits durchführt. Wenn nämlich die ersten Datenbits auf einem Logikpegel "1" oder "0" liegen, so erzeugt das Exklusiv-NOR-Gatter 60 ein Ausgangssignal mit Logikpegel "1". Falls sich dagegen die ersten Datenbits im Logikpegel voneinander unterscheiden, erzeugt das Exklusiv-NOR-Gatter 60 ein Ausgangssignal von logisch "0". Daher kann das Exklusiv-NOR-Gatter 60 feststellen, ob die beiden ersten Datenbits im Logikpegel identisch sind oder nicht. Auf ähnliche Weise führt das Exklusiv-NOR-Gatter 61 eine Exklusiv-NOR-Operation für die zweiten Datenbits der von den Komponentenfunktionsblöcken 51 und 52 erzeugten Ausgangssignale durch und erzeugt ein Ausgangssignal, welches die Übereinstimmung oder Nichtübereinstimmung zwischen den zweiten Datenbits darstellt. Das Exklusiv- NOR-Gatter 62 führt ebenfalls eine Exklusiv-NOR-Operation für die dritten Datenbits durch und erzeugt ein die Über­ einstimmung oder Nichtübereinstimmung zwischen den dritten Datenbits repräsentierendes Ausgangssignal. Die von den Exklusiv-NOR-Gattern 60, 61 und 62 abgegebenen Ausgangs­ signale werden durch das UND-Gatter 63 addiert, so daß dieses ein Ausgangssignal S33 vom Logikpegel "1" erzeugt, wenn sämtliche Datenbits des von dem Funktions­ block 51 erzeugten Ausgangssignals mit den korrespondieren­ den Datenbits des von dem Funktionsblock 52 erzeugten Ausgangssignals übereinstimmen. Jedoch erzeugt das UND-Gatter 63 das Ausgangssignal S33 von logisch "0", wenn sich zumindest ein Paar von Datenbits im Logik­ pegel unterscheidet. Daher erzeugt die Logikschaltung 59 ein die Übereinstimmung oder Nichtübereinstimmung zwischen den von den Funktionsblöcken 51 und 52 gelieferten Ausgangssignalen repräsentierendes Ausgangs­ signal S33.

Die in Fig. 5 dargestellte Prüfsteuerschaltung umfaßt ferner einen Sperrsignalerzeuger 64, der auf ein Befehlssignal S34 reagiert und ein erstes oder zweites Sperrsignal S35 oder S36 erzeugen kann. Das erste Sperr­ signal S35 wird üblicherweise an die Übertragungsgatter Q11, Q12 und Q13 angelegt, so daß die Signalausbreitungs­ wege zwischen den Auswahlschaltungen 53 bis 55 und dem Funktionsblock 51 in Gegenwart des ersten Sperrsignals S35 blockiert sind. Andererseits sind die Signalausbreitungswege zwischen den Auswahlschaltungen 56 bis 58 und dem Funktionsblock 52 in Gegenwart des zweiten Sperrsignals S36 blockiert.

Die derart ausgebildete Prüfsteuerschaltung kann fortwährend die Funktionsblöcke 51 und 52 untersuchen. Darüber hinaus kann die in Fig. 5 dargestellte Prüfsteuerschaltung durch Verwendung des ersten oder zweiten Sperrsignals S35 oder S36 eine Störung in der Logikschaltung 59 feststellen.

Wenn der Sperrsignalerzeuger 64 die ersten und zweiten Sperrsignale so erzeugt, daß sich diese teilweise überlappen, so werden die Funktionsblöcke 51 und 52 um ein kurzes Intervall nachein­ ander aktiviert und erzeugen die zugehörigen Ausgangssig­ nale, die an die Logikschaltung 59 angelegt werden. Falls die Funktionsblöcke 51 und 52 zueinander iden­ tische Betriebsstörungen aufweisen, so unterscheiden sich die von den Funktionsblöcken erzeugten Ausgangssignale in der Bitfolge von einem erwarteten Ergebnis. Dann erzeugt die Logikschaltung 59 das Ausgangs­ signal S33, dessen Signalform von einer erwarteten Signal­ form abweicht, die auf den von störungsfrei arbeitenden Funktionsblöcken 51 und 52 erzeugten Ausgangs­ signalen beruht. Daher kann die in Fig. 5 dargestellte Prüfsteuerschaltung Betriebsstörungen in den Funktionsblöcken 51 und 52 feststellen.

Claims (5)

1. Prüfsteuerschaltung für eine integrierte Schaltung mit mindestens zwei funktionsgleichen Funktionsblöcken, die bei Zuführung eines Eingangssignals ein von der Funktion abhän­ giges Ausgangssignal erzeugen, dadurch gekennzeichnet, daß die Prüfsteuer­ schaltung umfaßt

• a) den Funktionsblöcken (32, 33, 34; 51, 52) zugeordnete Auswahlschaltungen (37, 38, 39; 53, 58), die wahlweise in einem Arbeitsmodus die Zuführung externer Datensignale oder in einem Prüfmodus die Zuführung eines für alle Funktions­ blöcke gleichen Prüfsignals zu den Funktionsblöcken steuern, wobei die Auswahlschaltungen durch Zuführung eines Prüf­ modussignals (S12; S32) in den Prüfmodus steuerbar sind,
• b) eine Logikschaltung (40; 59), die durch logische Ver­ knüpfung der Ausgangssignale der Funktionsblöcke (32, 33, 34; 51, 52) ein gemeinsames Ausgangsignal bildet, das bei ordnungsgemäßen Funktionieren alle Funktionsblöcke im Prüf­ modus einen Sollwert hat,
• c) einen Sperrsignalerzeuger (44, 64), der bei Vorliegen des Prüfmodussignals (S12, S32) und eines weiteren Befehls­ signals (S27, S34) ein Sperrsignal (S22, S23, S24; S35, S36) selektiv für mindestens einen der Funktionsblöcke er­ zeugt, wobei das Sperrsignal den Funktionsblock für das Verarbeiten des Prüfsignals sperrt.

2. Prüfsteuerschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Logikschaltung (40) eine UND-Operation mit den von den zumindest zwei Funktions­ blöcken gelieferten zugehörigen Ausgangssignalen ausführt.

3. Prüfsteuerschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Sperrsignalerzeuger (44) weiterhin ein Ausgangssteuersignal (S21) erzeugt, und daß das Prüfsteuersignal eine Auswahlschaltung umfaßt, die mit den zugehörigen Ausgangssignalen der Funktionsblöcke und dem Ausgangssignal der Logikschaltung (40) versorgt wird und auf das Ausgangssteuersignal (S21) zur Übertragung eines der Ausgangssignale an eine Ausgangseinrichtung reagiert.

4. Prüfsteuerschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß das Ausgangssignal jedes der zumindest zwei Funktionsblöcke aus mehreren Datenbits be­ steht, daß die Logikschaltung (40) mehrere UND-Gatter auf­ weist, deren Anzahl der Anzahl der Datenbits entspricht, und daß jedes der UND-Gatter eine Anzahl, die der Anzahl der zumindest zwei Funktionsblöcke entspricht, von Knoten­ punkten aufweist, die mit den von den zumindest zwei Funk­ blöcken gelieferten Datenbits versorgt werden.

5. Prüfsteuerschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß das Ausgangssignal jedes der zumindest zwei Komponentenblöcke aus mehreren Datenbits be­ steht und die Logikschaltung (59) mehrere Exklusiv-NOR-Gat­ ter (60, 61, 62) aufweist, deren Anzahl gleich der Anzahl der Datenbits ist, und weiterhin mit einem UND-Gatter (63) versehen ist, das mit zugehörigen Ausgangsknotenpunkten der Exklusiv-NDR-Gatter verbundene Eingangsknotenpunkte auf­ weist, und daß jedes der Exklusiv-NOR-Gatter mit mehreren Eingangsknotenpunkten versehen ist, deren Anzahl gleich der Anzahl der zumindest zwei Komponentenblöcke ist und die mit den von den zumindest zwei Funktionsblöcken gelieferten Datenbits versorgt werden.