DE3713940C2 - Vorrichtung zum Aufwärts- und Abwärtszählen von Ereignissen mittels eines Aufwärts/Abwärts-Zählers - Google Patents
Vorrichtung zum Aufwärts- und Abwärtszählen von Ereignissen mittels eines Aufwärts/Abwärts-ZählersInfo
- Publication number
- DE3713940C2 DE3713940C2 DE19873713940 DE3713940A DE3713940C2 DE 3713940 C2 DE3713940 C2 DE 3713940C2 DE 19873713940 DE19873713940 DE 19873713940 DE 3713940 A DE3713940 A DE 3713940A DE 3713940 C2 DE3713940 C2 DE 3713940C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- line
- signal
- counting
- event signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/86—Pulse counters comprising counting chains; Frequency dividers comprising counting chains reversible
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Vorrichtung zum Aufwärts- und Ab
wärtszählen von Ereignissen mittels eines Aufwärts/Abwärts-Zäh
lers.
Es gibt integrierte Zählerbausteine, z. B. den Typ mit der End
ziffer 193, die zum Aufwärts- und Abwärtszählen von Ereignissen
geeignet sind. Die bekannten Zähler weisen zwei Eingänge auf, an
die Ereignissignale angeschaltet werden können. Diese bewirken
an dem einen Eingang ein Aufwärtszählen und an dem anderen Ein
gang ein Abwärtszählen des Zählers. Im Betrieb des Zählers ist
es wichtig, daß jeweils nur an einem der beiden Eingänge Ereig
nissignale anliegen. Anderenfalls wird der Zähler gesperrt und
Ereignisse werden nicht registriert.
Sofern die Ereignisse in einem vorgegebenen Zeitrahmen liegen,
tritt diese Eigenschaft der bekannten Zähler nicht nachteilig in
Erscheinung. Besitzen die Ereignisse dagegeben eine statistische
Verteilung, so treten bei Überlappungen der Ereignisse Fehler
bei der Registrierung auf.
JP 61-133 728 A2 offenbart eine Vorstufe für einen Auf
wärts/Abwärts-Zähler, die ein Überlappen der UP- und DOWN-Impul
se erlaubt, aber die eine erhebliche Anzahl an Triggerbausteinen
und logischen Gattern erfordert.
US 3 560 859 offenbart eine Vorstufe für einen Aufwärts/Abwärts-Zähler,
die ein Überlappen der UP- und DOWN-Impulse erlaubt,
aber die eine Vielzahl an logischen Gattern erfordert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Auf
wärts- und Abwärtszählen von Ereignissen mittels eines Auf
wärts/Abwärts-Zählers so zu verbessern, daß mit minimalem Zu
satzaufwand Ereignisse auch bei zeitlichen Überlappungen ein
wandfrei registriert werden können.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
Durch die Speicherung wenigstens eines der Ereignissignale
gelingt es, zeitlich gleichzeitig eintreffende oder zeitlich
überlappende Ereignisse, die für unterschiedliche Zähleingän
ge bestimmt sind, zu entzerren. Auf diese Weise wird verhin
dert, daß der Aufwärts/Abwärts-Zähler in einen Zustand ge
rät, in dem er Ereignissignale an seinen Eingängen ignorie
rt. Die gespeicherten Ereignissignale können dann, sobald
die Ereignissignale an dem anderen Eingang abgeklungen sind,
weitergeleitet werden. Der Aufwärts/Abwärts-Zähler erhält
also zeitlich gleichzeitig eintreffende oder einander über
lappende Signale nacheinander und kann sie so ein gleicher
Weise registrieren, wie Ereignissignale, die originär zeit
lich nacheinander eintreffen.
Eine Weiterbildung sieht vor, statt der Speicherung der ge
samten Ereignissignale nur eine der beiden Zustandsänderun
gen zu speichern und die andere, den Ursprungszustand wieder
herstellende Zustandsänderung durch zeitverzögerte Inver
tierung der gespeicherten Zustandsänderung zu regenerieren.
Dadurch wird einmal der erforderliche Speicheraufwand verrin
gert, denn die Speicherung eines vollständigen Ereignissi
gnals müßte auch Merkmale der zeitlichen Ausdehnung regi
strieren. Zum anderen wird die Möglichkeit eröffnet, eine
einheitliche Zeitverzögerung vorzugeben, die sich im wesent
lichen nach der vom Aufwärts/Abwärts-Zähler benötigten Ereig
nissignallänge richtet.
Die Erfindung betrifft ferner eine Schaltungsanordnung zum
Aufwärts- und Abwärtszählen von Ereignissignalen mittels ei
nes Aufwärts/Abwärts-Zählers nach dem Oberbegriff des An
spruchs 4.
Diesbezüglich liegt ihr die Aufgabe zugrunde, eine Schal
tungsanordnung der genannten Art so zu verbessern, daß auch
zeitlich einander überlappende Ereignisse einwandfrei regi
striert werden können.
Diese Aufgabe wird bei einer Schaltungsanordnung nach dem
Oberbegriff des Anspruchs 4 durch die im kennzeichnenden
Teil angegebenen Merkmale gelöst.
Weiterbildungen und vorteilhafte Ausführungsformen der Erfin
dung ergeben sich aus den weiteren Ansprüchen, der Beschrei
bung und der Zeichnung, die ein Ausführungsbeispiel der Er
findung veranschaulicht.
In der Zeichnung zeigen:
Fig. 1 ein Schaltbild einer erfindungsgemäßen
Schaltungsanordnung,
Fig. 2 ein einen Signalverlauf an ausgewählten Orten
der Schaltungsanordnung nach Fig. 1 darstellen
des Diagramm,
Fig. 3 eine die Erfindung weiterbildende
Ergänzungsschaltung und
Fig. 4 ein einen Signalverlauf an ausgewählten Orten
der Ergänzungsschaltung nach Fig. 3 darstellen
des Diagramm.
Die in Fig. 1 dargestellte Schaltungsanordnung umfaßt einen
Aufwärts/Abwärts-Zähler 1, z. B. ein unter der Endziffer 193
im Handel erhältlichen, ein dynamisches Flip-Flop 2, ein lo
gisches Verknüpfungsglied in Form eines NAND-Gliedes 3 sowie
eines weiteren Schaltungsgliedes in Form eines Pufferglie
des 4.
Der Aufwärts/Abwärts-Zähler 1 besitzt einen ersten Eingang 5
zum Abwärtszählen und einen zweiten Eingang 6 zum Aufwärts
zählen. Der erste Eingang 5 ist direkt mit einer Anschluß
klemme 7 zum Einspeisen von Ereignissignalen, die ein Auf
wärtszählen bewirken sollen, verbunden. Der zweite Eingang 6
erhält die für ihn bestimmten Ereignissignale, die an eine
Eingangsklemme 8 angelegt werden, über das dynamische
Flip-Flop 2 sowie das NAND-Glied 3 und das weitere Schal
tungsglied 4. Dabei ist die Eingangsklemme 8 über eine Lei
tung B zu einem Takteingang 9 geführt. Das gespeicherte Sig
nal gelangt von einem Ausgang 10 über eine Leitung C zu ei
nem Eingang 11 des NAND-Gliedes 3 und der Ausgang 12 des
NAND-Gliedes 3 ist schließlich über das Pufferglied 4 und
die Leitung D mit dem Eingang 6 des Auf
wärts/Abwärts-Zählers 1 verbunden. Ein zweiter Eingang 13
des NAND-Gliedes 3 ist mit einer Leitung A verbunden, über
die, wie bereits erwähnt, Signale von der Eingangsklemme 7
zum Eingang 5 des Aufwärts/Abwärts-Zählers 1 gelangen. Die
Leitung D ist schließlich noch mit einem Rücksetzeingang 14
des Flip-Flops 2 verbunden. Der Aufwärts/Abwärts-Zähler 1
besitzt Ausgänge 15, über die sein Zählstand abgreifbar
ist.
Die Schaltungsanordnung arbeitet wie folgt: An die Eingangs
klemme 7 angelegte Ereignissignale gelangen unmittelbar zum
Eingang 5 und bewirken ein Abwärtszählen des Aufwärts/-
Abwärts-Zählers 1. Anders verhält es sich bei Ereignissigna
len, die an die Eingangsklemme 8 angelegt werden. Bei diesen
wird zunächst die Zustandsänderung bei Auftreten einer posi
tiven Flanke gespeichert, worauf der Ausgang 10 seinen Zu
stand ändert, im vorliegenden Fall von L- auf H-Potential
wechselt. Liegt auch H-Potential an der Eingangsklemme 7 an,
so ergibt sich am Ausgang 12 des NAND-Gliedes 3 L-Potential,
das sich dem Eingang 6 des Aufwärts/Abwärts-Zählers 1 mit
teilt. Da das Potential gleichzeitig auch an den Rücksetz
eingang 14 gelangt, wird das Flip-Flop 2 zurückgesetzt mit
der Folge, daß sich am Eingang 10 wieder L-Potential ein
stellt und dieses auch am Eingang 12 und daraufhin am Ein
gang 6 des Aufwärts/Abwärts-Zählers 1 auftritt. Der Zustands
wechsel von L- auf H-Potential veranlaßt dabei ein Aufwärts
zählen.
Angenommen, es lag während der ganzen Zeit H-Potential an
der Eingangsklemme 7 an, so tritt das am Eingang 6 des Auf
wärts/Abwärts-Zählers 1 als Folge des an der Eingangs
klemme 8 anliegende Ereignissignal mit einer Zeitverzögerung
auf, die sich einmal aus der Signallaufzeit innerhalb des
Flip-Flops 2 und zum anderen aus der Signallaufzeit inner
halb des NAND-Gliedes 3 und des weiteren Puffergliedes 4 er
gibt. Die erstgenannte Signallaufzeit wird mit 2, die zwei
te mit 1 bezeichnet. Die Gesamtverzögerungszeit ergibt
sich aus dem zweifachen Wert der Summe von
1 und 2. Dies liegt daran, daß intern durch das
Flip-Flop 2, das NAND-Glied 3 sowie des Puffergliedes 4 eine
Schleife gebildet ist, die bei jedem Ereignis zweimal durch
laufen wird. Die Ereignissignallänge, am Eingang 6 wird nur
durch die Summe der Signallaufzeiten von t1 und t2 bestimmt,
ist also halb so lang wie die gesamte Verzögerungszeit. Die
Summe der Laufzeiten 1 und 2 sind zweckmäßig so bemes
sen, daß sie wenigstens so groß ist, wie die vom Auf
wärts/Abwärts-Zähler 1 für eine einwandfreie Funktion benöti
gt Ereignissignallänge.
In Fig. 2 ist der Signalverlauf an den Leitungen A, B, C und
D im Falle zweier Ereignissignale veranschaulicht, die sich
zeitlich überlappen. Im Ausgangszustand liegt an den Ein
gangsklemmen 7 und 8 H-Potential an, so daß auf den
Leitungen A und B ebensolche Potentiale auftreten. Als Folge
davon tritt auf der Leitung C L-Potential und auf der
Leitung D H-Potential auf. Im Zeitpunkt t1 erscheint nun auf
der Leitung E ein Ereignissignal, das im Zeitpunkt t3 wieder
abklingt. Vor dem Abklingen tritt aber auf Leitung B im Zeit
punkt t2 ein weiteres Ereignissignal auf, das erst im Zeit
punkt t5 abklingt. Im Zeitpunkt t3 wird mit der positiven
Flanke das Flip-Flop 2 gesetzt, was im Zeitpunkt t4 zu einem
Wechsel des Ausgangs 10 auf H-Potential führt. Nach dem Ab
klingen des Ereignissignals auf der Leitung A wird um die
Signallaufzeit 1 verzögert das Potential auf der Leitung D
auf L-Potential gesetzt. Dies geschieht im Zeitpunkt t6. Das
Rücksetzen des Flip-Flops 2 bis zum Potentialwechsel am
Ausgang 10 verzögert sich wiederum um die Signallaufzeit t2,
so daß das Potential der Leitung C erst im Zeitpunkt t7 wie
der auf L-Potential zurückkehrt. Bedingt durch die Signal
laufzeit des logischen Verknüpfungsgliedes 3 und des Schal
tungsgliedes 4 kehrt das Potential auf der Leitung D erst im
Zeitpunkt t8 wieder in den Ausgangszustand zurück, womit der
Vorgang abgeschlossen ist und der Aufwärts/Abwärts-Zähler 1
zum Registrieren weiterer Ereignissignale bereit ist.
Fig. 3 zeigt eine Ergänzungsschaltung, die mit der in Fig. 1
dargestellten und vorbeschriebenen Schaltungsanordnung ver
bunden werden kann, indem eine Ausgangsklemme 27 mit der Ein
gangsklemme 7 und einer Ausgangsklemme 28 mit der Eingangs
klemme 8 verbunden wird. Die Ergänzungsschaltung dient dazu,
die Funktionssicherheit bei asynchronen Ereignissignalen
durch Synchronisieren zu erhöhen. Dabei kann es auch schon
ausreichen, nur die für einen der Eingänge 7, 8 bestimmten
Ereignissignale zu synchronisieren. Im Ausführungsbeispiel
werden aber beide synchronisiert.
Dies geschieht durch einen zweiten Speicher 16 und einen
dritten Speicher 17, die beide als dynamisches Flip-Flop aus
gebildet sind. Den D-Eingängen 19, 29 werden die asynchronen
Ereignissignale über Eingangsklemmen 30, 31 und Leitungen G
und K zugeführt. Über Clock-Eingänge 32 und 18 erhalten die
Speicher 16 und 17 Taktsignale, und übernehmen bei Eintref
fen der positiven Flanken der Taktsignale das Eingangssignal
auf den Ausgang Q, welches jeweils über die Leitung A′ und B′
zu den Ausgangsklemmen 27 und 28 und weiter zu den Ein
gangsklemmen 7 und 8 gelangt.
Die Taktsignale sind phasenverschoben, so daß nicht zur glei
chen Zeit Signaländerungen an den Leitungen A′ und B′ auftre
ten können. Vorzugsweise beträgt die Phasenverschiebung eine
halbe Taktperiode. Die Taktsignale werden durch Frequenztei
lung eines über eine Eingangsklemme 34 eingespeisten Taktsi
gnals gewonnen. Die Frequenzteilung erfolgt in einem Fre
quenzteiler 33. An einer Leitung F steht ein erstes Taktsi
gnal und an einer Leitung I ein zweites, zu dem ersten pha
senverschobenes, Taktsignal an. Das Taktsignal an der Lei
tung I ist aber nicht kontinuierlich vorhanden, sondern kann
durch einen Schalter 20 unterbrochen werden. Der Schalter 20
ist dazu durch Ereignissignale steuerbar, die ihm über eine
Eingangsklemme 35 über eine Leitung G zugeführt werden. Die
Ereignissignale entsprechen den am Eingang 19 des zweiten
Speichers 16 anstehenden Ereignissignalen. Treten diese Er
eignissignale auf, wird der Schalter 20 geöffnet und die Wei
terleitung von Taktimpulsen über die Leitung I unterbrochen.
Der Speicher 17 ist dann nicht mehr in der Lage, Ereignissi
gnale von seinem Eingang auf seinen Ausgang zu übernehmen.
Im einzelnen besteht der Schalter 20 aus einem
D-Flip-Flop 21, dessen Taktimpulse-führender Ausgang 22 mit
dem Takteingang 18 des dritten Speichers 17 verbunden ist
und aus einem D-Flip-Flop 23, dessen Eingang 24 Ereignissi
gnale vom Eingag 19 des zweiten Speichers 16 führt und des
sen Eingang 25 mit einem Rücksetzeingag 26 des anderen
D-Flip-Flops 21 verbunden ist. Gelangt ein Ereignissignal an
den Eingang 35 und über die Leitung G zum D-Eingang des
D-Flip-Flops 35, so wird dieses Ereignissignal bei Eintreffen
des nächsten Taktimpulses auf den Ausgang 25 übernommen und
setzt über den Rücksetzeingang 26 das Flip-Flop 21 zurück.
Der Signalpegel kann mehrere Taktperioden an dem Rücksetzein
gang 26 anstehen und läßt damit auch den Pegel am Ausgang 22
auf der Leitung I konstant.
Zur Darstellung des Signalverlaufs bei unterschiedlichen Er
eignissignalen wird auf Fig. 4 Bezug genommen. Die ausgewähl
ten Leitungen, an denen der Signalverlauf erscheint, sind
links im Diagramm mit Großbuchstaben vermerkt. Das Taktsig
nal an der Leitung E hat etwa eine Frequenz von 2 MHz. Das
an der Leitung F anstehende Taktsignal ist um den Faktor 2
heruntergeteilt und hat somit eine Frequenz von 1 MHz. Die
Flanken, in denen Ereignisse von einem Eingang zu einem Aus
gang eines Flip-Flops oder Speichers übernommen werden, sind
mit einem Pfeil gekennzeichnet. Die Leitung I führt ein Takt
signal, das phasenverschoben zu dem auf der Leitung F ist.
Erkennbar ist dies durch die 180°-Phasenverschiebung der mit
den Pfeilen versehenen Taktflanken gegenüber der Darstellung
der Signale auf der Leitung F. Allerdings ist das Signal auf
der Leitung I nicht durchgehend vorhanden, sondern hängt von
Ereignissignalen auf der Leitung G ab.
Wie die Zeichnung veranschaulicht, werden Ereignissignale
auf der Leitung G beim nächsten positiven Flankenwechsel auf
der Leitung F zum Ausgang übernommen und treten dann auf der
Leitung H auf. Ein Null-Potential auf der Leitung H bewirkt
auch ein Null-Potential auf der Leitung I. Nur wenn ein posi
tiver Potentialwechsel auf der Leitung I erfolgt, werden Er
eignissignale auf der Leitung K übernommen und treten auf
der Leitung B′ auf. Ereignissignale auf der Leitung G werden
dagegen nicht gesperrt, sondern bei der nächsten positiven
Flanke des Taktsignals auf der Leitung F übernommen und er
scheinen auf der Leitung A′.
Mit der Schaltung lassen sich unter der Voraussetzung, daß
die Taktfrequenz größer als die Ereignissignalfrequenz ist,
Signale erzeugen, die am Anfang und am Ende genau definiert
sind und so verhindern, daß unter äußerst ungünstigen Ver
hältnissen Fehler bei der Erfassung der Ereignissignale auf
treten.
Statt der Ausbildung der Erfindung als Schaltungsanordnung
in der beschriebenen Art kommt auch eine programmgesteuerte
Lösung auf der Basis der beschriebenen Verfahrensschritt mit
Hilfe eines Rechners in Betracht.
Claims (2)
1. Vorrichtung zum Aufwärts- und Abwärtszählen von Ereignissen
mittels eines Aufwärts/Abwärts-Zählers (1), welcher der je
weiligen Zählrichtung (UP, DOWN) zugeordnete Eingänge (5, 6)
umfaßt und Zählschritte nur bei Anliegen von Ereignissignalen
an ausschließlich einem dieser beiden Eingänge ausführt, ge
kennzeichnet durch:
- - das Ausgangssignal eines NAND-Verknüpfungsgliedes (3) wird, entsprechend zeitlich verzögert (4, τ₁), dem zweiten (6) die ser beiden Eingänge und dem Löscheingang (14) einer Zwischen speicher-Vorrichtung (2) zugeführt;
- - der erste (5, DOWN) dieser beiden Eingänge ist mit einem er sten Eingang (13) des NAND-Verknüpfungsgliedes verbunden;
- - das für den zweiten (6) dieser beiden Eingänge vorgesehene Eingangssignal (UP) wird einem Takteingang (9) der Zwischen speicher-Vorrichtung zugeführt;
- - das Ausgangssignal (10) der Zwischenspeicher-Vorrichtung wird dem zweiten Eingang (11) des NAND-Verknüpfungsgliedes zuge führt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß dem
ersten Eingang (5) des Aufwärts/Abwärts-Zählers (1) und/oder
dem Takteingang (9) der Zwischenspeicher-Vorrichtung (2) eine
Synchronisierschaltung (16, 17, 33, 20) zum Synchronisieren
von asynchronen Ereignissignalen (UP, DOWN) vorgeschaltet
ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873713940 DE3713940C2 (de) | 1987-04-25 | 1987-04-25 | Vorrichtung zum Aufwärts- und Abwärtszählen von Ereignissen mittels eines Aufwärts/Abwärts-Zählers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873713940 DE3713940C2 (de) | 1987-04-25 | 1987-04-25 | Vorrichtung zum Aufwärts- und Abwärtszählen von Ereignissen mittels eines Aufwärts/Abwärts-Zählers |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3713940A1 DE3713940A1 (de) | 1988-11-03 |
DE3713940C2 true DE3713940C2 (de) | 1996-05-30 |
Family
ID=6326326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873713940 Expired - Fee Related DE3713940C2 (de) | 1987-04-25 | 1987-04-25 | Vorrichtung zum Aufwärts- und Abwärtszählen von Ereignissen mittels eines Aufwärts/Abwärts-Zählers |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3713940C2 (de) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560859A (en) * | 1968-06-19 | 1971-02-02 | Westinghouse Electric Corp | Synchronous anticoincidence gate |
DD150528A1 (de) * | 1978-12-29 | 1981-09-02 | Matthias Hoch | Ansteuerschaltung fuer einen vor-rueckwaertszaehler |
DD220476A1 (de) * | 1983-12-20 | 1985-03-27 | Werkzeugmasch Okt Veb | Elektronische zaehleinrichtung |
US4622686A (en) * | 1984-10-19 | 1986-11-11 | The Superior Electric Company | Up/down counter interface means |
JPS61133728A (ja) * | 1984-12-03 | 1986-06-21 | Nec Corp | 記憶式アツプ・ダウンカウンタ |
DD231697A1 (de) * | 1984-12-12 | 1986-01-02 | Potsdam Energiekombinat | Elektronischer summenzaehler |
-
1987
- 1987-04-25 DE DE19873713940 patent/DE3713940C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3713940A1 (de) | 1988-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0084592B1 (de) | Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers | |
DE3246432C2 (de) | ||
DE2220878A1 (de) | Schaltungsanordnung zur digitalen frequenzmessung | |
DE2056545B2 (de) | Schaltungsanordnung zur erzeugung eines impulsfoermigen ausgangssignals mit einer gegenueber einer flanke eines eingangsimpulses um eine vorgegebene zeit verzoegerten flanke | |
DE3234575A1 (de) | Verfahren und anordnung zum messen von frequenzen | |
EP0099142A2 (de) | Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals | |
DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
DE3713940C2 (de) | Vorrichtung zum Aufwärts- und Abwärtszählen von Ereignissen mittels eines Aufwärts/Abwärts-Zählers | |
EP0243771B1 (de) | Verfahren und Anordnung zur schnellen und präzisen Messung der Frequenz eines Signals | |
DE3240891C2 (de) | Zählschaltung zum Messen von Zeitintervallen | |
DE2613930B2 (de) | Digitaler Phasenregelkreis | |
EP0316458B1 (de) | Digitaler Chip mit Eingangsdaten-Synchronisierung | |
DE3801220C2 (de) | ||
AT265708B (de) | Sich an digitale Speichersysteme anschließende digitale Verzögerungsanordnung | |
DE2725922B1 (de) | Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln | |
DE1296180B (de) | Schaltungsanordnung zum Ansteuern einzelner Schaltungselemente innerhalb einer Mehrzahl von Schaltungselementen mittels codierter Steuersignale | |
EP0065062B1 (de) | Verfahren zur Erzeugung von digitalen periodischen Zeitfunktionssignalen | |
DE2842332C3 (de) | Verfahren und Schaltungsanordnung zur Festlegung der Dauer der Abgabe eines einem Binärwert entsprechenden Ausgangssignals auf das Auftreten eines Auslöseimpulses hin, insbesondere für Eisenbahn-Signalanlagen | |
CH663703A5 (de) | Impulskorrektur-schaltung und phasenverriegelte schleife mit einer solchen schaltung. | |
DE19707512C1 (de) | Verfahren und Vorrichtung zum Regenerieren/Substituieren eines Taktpulses auf einen Ausgangspuls | |
DE2355361A1 (de) | Vorrichtung zum abgleich der digitalen anzeige eines analogen signals | |
DE2842331C2 (de) | Verzögerungsschaltung, insbesondere für Eisenbahn-Signalanlagen | |
DE4113621A1 (de) | Anordnung zum bestimmen der bitrate eines binaersignals | |
DE3728781A1 (de) | Schaltungsanordnung zur synchronisation | |
DE2350198C3 (de) | Schaltungsanordnung zur Erkennung von Antwortsignalen in Impuls-Entfernungsmeßgeräten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8120 | Willingness to grant licenses paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |