DE3710503A1 - Integrierte halbleiterschaltungsvorrichtung - Google Patents

Integrierte halbleiterschaltungsvorrichtung

Info

Publication number
DE3710503A1
DE3710503A1 DE19873710503 DE3710503A DE3710503A1 DE 3710503 A1 DE3710503 A1 DE 3710503A1 DE 19873710503 DE19873710503 DE 19873710503 DE 3710503 A DE3710503 A DE 3710503A DE 3710503 A1 DE3710503 A1 DE 3710503A1
Authority
DE
Germany
Prior art keywords
layer
resistance
region
area
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873710503
Other languages
English (en)
Inventor
Masato Miura
Tadaaki Kariya
Tatsuo Shimura
Kiyoshi Tsukuda
Tomoyuki Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Publication of DE3710503A1 publication Critical patent/DE3710503A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltungsvorrichtung mit einem dielektrischen Isoliersubstrat und insbesondere einen Aufbau des dielektrischen Isoliersubstrates, der sich in vorteilhafter Weise für vertikale Metallisolatorfeldeffekttransistoren V-MISFET und ähnliche Bauelemente eignet.
Bei einer integrierten Halbleiterschaltungsvorrichtung mit einem dielektrisch isolierten Substrat weist ein einkristalliner Siliziuminselbereich, in dem ein Halbleiterbauelement auszubilden ist, eine Bodenfläche und Seitenflächen auf, die vollständig mit einer dünnen dielektrischen Schicht überzogen sind. Die elektrischen Verbindungen zum Halbleiterbauelement können daher nur von der freiliegenden Oberfläche des Inselbereiches aus hergestellt werden.
Wenn der einkristalline Siliziuminselbereich den aktiven Teil eines Halbleiterbauelementes darstellt, erfolgt die Übertragung des elektrischen Stromes mit den auf der Oberfläche des Inselbereiches vorgesehenen Elektroden über den Ausbreitungswiderstand des einkristallinen Siliziuminselbereiches, was zu einem erhöhten Verbindungswiderstand zwischen den Oberflächenelektroden und dem einkristallinen Siliziuminselbereich führt. Insbesondere hat bei einem vertikalen Halbleiterbauelement, das sich vorzugsweise zur Verwendung als Schaltelement eignet, der Widerstandswert R ON im leitenden, d. h. durchgeschalteten Zustand, der im folgenden als Durchschaltwiderstand bezeichnet wird, infolge des oben erwähnten Ausbreitungswiderstandes einen hohen Wert.
Bei einem NPN-Transistor, der im N-leitenden einkristallinen Siliziuminselbereich dadurch ausgebildet ist, daß der Reihe nach P- und N-Verunreinigungen eindiffundiert sind, dient weiterhin der ursprüngliche einkristalline Siliziuminselbereich als Kollektorbereich. Der Ausbreitungswiderstand, der oben erwähnt wurde, tritt somit als Kollektorwiderstand auf, was eine Beeinträchtigung der Arbeitsweise oder Leistung zur Folge hat.
Fig. 1 der zugehörigen Zeichnung zeigt einen typischen bekannten vertikalen MOSFET, der als Schaltelement arbeiten kann. Dieser MOSFET ist jedoch nicht in einem dielektrischen Isoliersubstrat verwirklicht und hat einen diskreten Aufbau. Wenn eine bestimmte Spannung an die Gate-Elektrode 5 des MOSFET gelegt wird, wird im Basisbereich 10 ein Kanal 9 gebildet. Der Strom breitet sich von einer Source-Elektrode 6 zu einem Source-Bereich 8 aus und fließt durch den Kanal 9 zu einer Anreicherungsschicht 11, die in einem Drain-Bereich 12 unmittelbar unter der Gate-Elektrode 5 ausgebildet ist. Der Strom breitet sich folglich im Drain-Bereich 12 aus und fließt zur Drain-Elektrode 7 über eine hoch dotierte Verunreinigungsschicht 4 in vertikaler Richtung, wie es durch Pfeile in Fig. 1 dargestellt ist.
Unter diesen Umständen ist der Durchschaltwiderstand R ON wenigstens annähernd die Summe der Widerstandswerte der einzelnen Bereiche, durch die der Strom fließt, und somit durch die folgende Gleichung (1) gegeben:
R ON ≈ R S + R C + R A + R D (1)
wobei
R S :Ausbreitungswiderstand in der Source,R C :Widerstand des Kanals,R A :Ausbreitungswiderstand in der Anreicherungsschicht,R D :Ausbreitungswiderstand im Drain.
Das bekannte dielektrische Isoliersubstrat hat im übrigen einen Aufbau, wie er in Fig. 2 dargestellt ist. Das heißt im einzelnen, daß ein einkristalliner Siliziumbereich, der als einkristalliner Siliziuminselbereich bezeichnet wird, in dem ein Halbleiterbauelement zu verwirklichen ist, in einer in eine polykristalline Siliziumschicht 3 von einer Oberfläche aus eingebetteten Form vorgesehen ist, wobei die Schicht 3 als Stützbereich dient und die dielektrische Isolierung zwischen dem einkristallinen Siliziuminselbereich 1 und dem stützenden polykristallinen Siliziumbereich 3 durch eine dünne Siliziumdioxidschicht 2 gewährleistet ist. Das heißt mit anderen Worten, daß der einkristalline Siliziuminselbereich in die Stützschicht 3 so eingebettet ist, daß eine Hauptfläche des Inselbereiches freiliegt. Zu diesem Zeitpunkt wird eine hoch dotierte Verunreinigungsschicht 4 vom gleichen Leitfähigkeitstyp wie dem des einkristallinen Siliziuminselbereiches 1 ausgebildet.
Fig. 3 der zugehörigen Zeichnung zeigt einen typischen herkömmlichen vertikalen MOSFET, der in einem bekannten dielektrischen Isoliersubstrat ausgeführt ist, wie es oben beschrieben wurde.
Wie es in Fig. 3 dargestellt ist, fließt ein Strom von einer Source-Elektrode 6 in einen Source-Bereich 8 und anschließend durch einen Kanal 9 zu einer Anreicherungsschicht 11, um einen einkristallinen Inselbereich 1 zu erreichen, der einen Drain-Bereich in ähnlicher Weise wie bei dem MOSFET bildet, der oben in Verbindung mit Fig. 1 beschrieben wurde. Das Muster, in dem der Strom durch einen Teil hindurch fließt, der sich vom einkristallinen Siliziuminselbereich 1 zu einer Drain-Elektrode 7 erstreckt, unterscheidet sich jedoch merklich von dem des in Fig. 1 dargestellten MOSFET. Bei dem in Fig. 3 dargestellten MOSFET fließt der Strom nämlich zur Drain-Elektrode 7 über die hoch dotierte Verunreinigungsschicht 4, die entlang des Außenumfangs des einkristallinen Siliziuminselbereiches 1 ausgebildet ist, der den Drain-Bereich bildet.
Bei einem Vergleich des Durchschaltwiderstandes R ON des in Fig. 3 dargestellten MOSFET mit dem des in Fig. 1 dargestellten Bauelementes hat somit der durch R D im obigen Ausdruck (1) gegebene Term eine andere Bedeutung, und muß dieser Term in Form zwei separater Faktoren betrachtet werden, die durch den folgenden Ausdruck gegeben sind:
R D = R Dn + R Dn+ (2)
wobei
R Dn :Ausbreitungswiderstand im einkristallinen Siliziuminselbereich undR Dn+:Ausbreitungswiderstand in der hoch dotierten Verunreinigungsschicht.
Wenn die Oberfläche des Drain-Bereiches mit S, die Tiefe des Drain-Bereiches mit D, der spezifische Widerstand des Drain-Bereiches mit ρ, der Flächenwiderstand der hoch dotierten Verunreinigungsschicht mit p s und die Stärke der Verunreinigungsschicht mit d bezeichnet werden, und weiterhin angenommen wird, daß diese Faktoren die folgenden Werte haben:
S = 0,5 mm² (∼700 µm²) D = 50 µm ρ = 20 Ω × cm ρ s = 20 Ω/ d = 10 µm
und der MOSFET in Fig. 1 mit dem von Fig. 3 verglichen wird, so sind die Ausbreitungswiderstände R Dn und R Dn+ des in Fig. 1 dargestellten Feldeffekttransistors gegeben durch:
während die entsprechenden Widerstandswerte R Dn und R Dn+ des in Fig. 3 dargestellten MOSFET gegeben sind durch
wobei K sozusagen ein Längenverhältnis des einkristallinen Siliziuminselbereiches 1 wiedergibt, der den Drain-Bereich bildet und angenommen werden kann, daß im obigen Ausdruck K ≈ 1 ist.
Aus der obigen Analyse ist ersichtlich, daß der Widerstandswert R Dn+, der bei dem üblichen MOSFET in Fig. 1 vernachlässigbar ist, eine bezeichnende Rolle bei der Zunahme des Durchschaltwiderstandes R ON spielt.
Unter diesen Umständen ist in dem bekannten dielektrischen Isoliersubstrat die hoch dotierte Verunreinigungsschicht 4 vom gleichen Leitfähigkeitstyp wie dem des einkristallinen Siliziuminselbereiches 1 vollständig um den Siliziuminselbereich herum mit der Ausnahme der freiliegenden Oberfläche vorgesehen, um den Ausbreitungswiderstand zu verringern, wie es in den Fig. 2 und 3 dargestellt ist. Dieser Aufbau ist jedoch oftmals unzureichend, um die gewünschte Abnahme des Ausbreitungswiderstandes zu erzielen. Um den Ausbreitungswiderstand weiter herabzusetzen, kann es beispielsweise notwendig sein, die Stärke der Verunreinigungsschicht 4 zu erhöhen.
Selbst wenn jedoch die Stärke der Schicht 4 auf 10 µm erhöht wird und Antimon als Verunreinigung benutzt wird, bleibt der Flächenwiderstand ρ s dennoch bei 20 Ω/, was nicht ausreicht. Um den Flächenwiderstand ρ s um einen Faktor 1/2 weiter herabzusetzen, muß die Stärke der Verunreinigungsschicht 4 um einen Faktor von etwa 2 erhöht werden. In diesem Zusammenhang sei darauf hingewiesen, daß die Zunahme in der Stärke der hoch dotierten Verunreinigungsschicht 4 von einer entsprechenden Zunahme in den Abmessungen des einkristallinen Siliziuminselbereiches in Richtung der Tiefe und der Fläche begleitet wird. Die Zunahme der Abmessungen in Richtung der Fläche bedeutet notwendigerweise eine entsprechende Zunahme im Flächenbereich des Halbleiterplättchens, während eine Zunahme der Abmessungen in Richtung der Tiefe eine Zunahme in der kleinsten Abmessung des einkristallinen Siliziuminselbereiches bedeutet, was gleichfalls zu einer Zunahme des Flächenbereiches des Halbleiterplättchens beiträgt und ein Problem darstellt.
Bei dem in Fig. 3 dargestellten MOSFET kann der Durchschaltwiderstand R ON dadurch verringert werden, daß der Koeffizient K entsprechend festgelegt wird und/oder eine Anzahl von Bauelementen parallel geschaltet wird, was jedoch eine Beschränkung bezüglich der geometrischen Formgebung und eine Zunahme im Flächenbereich mit sich bringt, so daß sich das Problem ergibt, daß der Flächenbereich des Halbleiterplättchens zunimmt.
Durch die Erfindung soll daher eine integrierte Halbleiterschaltungsvorrichtung mit dielektrischem Isoliersubstrat geschaffen werden, bei der der Widerstand in ausreichendem Maße verringert werden kann, ohne daß damit eine maßgebliche Zunahme im Flächenbereich des Halbleiterplättchens verbunden ist.
Durch die Erfindung soll insbesondere eine integrierte Halbleiterschaltungsvorrichtung mit einem dielektrischen Isoliersubstrat geschaffen werden, bei der die Elektrodenverdrahtungsleiter einander schneiden können, ohne daß der Flächenbereich des Halbleiterplättchens vergrößert wird.
Das wird gemäß der Erfindung dadurch erreicht, daß eine Silizidschicht aus einer Legierung aus Silizium und einem Metall zwischen dem einkristallinen Siliziuminselbereich und der dielektrischen Isolierschicht vorgesehen ist, um dadurch eine Abnahme im Widerstandswert zu erreichen, indem der niedrige Widerstand von Silizid ausgenutzt wird.
Da der spezifische Widerstand von Silizid, verglichen mit dem von Silizium ausreichend klein gemacht werden kann, ist es möglich, einen Aufbau mit niedrigem Widerstand der integrierten Halbleiterschaltungsvorrichtung zu verwirklichen.
Die Anwendung von Siliziden auf dem Gebiet der Halbleitertechnik begann bei einem Halbleiterbauelement, bei dem ein Ohmscher Übergang oder ein Schottky-Übergang mit dem Silizium gebildet ist. In der letzten Zeit haben in Hinblick auf den niedrigen Widerstand und die Beständigkeit gegenüber Hochtemperatur- Wärmebehandlungen Silizide ihre Anwendung als Material für die Gate-Elektrode von MOS-Transistoren gefunden und das Polysilizium-Elektrodenverdrahtungsmaterial ersetzt, wie es in dem Aufsatz von Billy L. Crowder und Stanley Zirinsky "1 µm MOSFET VLSIC Technology: Part VII - Metal Silicide Interconnection Technology - A Future Perspective" in IEEE Journal of Solid-State Circuits, Bd. SC-14, Nr. 2 (April 1979), Seite 291 bis 293 beschrieben ist. Es ist jedoch nicht bekannt, eine Silizidschicht zwischen der dielektrischen Schicht und dem einkristallinen Siliziuminselbereich als einen Teil dieses Bereiches in dem dielektrischen Isoliersubstrat vorzusehen.
Im folgenden werden anhand der zugehörigen Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigt
Fig. 1 in einer Vertikalschnittansicht einen bekannten vertikalen MOSFET mit diskretem Aufbau,
Fig. 2 eine Vertikalschnittansicht eines bekannten dielektrischen Isoliersubstrates,
Fig. 3 eine Vertikalschnittansicht einer bekannten integrierten Halbleiterschaltungsvorrichtung, bei der ein vertikaler MOSFET in das dielektrische Isoliersubstrat eingebaut ist, das in Fig. 2 dargestellt ist,
Fig. 4 eine Vertikalschnittansicht eines dielektrischen Isoliersubstrates bei einem Ausführungsbeispiel der Erfindung,
Fig. 5 eine Vertikalschnittansicht einer integrierten Halbleiterschaltungsvorrichtung mit einem vertikalen MISFET, der im dielektrischen Isoliersubstrat verwirklicht ist, das in Fig. 4 dargestellt ist,
Fig. 6 eine perspektivische Teilansicht eines weiteren Ausführungsbeispiels der erfindungsgemäßen integrierten Halbleiterschaltungsvorrichtung,
Fig. 7 eine Vertikalschnittansicht längs der Linie VII-VII in Fig. 6 und
Fig. 8 eine Vertikalschnittansicht eines dielektrischen Isoliersubstrates bei einem weiteren Ausführungsbeispiel der Erfindung.
Fig. 4 zeigt ein dielektrisches Isoliersubstrat für ein Ausführungsbeispiel der Erfindung mit einer Silizidschicht 40. Mit der Ausnahme dieser Schicht 40 ist der Aufbau im übrigen gleich dem, wie er in Fig. 2 dargestellt ist, wobei gleiche Bauteile mit gleichen Bezugszeichen versehen sind.
Die Silizidschicht 40 wird durch Zerstäuben unter Verwendung eines Silizidtargets als Zerstäubungsquelle ausgebildet, um die gesamte Bodenfläche und die gesamten Seitenflächen des einkristallinen Siliziuminselbereiches 1 zu überziehen. Bei dem dargestellten Ausführungsbeispiel wird das Zerstäuben zum Ausbilden der Silizidschicht 40 in Hinblick auf die Tatsache verwandt, daß isolierende konkave Rillen im einkristallinen Siliziuminselbereich 1 vorhanden sind. Es versteht sich jedoch, daß die Silizidschicht 40 auch dadurch ausgebildet werden kann, daß auf das CVD-Verfahren, das Aufdampfen usw. statt des Zerstäubens zurückgegriffen wird.
Bei dem dargestellten Ausführungsbeispiel wurde die Silizidschicht 40 aus Molybdän-Silizid MoSi₂ in Hinblick auf die Temperatur, die bei der Wärmebehandlung zum Bilden der polykristallinen Siliziumschicht 3 auftritt, sowie in Hinblick auf die Temperatur bei der Wärmebehandlung für den Diffusionsprozeß zum Ausbilden der gewünschten Halbleiterbauelemente ausgebildet. In diesem Zusammenhang sei darauf hingewiesen, daß Molybdän-Silizid ausreichend stabil bei einer Temperatur von wenigstens 1100°C ist und eine Beständigkeit gegenüber Chemikalien hat, die mit der von Silizium vergleichbar ist. Bei dem dargestellten Ausführungsbeispiel liegt weiterhin die Silizidschicht 40 an einem Teil A in einer Hauptfläche des Substrates frei. Dieser Teil A macht eine dünne Isolierschicht notwendig, damit die Isolierung dieses Teils A gegenüber dem darauf ausgebildeten Verdrahtungsmetall sichergestellt ist. Diese dünne Isolierschicht kann gleichzeitig nach einem thermischen Oxydationsverfahren ausgebildet werden, das für den einkristallinen Siliziuminselbereich 1 durchgeführt wird, und ist insofern vorteilhaft, als Eigenschaften erzielt werden können, die den Eigenschaften einer thermischen Oxydationsschicht aus polykristallinem Silizium äquivalent sind.
Es sei darauf hingewiesen, daß Silizide anderer Metalle mit hohen Schmelzpunkten wie beispielsweise Wolfram W, Tantal Ta und ähnlichen Metallen alternativ anstelle des Molybdän- Silizides verwandt werden können.
Es sei weiterhin zusätzlich angemerkt, daß die Siliziumdioxidschicht 2 nach einem CVD-Verfahren in Hinblick auf das Vorhandensein der Silizidschicht 40 ausgebildet wird.
Fig. 5 zeigt einen vertikalen MOSFET, der unter Verwendung des dielektrischen Isoliersubstrats von Fig. 4 gemäß eines Ausführungsbeispiels der Erfindung ausgebildet ist. Dieser vertikale MOSFET ist dem bekannten in Fig. 3 dargestellten Bauelement mit der Ausnahme ähnlich, daß die Silizidschicht 40 zwischen dem einkristallinen Siliziuminselbereich 1 und der dünnen Siliziumdioxidschicht 2 vorgesehen ist.
Die Silizidschicht 40 des in Fig. 5 dargestellten MOSFET besteht aus Molybdän-Silizid MoSi₂ und hat eine Stärke von 1 µm sowie einen Flächenwiderstand ρ S 1 von 0,5 Ω/. Dadurch, daß der Silizidschicht ein wesentlich niedrigerer Widerstand als der hoch dotierten Verunreinigungsschicht 4 gegeben wird, fließt der Strom in durchgeschaltetem Zustand des MOSFET nicht quer in der Verunreinigungsschicht 4, sondern fließt ein Hauptteil des Stromes in die Silizidschicht 40, so daß er die Drain-Elektrode 7 erreicht, nachdem er quer durch die Schicht 40 hindurchgeflossen ist.
Dann ist der Widerstand R D gegeben durch:
R D = R Dn + R Dn+ + R DS (3)
wobei R DS den Ausbreitungswiderstand der Silizidschicht bezeichnet.
Unter der Annahme, daß der in Fig. 5 dargestellte Aufbau dieselben Abmessungen und dieselben numerischen Werte für die verschiedenen Parameter wie die in Fig. 3 dargestellte Vorrichtung hat, ergibt sich:
R Dn ≈ 20 Ω
R Dn+ ≈ 0,04 Ω
Es ist ersichtlich, daß der Widerstandswert R Dn+ (≈ 5 Ω), der in Fig. 3 dargestellten Vorrichtung auf (R Dn+ ≈ 0,04 Ω) + (R DS ≈ 0,13 Ω) ≈ 0,2 Ω bei der in Fig. 5 dargestellten Vorrichtung herabgesetzt werden kann. Das heißt mit anderen Worten, daß der Durchschaltwiderstand R ON auf einen vernachlässigbaren Wert verringert werden kann.
Im folgenden wird ein weiteres Ausführungsbeispiel der Erfindung beschrieben.
Wenn im allgemeinen eine Vielzahl von Elektrodenverdrahtungsleitern einander auf der integrierten Schaltung kreuzen, ist eine Zwischenisolierschicht zwischen den Elektrodenverdrahtungsleiterschichten an den Kreuzungsbereichen vorgesehen, um einen sogenannten Zweischichtverdrahtungsaufbau zu verwirklichen, wie es allgemein bekannt ist.
In diesem Zusammenhang sei darauf hingewiesen, daß die meisten integrierten Schaltungen, die das dielektrische Isoliersubstrat verwenden, durch Ausnutzung des Vorteils des dielektrischen Isoliersubstrates in Form eines Hochspannungsschaltungsaufbaus verwirklicht sind. In diesem Fall führt die Ausbildung von zwei Verdrahtungsschichten an den Kreuzungsstellen der Verdrahtungsleiter in der oben beschriebenen Weise zu einer Schwierigkeit bezüglich der Ausbeute und der Zuverlässigkeit der Produkte. Aus diesem Grund ist es üblich, eine sogenannte Unterquerungsanordnung zu verwenden, bei der einer der Verdrahtungsleiter am Kreuzungspunkt dadurch gebildet ist, daß der einkristalline Siliziuminselbereich des Substrates benutzt wird.
Wenn jedoch die Unterquerungsanordnung einfach in der bekannten Weise angewandt wird, liefert der Widerstand des Unterquerungsteils, der vom einkristallinen Siliziuminselbereich gebildet wird, einen Widerstandswert, der dem Ausbreitungswiderstand der hoch dotierten Verunreinigungsschicht entspricht, die in Verbindung mit Fig. 3 beschrieben wurde, wobei dieser Widerstandswert Werte von etwa 20 Ω unter der Annahme erreichen kann, daß der Flächenwiderstand ρ s der hoch dotierten Verunreinigungsschicht 20 Ω/ beträgt und der Flächenbereich des einkristallinen Siliziuminselbereiches 120 Ωm² beträgt, wie es bei dem oben beschriebenen Ausführungsbeispiel der Fall ist.
Ein Widerstandswert von bis zu einigen 10 Ω am Kreuzungsbereich der Elektrodenverdrahtungsleiter kann dazu führen, daß die Anwendung der Unterquerungsanordnung in Abhängigkeit von der Schaltungsauslegung unpraktisch wird. Das hat zur Folge, daß die Halbleiterplättchenauslegung Beschränkungen ausgesetzt ist, die schließlich zu einer Zunahme des Plättchenflächenbereiches führen.
Fig. 6 und 7 zeigen ein Ausführungsbeispiel der Erfindung, bei dem die Unterquerungsanordnung verwandt ist, wobei Fig. 7 eine Schnittansicht längs der Linie VII-VII in Fig. 6 zeigt, um einen Teil darzustellen, an dem zwei Elektrodenverdrahtungsleiter 21, 22 in einer Unterquerungsanordnung einander kreuzen. Eine dünne Isolierschicht 23, die in Fig. 6 nicht dargestellt ist, isoliert den Leiter 21 gegenüber dem leitenden Inselbereich 1 und der Schicht 40. Die anderen Bauteile sind ähnlich den Bauteilen bei den in Fig. 4 und 5 dargestellten Ausführungsbeispielen und mit gleichen Bezugszeichen versehen.
Wie es am besten in Fig. 7 dargestellt ist, fließt im Unterquerungsteil des Elektrodenverdrahtungsleiters 22 der Strom hauptsächlich durch die Silizidschicht 40, wie es durch Pfeile dargestellt. Ist. Wenn die Silizidschicht 40 aus Molybdän-Silizid mit einer Stärke von 1 µm gebildet ist, und die Fläche des einkristallinen Inselbereiches 120 Ωm² beträgt, kann beispielsweise der Widerstandswert des Unterquerungsteils bezeichnend auf etwa 0,5 Ω herabgesetzt werden, wodurch eine Zunahme der Plättchenfläche in ausreichendem Maße vermieden werden kann.
Es sei darauf hingewiesen, daß bei allen bisher beschriebenen Ausführungsbeispielen der Erfindung die hoch dotierte Verunreinigungsschicht 4 zusammen mit der Silizidschicht 40 vorgesehen ist.
Aus dem obigen ist jedoch ersichtlich, daß die hoch dotierte Verunreinigungsschicht 4 fehlen kann, da diese Schicht 4 keine bezeichnende positive Rolle bei der Verringerung des Widerstandes spielt. Bei den dargestellten Ausführungsbeispielen war die hoch dotierte Verunreinigungsschicht 4 als Kontaktschicht für die Silizidschicht 40 und die Oberflächenelektrode und als Kanalstopper vorgesehen, um ein Hochspannungselement zu verwirklichen.
Die erfindungsgemäße Ausbildung kann somit auch ohne die hochdotierte Verunreinigungsschicht 4 verwirklicht werden. In diesem Fall kann ein hochdotierter Verunreinigungsbereich oder können hochdotierte Verunreinigungsbereiche 60 im Oberflächenbereich unter Verwendung einer Diffusion ausgebildet werden, um das in Fig. 8 dargestellte Bauelement auszubilden.
Das Halbleiterbauelement, das in einem einkristallinen Siliziuminselbereich ausgebildet werden kann, ist nicht auf den MISFET beschränkt, vielmehr können verschiedene Schaltelemente, Leitungselemente und Gleichrichterelemente ausgebildet werden. Die Leitfähigkeitstypen bei den in Fig. 4 bis 8 dargestellten Ausführungsbeispielen können auch umgekehrt sein.
Aus dem obigen ist ersichtlich, daß gemäß der Erfindung dann, wenn ein Strom in den einkristallinen Siliziuminselbereich fließt, der im dielektrischen Isoliersubstrat ausgebildet ist, oder wenn der Strom aus dem Inselbereich herausfließt, der Ausbreitungswiderstand des einkristallinen Inselbereiches, der in einer äquivalenten Schaltung in Reihe geschaltet ist, ausreichend verringert werden kann, ohne daß damit eine Zunahme im Flächenbereich des Halbleiterplättchens verbunden ist.
Gemäß der Erfindung kann der Flächenbereich des Halbleiterplättchens dadurch verringert werden, daß eine Silizidschicht anstelle der hochdotierten Verunreinigungsschicht vorgesehen ist. Dadurch, daß beispielsweise die hochdotierte Verunreinigungsschicht mit einer Stärke von 10 µm durch eine dünne Silizidschicht mit einer Stärke von 1 µm ersetzt wird, kann eine Verringerung der Größe um 9 µm in vertikaler Richtung sowie in horizontaler Richtung für einen einkristallinen Inselbereich erreicht werden. Bei einem Element, das mit einem Längen- Breitenverhältnis oder Formverhältnis verwirklicht ist, das mit einem schlechten Flächenausnutzungsfaktor verbunden ist, um den Widerstand der hochdotierten Verunreinigungsschicht herabzusetzen, kann die erfindungsgemäße Ausbildung ein verbessertes Formverhältnis gewährleisten, so daß der Flächenbereich für ein einziges Element herabgesetzt werden kann, was eine bezeichnende Abnahme im Flächenbereich des Plättchens als Ganzem bedeutet.

Claims (5)

1. Integrierte Halbleiterschaltungsvorrichtung mit einem dielektrischen Isoliersubstrat, das wenigstens einen einkristallinen Siliziumbereich (1) aufweist, der in einem Stützbereich (3) eingebettet ist, wobei der einkristalline Siliziumbereich (1) dielektrisch gegenüber dem Stützbereich (3) durch eine dielektrische Schicht (2) isoliert ist, dadurch gekennzeichnet, daß eine Silizidschicht (40) aus einem Metall und Silizium zwischen dem einkristallinen Siliziumbereich (1) und dem dielektrischen Bereich (2) vorgesehen ist und daß eine Elektrode (7), die auf der Oberfläche des dielektrischen Isoliersubstrates ausgebildet ist, in dem der einkristalline Siliziumbereich (1) ausgebildet ist, mit der Silizidschicht (40) verbunden ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Metall der Silizidschicht (40) aus einer Gruppe gewählt ist, die aus Molybdän, Wolfram und Tantal besteht.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der einkristalline Siliziumbereich (1) entweder ein Bereich ist, der einen PN-Übergang enthält, oder ein Bereich ist, der keinen PN-Übergang enthält.
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zwei Elektroden (22) mit der Silizidschicht (40) verbunden sind, wobei die beiden Elektroden (22) im Abstand voneinander ausgebildet sind, weiterhin eine dünne Isolierschicht (23) an einer Oberfläche des dielektrischen Isoliersubstrates (3) vorgesehen ist, in dem der einkristalline Siliziumbereich (1) ausgebildet ist, und ein Elektrodenverdrahtungsleiter (21) auf der Isolierschicht (23) so ausgebildet ist, daß er zwischen den beiden Elektroden (22) verläuft.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Stützschicht (1) aus polykristallinem Silizium gebildet ist.
DE19873710503 1986-04-03 1987-03-30 Integrierte halbleiterschaltungsvorrichtung Ceased DE3710503A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61075626A JPS62232965A (ja) 1986-04-03 1986-04-03 半導体装置

Publications (1)

Publication Number Publication Date
DE3710503A1 true DE3710503A1 (de) 1987-10-22

Family

ID=13581625

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873710503 Ceased DE3710503A1 (de) 1986-04-03 1987-03-30 Integrierte halbleiterschaltungsvorrichtung

Country Status (3)

Country Link
JP (1) JPS62232965A (de)
KR (1) KR870010631A (de)
DE (1) DE3710503A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335557A2 (de) * 1988-03-30 1989-10-04 AT&T Corp. Dielektrisch isolierte Bauelemente mit hoher Geschwindigkeit mit vergrabenen Silicid-Gebieten und Verfahren zu deren Herstellung
DE3922671A1 (de) * 1989-07-10 1991-01-24 Siemens Ag Akustoelektronisches bauelement mit einer oberflaechenwellenanordnung und einer elektronischen halbleiterschaltung
EP1650793A1 (de) * 2004-10-19 2006-04-26 ATMEL Germany GmbH Halbleitergegenstand und Verfahren zur Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Journal of Solid-State Circuits, Bd. SC-14, Nr. 2 (April 1979), S. 291-293 *
Treatise on Materials Science and Technology, Vol. 24, p. 92-99, 1982, Academic Press, New York *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335557A2 (de) * 1988-03-30 1989-10-04 AT&T Corp. Dielektrisch isolierte Bauelemente mit hoher Geschwindigkeit mit vergrabenen Silicid-Gebieten und Verfahren zu deren Herstellung
EP0335557A3 (en) * 1988-03-30 1989-11-23 American Telephone And Telegraph Company High-speed dielectrically isolated devices utilizing buried silicide regions and fabrication thereof
DE3922671A1 (de) * 1989-07-10 1991-01-24 Siemens Ag Akustoelektronisches bauelement mit einer oberflaechenwellenanordnung und einer elektronischen halbleiterschaltung
EP1650793A1 (de) * 2004-10-19 2006-04-26 ATMEL Germany GmbH Halbleitergegenstand und Verfahren zur Herstellung

Also Published As

Publication number Publication date
KR870010631A (ko) 1987-11-30
JPS62232965A (ja) 1987-10-13

Similar Documents

Publication Publication Date Title
DE2101609C3 (de) Kontaktanordnung für ein Halbleiterbauelement
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE2916364C2 (de)
DE19704995A1 (de) Integrierte Hochspannungs-Leistungsschaltung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE3824836C2 (de) Isolierschicht-Bipolartransistor
DE102006056139A1 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
EP0071916B1 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE3109074C2 (de)
DE2045567C3 (de) Integrierte Halbleiterschaltung
DE69026675T2 (de) MIS-Kapazitätselement
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3711033A1 (de) Mosfet-halbleitervorrichtung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE3710503A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE2215850A1 (de) Schutzdiodenanordnung fuer gitterisolierte feldeffekttransistoren
DE2361171A1 (de) halbleitervorrichtung
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE2854995C2 (de) Integrierte Darlington-Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection