DE3700987A1 - Einrichtung zur erfassung einer elektrischen spannung zur verarbeitung in einem mikrorechner - Google Patents

Einrichtung zur erfassung einer elektrischen spannung zur verarbeitung in einem mikrorechner

Info

Publication number
DE3700987A1
DE3700987A1 DE19873700987 DE3700987A DE3700987A1 DE 3700987 A1 DE3700987 A1 DE 3700987A1 DE 19873700987 DE19873700987 DE 19873700987 DE 3700987 A DE3700987 A DE 3700987A DE 3700987 A1 DE3700987 A1 DE 3700987A1
Authority
DE
Germany
Prior art keywords
voltage
microcomputer
analog
converter
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873700987
Other languages
English (en)
Other versions
DE3700987C2 (de
Inventor
Cornelius Dipl Ing Peter
Karl-Heinz Dipl Ing Preis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE3700987A priority Critical patent/DE3700987C2/de
Priority to PCT/DE1987/000557 priority patent/WO1988005619A1/de
Publication of DE3700987A1 publication Critical patent/DE3700987A1/de
Application granted granted Critical
Publication of DE3700987C2 publication Critical patent/DE3700987C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/20Increasing resolution using an n bit system to obtain n + m bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/78Simultaneous conversion using ladder network
    • H03M1/785Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Description

Stand der Technik
Die Erfindung geht aus von einer Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner nach der Gattung des Hauptanspruchs. In "Data Acquisition Databook Update And Selection Guide 1986, Seite 3-78" von Analog Devices, USA, wird eine Einrichtung zur schnellen und sehr genauen A/D-Wandlung eines analogen Spannungssignals in ein digitales Spannungssignal be­ schrieben. Dort werden - um eine Ausgangsauflösung von 16 Bit zu er­ reichen - zwei referenzkaskadierte Parallel-A/D-Wandler (Half-Flash-Converter) eingesetzt, die jeweils 8 Bit Wortbreite auf­ weisen. Dabei wird in einem ersten Wandlungsschritt die zu wandelnde Spannung unverstärkt gewandelt, und dieselbe dann mit einem D/A-Wandler in eine analoge Spannung zurückgewandelt, die dem Ein­ gangssignal mit umgekehrter Polarität aufgeschaltet wird. Dadurch wird die zu messende Spannung weitgehend unterdrückt; der gerade nicht unterdrückte Restanteil wird in einem zweiten Wandlungsschritt mit erhöhter Verstärkung von denselben zwei Parallel-A/D-Wandlern in 8 Bit breite Worte gewandelt, die dann anschließend mit dem Ergebnis des ersten Wandlungsschritts zu einem 16 Bit breiten Ergebniswort zusammengesetzt werden. Diese bekannte Einrichtung ist einerseits auf eine sehr kurze Wandlungszeit zugeschnitten, die durch einen schnellen Wandlungspfad über besagte Parallel-A/D-Wandler erreicht wird. Da letztere gegenüber dem Ergebniswort nur die halbe Bitbreite aufweisen, ergibt sich eine sehr große Zahl von Unterwandlungsberei­ chen, genau genommen von 28 Unterwandlungsbereichen mit 8 als der halben Anzahl der Bit-Wortbreite des Ergebnisses. Damit die Unter­ wandlungsbereiche ohne Sprünge bzw. Lücken nahtlos aneinanderschlie­ ßen, d. h., damit ein völlig monoton aufgelöstes Ausgangssignal er­ zielt wird, muß der benutzte D/A-Wandler eine extrem hohe Genauig­ keit, insbesondere Eigenmonotonie, aufweisen. In jener Einrichtung ist daher für diesen Zweck einer der derzeit genauesten monolithi­ schen 16 Bit D/A-Wandler, der Baustein AD 569, vorgesehen. Ein sol­ cher Baustein ist aber sehr teuer, wodurch diese bekannte Einrich­ tung nur dann wirtschaftlich einsetzbar ist, wenn 1 die hohe Wand­ lungsgeschwindigkeit derselben auch tatsächlich ausnutzbar ist. Bei vielen niederfrequenten Steuerungsanwendungen ist dies jedoch nicht der Fall. Ein Nachteil dieser bekannten Anordnung besteht weiter da­ rin, daß sie zusätzlich zu und jedenfalls nicht mitbenutzbar von ei­ nem etwa zur Signalverarbeitung vorgesehenen Mikrorechner aufzuwen­ den ist.
Elektronische Steuerschaltungen zur Auswertung analoger Spannungen werden zusehends mit digitalen Schaltkreisen realisiert. Dabei geht der Trend zu mikrorechnerbestückten Systemen, bei denen neuerdings A/D-Wandler bereits "on-chip" eines Mikroprozessors vorgesehen sind. Solche A/D-Wandler werden dann im Zeitmultiplexverfahren mehreren, z. B. 8 Analogeingängen zugeordnet, die vom Mikrorechner dann ent­ sprechend der vom Programm vorgesehenen Abtasthäufigkeit abgefragt werden. Reicht die Wortbreite eines solchen "on-chip" vorgesehenen A/D-Wandlers nicht aus, um beispielsweise einen vorgegebenen Meßbe­ reich mit der gewünschten Wortauflösung zu überstreichen, läßt sich zwar die vorgenannte bekannte Einrichtung auf ein solches rechnerge­ stütztes Erfassungssystem implementieren, wobei dann allerdings die Notwendigkeit eines zusätzlichen, monotonen und mit größerer Wort­ breite arbeitenden D/A-Wandler ebenfalls zu hohen Kosten führt.
Aufgabe der Erfindung ist es, eine Einrichtung zur Erfassung von Spannungssignalen zu schaffen, die sich eines Mikrorechners und we­ nigstens eines zusammen mit dem letzteren integrierten A/D-Wandlers bedient, und die eine höhere Auflösung eines Meßbereichs leistet, als dies durch die Wortbreite der/des A/D-Wandler/s vorgegeben ist. Eine weitere Aufgabe der Erfindung ist es, die Notwendigkeit eines hochgenauen D/A-Wandlers zu umgehen, so daß die Verbesserung des Auflösungsgrades einer entsprechenden Einrichtung durch periphere Beschaltung eines solchen Mikrorechners mit A/D-Wandler durch wenige kostengünstig verfügbare Zusatzkomponenten ermöglicht wird.
Vorteile der Erfindung
Die Erfindung bietet den Vorteil, daß handelsübliche, zur Erfassung analoger Größen mit A/D-Wandlern ausgestattete Mikroprozessoren zur Signalverarbeitung mit einer Auflösung ausnutzbar sind, die größer ist, als sie der entsprechenden Bit-Auflösung aus der Wortbreite des A/D-Wandlers entspricht. Ein weiterer Vorteil der Erfindung besteht darin, daß zu diesem Zweck eine externe Beschaltung eines entspre­ chenden Prozessors mit nur wenigen, kostengünstigen und im Gegen­ satz zur vorbekannten Lösung durchaus toleranzbehafteten Bauelemen­ ten erfolgen kann. Dies wird vorteilhaft ermöglicht dadurch, daß der Mikroprozessor eine insbesondere durch Ungenauigkeit eines einfachen D/A-Wandlers verursachte Dismonotonie durch Nutzung seiner Rechen­ kapazität softwaremäßig ausgleicht.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vor­ teilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung zu einem Mikrorechner angegeben.
Zeichnung
Ein Ausführungsbeispiel ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt
Fig. 1 ein schematisches Blockschaltbild der Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner,
Fig. 2 ein detailliertes Schaltbild einer erfindungsgemäßen Einrichtung und
Fig. 3a und 3b ein Diagramm zur Veranschaulichung der programm­ gestützt erreichten Wandlungscharakteristik.
Beschreibung der Erfindung
In Fig. 1 sind die wesentlichen Bestandteile der erfindungsgemäßen Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbei­ tung in einem Mikrorechner schematisch dargestellt. Der Mikrorechner 10 weist wenigstens zwei analoge Eingänge 11 und 12 auf, wobei der Eingang 11 unmittelbar mit der Meßklemme 17 der zu erfassenden Span­ nung U verbunden ist. Der zweite Analogeingang 12 wird aus einem Verstärker 14 gespeist, welcher einen festen Verstärkungsfaktor K hat. Einer der beiden Differenzeingänge - hier der invertierende Eingang - ist direkt mit der Meßklemme 17 bzw. dem ersten Analogein­ gang 11 verbunden; der andere Differenzeingang - hier der nicht in­ vertierende - ist über eine Verbindungsleitung 16 mit dem Analogaus­ gang eines D/A-Konverters 15 verbunden. Letzterer wird von einem Teil 13 des Datenbusses des Mikrorechners 10 angesteuert. Bei diesem Teil handelt es sich jedenfalls um das höchstwertige Bit und daran anschließend niedrigerwertige, in Abhängigkeit von der gewünschten Auflösungssteigerung und damit verknüpft vom Verstärkungsfaktor K des Verstärkers 14. Die Eingangsspannung U wird gegen eine Referenz­ klemme 18 gemessen, die in geeigneter Weise mit dem internen Null­ bezugspotential des Mikrorechners 10 verbunden ist.
Fig. 2 veranschaulicht anhand eines Wirkschaltplans die Einfachheit der erfindungsgemäßen Einrichtung unter der Annahme, daß die ver­ arbeitbare Auflösungsbitbreite eines Mikrorechners mit A/D-Wandler um zwei Bit vergrößert werden soll. Es ist ein Mikrorechner 10 vor­ gesehen, der mehrere Analogeingänge 11, 12 und gegebenenfalls 19 aufweist. Der eigentliche Mikrorechner erhält über einen Anschluß 26 seine Betriebsspannung; seine erste Referenzspannungsklemme 24 ist an einem Referenzspannungsknoten 9 geführt, in den eine hier nicht gezeigte Referenzspannungsquelle eine Bezugsspannung einspeist. Eine zweite Referenzspannungsklemme 25, die mit dem Masseanschluß des Mikrorechners 10 identisch sein kann, ist erforderlichenfalls mit einer Abschirmung der Schaltungsanordnung und dem Gegenpol der Be­ triebsspannungsquelle für den Mikrorechner 10 verbunden. Diese Klemme 25 ist auch an die hier negative Meßklemme 18 geführt. Der Analogeingang 11 ist über die Verbindungsleitung 27 direkt an der Eingangsklemme 17 angeschlossen; er erhält also die zu messende Ein­ gangsspannung U mit der Verstärkung 1. Der Analogeingang 12 ist mit dem Ausgang eines gegengekoppelten Differenzverstärkers verbunden; dessen Verstärkung k ist durch einen Widerstand 29 zwischen Ausgang und invertierendem Eingang und einem Vorwiderstand 28 zwischen in­ vertierendem Eingang des Differenzverstärkers 14 und der positiven Meßklemme 17 eingestellt. Beispielsweise kann diese Verstärkung k für eine Erhöhung der Auflösung des Meßbereichs für die Spannung U um zwei Bit den Faktor 4 betragen. Der nicht invertierende Eingang des Differenzverstärkers 14 ist über einen Widerstand 31 an die ne­ gative Meßklemme 18 gelegt, die wie schon erwähnt mit dem negativen Bezugsspannungsanschluß 25 des Mikrorechners 10 verbunden ist. Der nicht invertierende Eingang 32 des Differenzverstärkers 14 ist über eine Leitung 16 mit dem Ausgang eines als R/2R-Netzwerk ausgebilde­ ten D/A-Wandler 15 verbunden, der durch die Widerstände 3 und 4 so­ wie 5, 6, 7 und 8 gebildet wird. In bekannter Weise haben dabei die Widerstände 3 und 4 den halben Widerstandswert der Widerstände 5, 6, 7 und 8. Der Widerstand 5 ist direkt mit dem Referenzspannungsknoten 9 verbunden; die Widerstände 6, 7 und 8 sind über Leitungen 43, 42 und 41 an die Ausgänge eines Latch-Schaltkreises 37 geführt, der ei­ nerseits auch mit dem negativen Bezugsspannungsanschluß 25 des Mikrorechners 10 und der negativen Meßklemme 18 sowie über eine An­ schlußleitung 40 mit der positiven Referenzspannungsklemme 9 verbun­ den ist. Der Latch-Schaltkreis 37 erhält über Leitungen 20, 21 und 22 die höchstwertigen Bits des Datenbusses des Mikrorechners 10 zu­ geführt; es sind noch weitere derartige Leitungen 13 angedeutet, die den Bus bis zum niedrigstwertigen Bit vervollständigen. Dem Latch-Schaltkreis 37 kann über eine Leitung 39 noch ein Übernahme­ befehl des Mikrorechners 10 zugeführt werden. Diese Leitung kann entweder direkt an Mikrorechner 10 angeschlossen sein, oder aber über einen Inverter 38, welcher z. B. ein negiertes Übernahmesignal invertiert oder auch nur den wahren Befehlszustand des Mikrorechners 10 an den für den Latch-Schaltkreis 37 erforderlichen anpaßt. Der Differenzverstärker 14 ist einerseits über eine Leitung 35 mit Masse verbunden, die mit dem Bezugsspannungsanschluß 25 am Mikrorechner 10 zusammenfallen kann. Der Versorgungsanschluß 34 des Differenzver­ stärkers 14 ist über eine Leitung 36 an eine Versorgungsspannung ge­ führt, die in der Regel nicht dieselbe ist, aus der der Mikrorechner 10 versorgt wird. In besonderen Fällen kann noch ein hier nicht ge­ zeigter Widerstand vom Ausgang 33 des Differenzverstärkers 14 an die Referenzspannungsklemme 9 geführt sein, insbesondere wenn der Diffe­ renzverstärker einen Open-Collector-Ausgang aufweist. Ohne Beschrän­ kung der Allgemeinheit erfaßt die Erfindung auch entsprechende Schaltungen zur Erhöhung der Auflösung beispielsweise um nur ein Bit oder um mehr als zwei Bits, d. h. beispielsweise bei einer Erhöhung der Auflösung um drei Bits eine Beschaltung des Verstärkers 14 für die Verstärkung k = 8, ein um zwei Widerstände erweitertes D/A-Netz­ werk für die Umsetzung von vier Bits, und einen entsprechenden Latch-Schaltkreis 37 mit demgemäß vier Ausgängen und vier Eingängen, die dann auf die vier höchstwertigen Bits des Datenbusses des Mikro­ rechners zugreifen.
Ausgehend von der beispielhaften Vorgabe, das gemäß Fig. 3a ein Meßbereich von 9 bis 5 Volt mit einer 8-Bit-Genauigkeit erfaßt, aber mit einer 10-Bit-Auflösung dargestellt werden soll, ergibt sich die Funktion der Einrichtung gemäß Fig. 2 wie folgt:
Zunächst wird über den ersten A/D-Eingang 11 die zu messende Span­ nung direkt eingelassen und hier beispielsweise mit der 8-Bit-Auflö­ sung des A/D-Wandlers im Mikrorechner 10 ihre augenblickliche Größe bestimmt. Der Mikrorechner 10 gibt daraufhin auf den drei höchstwer­ tigen Leitungen seines Datenbusses 20, 21 und 22 eine binäre Zahl b zwischen 1 und 7 aus, die gemäß Fig. 3a als Nummer eines vorzuwäh­ lenden Meßbereichs gebildet wird in Abhängigkeit von der augenblick­ lichen Höhe der zu messenden Spannung in bezug auf überlappend an­ einander anschließende Untermeßbereiche. Diese Untermeßbereiche ha­ ben für sich genommen einen Umfang entsprechend der maximal zuläs­ sigen Spannung dividiert durch den Verstärkungsfaktor k des Diffe­ renzverstärkers 14, hier also ⁵/₄ = 1,25 V. Die einzelnen Untermeß­ bereiche 1 bis 7 sind mit ihrer jeweiligen Mittenspannung 1/8, 2/8, . . . 7/8 U ref ineinander geschachtelt, damit eine zu messende Span­ nung jedenfalls in einen Meßbereich fällt, was bei unverschachtelter Aneinanderreihung der Untermeßbereiche nicht ohne weiteres gewähr­ leistet wäre. Da die ausgegebene Zahl b auf den Leitungen 20 bis 22 nur kurze Zeit ansteht, wird während dieser Dauer über die Leitung 23 und gegebenenfalls über den Inverter 38 ein Befehl an den Latch-Schaltkreis 37 zur Übernahme der Bereichskennzeichnung b abge­ geben, so daß dieselbe bis zum nächsten Übernahmebefehl an Leitungen 41 bis 43 für den D/A-Wandler 15 als bereichsauswählende Offset-In­ formation zur Verfügung steht. Der Widerstand 31 ist bezüglich sei­ nes Wertes auf die Widerstände 3, 4, 5, 6, 7 und 8 so abgestimmt, daß sich bezüglich seiner beiden Anschlüsse in den D/A-Wandler 15 hineingemessen ein Innenwiderstand ergibt, der invariant ist, bezüg­ lich des jeweils vom Latch-Schaltkreis 37 eingegebenen Digitalwor­ tes. Beispielsweise können zu diesem Zweck die Widerstände 3 und 4 ein Wert von 10 kOhm, die Widerstände 5, 6, 7 und 8 einen Wert von 20 kOhm und der Widerstand 31 einen Wert von 40 kOhm aufweisen. Da­ mit wird also am Widerstand 31 eine digital einstellbare Gegenspan­ nung zur an den Meßklemmen 17 und 18 anliegenden und zu messenden Spannung U aufgebaut, die bezüglich der Eingänge 30 und 32 des Dif­ ferenzverstärkers in der Art einer Offset-Spannung von der Meßspan­ nung subtrahiert erscheint. Die verbleibende Restspannung wird nun mit Verstärkungsfaktor k = 4 verstärkt und dem zweiten A/D-Eingang 12 des Mikrorechners 10 zugeführt. Das Verhältnis der Werte der Wi­ derstände 29 und 28 zueinander ist zu diesem Zweck 4 : 1 gewählt. Der Mikrorechner 10 liest nunmehr über den Eingang 12 nur noch die erwähnte Differenzspannung mit hier beispielsweise 8-Bit-Meßgenauig­ keit ein und addiert dieses auch mit einer 8-Bit-Auflösung ermit­ telte Ergebnis zu dem zuvor mit einer 8-Bit-Genauigkeit ermittelten und an den Latch-Schaltkreis 37 übertragenen Offset-Spannungswert zur Anwahl des relevanten Untermeßbereichs. Da die erwähnte Span­ nungsdifferenz um den erwähnten Verstärkungsfaktor k = 4 expandiert mit einer 8-Bit-Genauigkeit aufgelöst wird, ergibt sich bezüglich des Meßergebnisses als der Summe aus einem 8-Bit-genauen Off­ set-Spannungswert und einer ebenfalls 8-Bit-aufgelösten, jedoch um den Faktor 4 expandierten Spannungsdifferenz ein insgesamt 8-Bit-ge­ naues, jedoch 10-Bit-aufgelöstes digitales Spannungsmeßergebnis.
In Fig. 3b ist zur Veranschaulichung in einem ersten Maßstab die Auflösung des gesamten Meßspannungsbereichs sowie der um den Faktor k = 4 expandierten Untermeßbereiche und dazu in einem zweiten Maß­ stab die jeweils dazugehörige Offset-Spannung dargestellt, und zwar zugeordnet zu dem Anwahlwert b = 1 . . . 7 für die Anwahl des jewei­ ligen Untermeßbereichs. Es ist dort noch angedeutet, daß die vom Mikrorechner 10 benutzte Software für den Übergang von einem Unter­ meßbereich zum nächsten Untermeßbereich eine Hysterese vorsieht, um in jedem Falle eine Zweideutigkeit des Meßergebnisses zu vermeiden. Eine solche Hysterese kann softwaremäßig einfach erzeugt werden durch den Vergleich der zu messenden Spannung mit fest programmier­ ten Bereichsgrenzen und einem diesen zugeordneten Toleranzwert. Aus Fig. 3b in Verbindung mit Fig. 2 wird zudem ersichtlich, daß be­ züglich der Widerstände 3 bis 8 des D/A-Wandlers 15 allzu hohe Ge­ nauigkeitsanforderungen nicht zu stellen sind, weil der Mikrorechner 10 bei der Zuweisung des jeweiligen Offset-Spannungswertes - ent­ sprechend b = 1 . . . 7 - abprüfen kann, wie weit das über den ersten A/D-Eingang 11 eingelesene, unverstärkte Meßsignal vom ebenfalls 8-Bit-genauen, jedoch 10-Bit-aufgelösten Ergebnis abweicht und somit in diesem Ergebnis noch eine Toleranzkorrektur zur Kompensation von Ungenauigkeiten im D/A-Wandler 15 vornehmen kann. Es ist somit er­ kennbar, daß der Nachteil der eingangs erwähnten, bekannten Einrich­ tung, nämlich die Erfordernis eines außerordentlich genauen, über den gesamten Meßspannungsbereich monotonen D/A-Wandlers in der er­ findungsgemäßen Einrichtung beseitigt ist dadurch, daß ein Mikro­ rechner mit geeigneter Software zur Ausführung von Rechenoperationen und Toleranzkorrekturen Anwendung findet, durch die auch bei nur be­ schränkter Genauigkeit eines verwendeten D/A-Wandlers das Meßergeb­ nis mit erhöhter Auflösung monoton über den gesamten Meßbereich dar­ stellbar ist.

Claims (4)

1. Einrichtung zur Erfassung einer elektrischen Spannung zur Verar­ beitung in einem Mikrorechner, mit einem Analog/Digital-Wandler, der mit dem Mikrorechner zusammengeschaltet ist und eine Wandlungsbreite von n Bit aufweist, mit einer Auflösung der zu messenden Spannung von m + n Bit, dadurch gekennzeichnet,
  • - daß m + 1 Leitungen als Datenbusses auf eine Speichereinrichtung mit m + 1 Speicherstellen geführt sind, wobei besagte Speicherein­ richtung zur Übernahme und zum anschließenden Halten des übernom­ menen Signalzustandes auf besagten m + 1 Leitungen während jeweils zweier Übernahmen vom Mikrorechner ansteuerbar ist,
  • - daß ein Digital/Analog-Wandler mit einer Wortbreite von m + 1 Bit vorgesehen ist, der den besagten Signalzustand auf besagten m + 1 Leitungen in einen analogen Offset-Spannungswert umwandelt,
  • - daß ein Verstärker mit dem Verstärkungsgrad k = 2 m vorgesehen ist, dessen Eingang im Sinne einer Aussteuerung in die eine Rich­ tung die zu messende Spannung und im Sinne einer Aussteuerung in die andere Richtung besagter Offset-Spannungswert zuführbar sind, so daß am Eingang des Verstärkers insgesamt die Differenzspannung der zu messenden Spannung und dem zuführbaren Offset-Spannungswert wirksam ist, und
  • - daß die zu messende Spannung und besagte Differenzspannung nach ihrer Verstärkung um den Faktor k = 2 m dem Eingang besagten Analog/Digital-Wandlers wenigstens in zeitabschnittsweisem Wechsel zuführbar sind.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Mikrorechner und der Analog/Digital-Wandler auf einem gemeinsamen Halbleitersubstrat als einkörperliche integrierte Schaltung reali­ siert sind.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Ein­ gang des Analog/Digital-Wandlers zeitabschnittsweise von verschiede­ nen Anschlüssen besagter integrierten Schaltung aus ansprechbar ist.
4. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß der Digital/Analog-Wandler aus einem R/2R-Netzwerk mit m + 1 Eingängen besteht.
DE3700987A 1987-01-15 1987-01-15 Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner Expired - Fee Related DE3700987C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE3700987A DE3700987C2 (de) 1987-01-15 1987-01-15 Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner
PCT/DE1987/000557 WO1988005619A1 (en) 1987-01-15 1987-11-28 Device for acquiring an electric voltage to be processed in a microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3700987A DE3700987C2 (de) 1987-01-15 1987-01-15 Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner

Publications (2)

Publication Number Publication Date
DE3700987A1 true DE3700987A1 (de) 1988-07-28
DE3700987C2 DE3700987C2 (de) 1995-12-07

Family

ID=6318864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3700987A Expired - Fee Related DE3700987C2 (de) 1987-01-15 1987-01-15 Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner

Country Status (2)

Country Link
DE (1) DE3700987C2 (de)
WO (1) WO1988005619A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549149B2 (en) 2000-10-13 2003-04-15 Robert Bosch Gmbh Method and device for detecting signals
US7075464B2 (en) 2004-05-27 2006-07-11 Atmel Germany Gmbh Circuit for current measurement and current monitoring

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541315A (en) * 1967-04-13 1970-11-17 Singer General Precision Analog-to-digital cyclic forward feed conversion equipment
GB1318775A (en) * 1970-08-24 1973-05-31 Plessey Telcommunications Rese Encoders
US4315254A (en) * 1979-01-29 1982-02-09 Takeda Riken Kogyo Kabushiki Kaisha Self-compensating A-D converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541315A (en) * 1967-04-13 1970-11-17 Singer General Precision Analog-to-digital cyclic forward feed conversion equipment
GB1318775A (en) * 1970-08-24 1973-05-31 Plessey Telcommunications Rese Encoders
US4315254A (en) * 1979-01-29 1982-02-09 Takeda Riken Kogyo Kabushiki Kaisha Self-compensating A-D converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549149B2 (en) 2000-10-13 2003-04-15 Robert Bosch Gmbh Method and device for detecting signals
US7075464B2 (en) 2004-05-27 2006-07-11 Atmel Germany Gmbh Circuit for current measurement and current monitoring

Also Published As

Publication number Publication date
DE3700987C2 (de) 1995-12-07
WO1988005619A1 (en) 1988-07-28

Similar Documents

Publication Publication Date Title
EP0233176B1 (de) Sensor zur messung physikalischer grössen und verfahren zum abgleich des sensors
DE3002208C2 (de)
EP0274767B1 (de) Verfahren und Schaltungsanordnung zur Ermittlung der Stellung des Abgriffes eines Widerstandsferngebers
DE2059933C3 (de) Digital-Analog-Umsetzer
DE3737279C2 (de)
DE2800645B2 (de) Schaltungsanordnung zum Erfassen und Umwandlen von analogdaten in digitale Daten
CH615504A5 (de)
DE3700987C2 (de) Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner
DE4234421A1 (de) Vorrichtung zur stromgeregelten Steuerung mehrerer Stellglieder mittels eines Steuercomputers
DE2946335C2 (de)
DE3832378C1 (de)
DE1268210B (de) Veraenderbares Daempfungsglied mit Dioden in Spannungsteilerschaltung
DE2460079B2 (de) Verfahren zur Bestimmung der Stellung des Schleifen eines Potentiometers und Schaltungsanordnung zur Durchführung des Verfahrens
DE19860465A1 (de) Verfahren und Vorrichtung zur Kodierung der Adressen von baugleichen Funktionseinheiten
DE19506276B4 (de) Verfahren und Schaltungsanordnung zur Interpolation von Sensorsignalen
DE19723248B4 (de) Kompakter Aufbau für eine selbstregelnde Verstärkerschaltung
DE4242436C2 (de) Elektronischer Schaltkreis mit einem Analog/Digital-Wandler
DE3115195C2 (de)
DE1924783C3 (de) Schaltungsanordnung zur Umwand lung einer Verstimmung einer Wider standsbrucke in eine dazu proportionale Frequenzänderung eines RC Oszillators
DE2648635C2 (de) Meßanordnung mit einem Analog-Digital-Wandler
DE2324692A1 (de) Digital-analog-wandler
DE10047396C1 (de) Schaltungsanordnung zur umschaltbaren Verstärkung von Analogsignalen
DE3738815C1 (en) Input circuit for a data acquisition device
DE3412843C2 (de)
DE2637175A1 (de) Einrichtung zur erfassung von bestimmungsgroessen eines ebenen vektors

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee