-
Die vorliegende Erfindung betrifft einen
Feldeffekttransistor, wie er im Oberbegriff des Patentanspruchs 1 beschrieben
ist. Ein solcher Feldeffekttransistor ist aus den PATENT AB-
STRACTS OF JAPAN, Bd. 7 Nr. 267 (E213) (1412) bekannt.
-
In GaAs-MESFETs, die eine Art von Verbindungshalbleiter-
Feldeffekttransistoren darstellen, wurde bereits ein Aufbau wie
in der Fig. 1 gezeigt vorgeschlagen, um die Leistungsfähigkeit
zu verbessern (siehe, zum Beispiel, PATENT ABSTRACTS OF JAPAN;
Bd. 8 Nr. 277 (E285) (1714)).
-
Der Aufbau umfaßt ein halbisolierendes GaAs-Substrat 1,
eine aktive n-Schicht 2 und eine vergrabene p-Schicht 3, die
zwischen dem Substrat 1 und der Schicht 2 vorgesehen ist.
-
Die vergrabene p-Schicht 3 dient hauptsächlich dazu, den
Short-Channel-Effekt zu unterdrücken. Der Short-Channel-Effekt
ist ein Phänomen, durch das bei abnehmender Gatelänge L die
Schwellenspannung erheblich in negativer Richtung verschoben
wird. Mit anderen Worten ist der Short-Channel-Effekt ein
Phänomen, das dadurch entsteht, daß die aus einer n&spplus;-Source-
Schicht 5 in das halbisolierende GaAs-Substrat 1 injizierten
Elektronen in eine n&spplus;-Drain-Schicht 6 fließen. Zusätzlich zu
einem Strompfad durch die aktive n-Schicht 2 gibt es daher einen
weiteren Strompfad durch das halbisolierende GaAs-Substrat 1.
Folglich wird die vergrabene p-Schicht 3 so vorgesehen, daß die
Barriere auf der Seite des Substrates hoch wird. Damit wird die
Injektion von Elektronen in das Substrat 1 unterdrückt und der
erwähnte weitere Strompfad beseitigt, um den Short-Channel-
Effekt zu unterdrücken.
-
Bei diesem Aufbau ist die vergrabene p-Schicht 3 niedrig
konzentriert und vollständig verarmt, so daß die parasitäre
Kapazitanz zwischen der aktiven n-Schicht 2 und der vergrabenen
p-Schicht 3 oder zwischen den n&spplus;-Schichten 5, 6 und der
vergrabenen p-Schicht 3 gering ist und das Element mit hoher
Geschwindigkeit arbeiten kann. Das Bezugszeichen 7 bezeichnet eine
Gate-Elektrode, das Bezugszeichen 8 eine Source-Elektrode und
das Bezugszeichen 9 eine Drain-Elektrode.
-
Ein ähnliches Element ist aus ELECTRONIC LETTERS, Bd. 20
Nr. 2 (1984), Seiten 98-100 bekannt, wobei eine vergrabene
p-Schicht zur Kontrolle der Dicke der aktiven n-Schicht und
damit zur Erzeugung einer gleichmäßigen Schwellenspannung dient.
-
Der Erfinder hat jedoch festgestellt, daß der GaAs-MESFET
mit dem obigen Aufbau gegenüber α-Teilchen anfällig ist. Das
heißt, daß ein Speicher wie ein SRAM (statischer
Direktzugriffsspeicher), der unter Verwendung eines solchen Elementes
aufgebaut wird, immer dann einer Zerstörung der gespeicherten
Information unterliegt, wenn ein α-Teilchen einfällt. Diese
Erscheinung wird Soft Error genannt.
-
Soft Errors wurden 1979 von T.C. May und M.H. Woods in
Si-Elementen entdeckt (T.C. May und M.H. Woods, IEEE Trans.
Electron Device, ED-26, Seite 2, 1979).
-
Der Entstehungsmechanismus eines Soft Errors im Si-Element
wird gewöhnlich wie folgt erklärt: Die gespeicherte Information
wird im Falle eines DRAM (dynamischer Direktzugriffsspeicher)
als Ladung in einem Kondensator einer Speicherzelle und im Falle
eines SRAM als eine Potentialhöhe an einem Knotenpunkt der
Speicherzelle festgehalten. Wenn ein α-Teilchen in das Si-Substrat
eintritt, werden längs der Bahn des α-Teilchens im Si-Substrat
Paare von Elektronen und positiven Löchern in einer Anzahl von
10&sup6; erzeugt, und die Ladungsträger oder Elektronen und positiven
Löcher diffundieren oder driften im Substrat und fließen in den
Kondensator oder den Knotenpunkt. Die in dem Kondensator
gespeicherte Ladungsmenge oder das Potential des Knotenpunktes ändert
sich daher erheblich, und die darin festgehaltene
Speicherinformation wird zerstört. Auch in einem SRAM, das unter Verwendung
des GaAs-MESFETs mit der vergrabenen p-Schicht wie in der Fig. 1
gezeigt gebildet wird, scheinen Soft Errors auf eine ähnliche
Weise zu entstehen.
-
Im folgenden wird der Unterschied bei dem
Soft-Error-Phänomen zwischen dem Si-Element und dem GaAs-MESFET mit dem Aufbau
der Fig. 1 erläutert.
-
Bei dem Si-Element ist, wenn die Gesamtzahl der längs der
Bahn eines α-Teilchens erzeugten Ladungsträger gleich 10&sup6; ist,
die Gesamtmenge an Ladung, die in den Kondensator oder in den
Knotenpunkt fließt, höchstens gleich 160 fC (entsprechend dem
Einfließen aller erzeugten Ladungsträger) und keinesfalls größer
als 160 fC.
-
Der Erfinder hat die Messungen im Betriebszustand des GaAs-
MESFET mit dem Aufbau der Fig. 1 wiederholt und dabei wie folgt
einen Unterschied zwischen dem GaAs-MESFET und dem Si-Element
festgestellt.
-
Bei dem GaAs-MESFET mit dem Aufbau der Fig. 1 ist die
Ladungsmenge, die in den Kondensator oder den Knotenpunkt fließt,
beim Einfallen eines α-Teilchens um ein Mehrfaches größer.
-
Diese Erscheinung bedeutet, daß der GaAs-MESFET mit dem
Aufbau der Fig. 1 im Vergleich zu dem Si-Element für den Soft
Error durch α-Teilchen anfälliger ist.
-
Diese Erscheinung bedeutet auch, daß bei dem GaAs-MESFET
mit dem Aufbau der Fig. 1 ein
Ladungsträger-Multiplikationsmechanismus vorhanden ist, der die in den Knotenpunkt fließende
Ladung vervielfacht.
-
Als einen Ladungsträger-Multiplikationsmechanismus hat der
Erfinder das Vorhandensein des folgenden Mechanismusses
festgestellt. Bei diesem Mechanismus ist die Gesamtmenge sowohl der
positiven Ladung (aufgrund positiver Löcher) als auch der
negativen Ladung (aufgrund von Elektronen) von der gleichen Größe
von 160 fC. Da die vergrabene p-Schicht 6 des herkömmlichen
Aufbaus vollständig verarmt ist, erstrecken sich die
elektrischen Kraftlinien, wenn eine Spannung an die n&spplus;, -Drain-Schicht 6
angelegt wird, von der n&spplus;-Drain-Schicht 6 zur n&spplus;-Source-Schicht
5, womit durch die elektrischen Kraftlinien die Drift der
erzeugten Ladungsträger gefördert wird. Die Mobilität der
Elektronen, die die Driftgeschwindigkeit der Ladungsträger in GaAs
bestimmt, ist zehnmal oder mehr größer als die der positiven
Löcher. Folglich verbleiben, nachdem die Elektronen in der n&spplus;-
Drain-Schicht 6 vollständig absorbiert wurden, immer noch
positive Löcher im Substrat. Der Potentialwall auf der Seite des
Substrates wird dadurch herabgesetzt und die Injektion von
Elektronen aus der n&spplus;-Source-Schicht 5 gefördert, wodurch ein
zusätzlicher Strompfad ausgebildet wird und zur Drainseite neuer
Strom fließt. Es wirkt daher ein Mechanismus, der dem
Mechanismus des Short-Channel-Effektes ähnlich ist. Da die einfließende
Ladung um ein Mehrfaches größer ist als 160 fC, wird eine
Ladungsträgermultiplikation beobachtet.
-
Gemäß obiger Beschreibung verbleiben, da der Leitungstyp
der aktiven Schicht 2, des Sourcebereiches 5 und des
Drainbereiches 6 in der Fig. 1 vom n-Typ ist und der Leitungstyp der
vergrabenen Schicht 3 vom p-Typ, die durch α-Teilchen erzeugten
positiven Löcher im Substrat, und die
Ladungsträgermultiplikation tritt auf. Wenn im Gegensatz dazu der Leitungstyp der
aktiven Schicht 2, des Sourcebereiches 5 und des Drainbereiches
6 in der Fig. 1 vom p-Typ ist und der Leitungstyp der
vergrabenen Schicht 3 vom n-Typ, tritt kein Multiplikationseffekt für
die Ladungsträger auf, da die durch die α-Teilchen erzeugten
positiven Löcher im Substrat verbleiben und damit die Injektion
von positiven Löchern von der Sourceseite unterdrückt wird. In
diesem Fall ist jedoch, wenn ein α-Teilchen auf das Element
einfällt, die Gesamtmenge an Ladung, die in die Elektrode
fließt, maximal etwa 140 fC und damit immer noch zu groß, um den
Soft Error zu verhindern.
-
Wie beschrieben können bei dem Aufbau mit der vollständig
verarmten vergrabenen Schicht unter der aktiven Schicht zur
Verhinderung des Short-Channel Effektes Soft Errors aufgrund von
α-Teilchen nicht vollständig vermieden werden.
-
Gemäß der eingangs erwähnten Druckschrift, aus der der im
Oberbegriff des Patentanspruchs 1 beschriebene
Feldeffekttransistor bekannt ist, wird die zweite Halbleiterschicht mit dem
entgegengesetzten Leitungstyp vorgesehen, um die Lebensdauer der
durch α-Teilchen erzeugten Paare von Elektronen und positiven
Löchern im Vergleich zu der Lebensdauer der Paare im
GaAs-Substrat herabzusetzen.
-
Aus IEEE ELECTRON DEVICE LETTERS, Bd. EDL-3 Nr. 9 (1982),
Seiten 248-250 ist es bekannt, daß bei einem GaAs-FET des
Verarmungstyps eine p-Typ-Pufferschicht unter der aktiven n-Schicht
diese aktive Schicht von den Auswirkungen von Ladungen
abschirmt, die im Substrat oder an der Puffer-Substrat-Grenzfläche
festhängen, so daß der Verarmungsbereich am Boden der aktiven
Schicht nicht empfindlich ist auf Potential- oder
Ladungsänderungen in der darunterliegenden Pufferschicht oder dem
Substratmaterial.
-
Aufgabe der vorliegenden Erfindung ist es, einen
Feldeffekttransistor zu schaffen, bei dem der Short-Channel-Effekt und
Soft Errors vermieden werden kann bzw. werden können.
-
Diese Aufgabe wird bei dem Feldeffekttransistor gemäß dem
Oberbegriff des Patentanspruchs 1 erfindungsgemäß durch die im
Kennzeichen dieses Patentanspruchs angegebenen Merkmale gelöst,
das heißt durch eine Kontrollelektrode, die mit der zweiten
Halbleiterschicht elektrisch verbunden ist.
-
Bevorzugte Ausführungsformen des Feldeffekttransistors nach
Anspruch 1 sind in den Unteransprüchen 2 und 3 enthalten.
-
Die vorliegende Erfindung wird beispielhaft anhand der
beiliegenden Zeichnung näher erläutert. Es zeigen:
-
Fig. 1 eine Schnittansicht eines bekannten
Feldeffekttransistors;
-
Fig. 2 eine Schnittansicht eines Feldeffekttransistors, die
einen Überblick über die Erfindung gibt;
-
Fig. 3 eine Schnittansicht eines Feldeffekttransistors nach
einer ersten Ausführungsform;
-
Fig. 4 eine Schnittansicht eines Feldeffekttransistors nach
einer zweiten Ausführungsform;
-
Fig. 5 eine Schnittansicht eines Feldeffekttransistors nach
einer dritten Ausführungsform;
-
Fig. 6 eine Schnittansicht eines Feldeffekttransistors nach
einer vierten Ausführungsform;
-
Fig. 7 eine Schnittansicht eines Feldeffekttransistors als
ein weiteres Beispiel eines Verbindungshalbleiter-MESFETs;
-
Fig. 8 eine Schnittansicht eines Feldeffekttransistors als
ein anderes Beispiel eines Verbindungshalbleiter-MESFETs;
-
Fig. 9 eine Schnittansicht eines Feldeffekttransistors nach
einer fünften Ausführungsform;
-
Fig. 10 eine Schnittansicht eines Feldeffekttransistors
nach einer sechsten Ausführungsform;
-
Fig. 11 eine Schnittansicht eines Feldeffekttransistors als
ein weiteres Beispiel eines Verbindungshalbleiter-MESFETs;
-
Fig. 12 eine Schnittansicht eines Feldeffekttransistors
nach einer siebten Ausführungsform;
-
Fig. 13 eine Darstellung, die das Konzept eines Channeling-
Implantations-Elements darstellt; und
-
Fig. 14 eine Schnittansicht eines Feldeffekttransistors als
ein anderes Beispiel eines Verbindungshalbleiter-MESFETs.
-
Bei einem Feldeffekttransistorelement wird zum Beispiel zur
Unterdrückung der Ladungsträgermultiplikation und zur
Verhinderung von Soft Errors eine vergrabene p-Schicht 13, die nicht
vollständig verarmt ist, unter einer aktiven n-Schicht 12 oder
unter n&spplus;-Schichten 15, 16 ausgebildet, wie es in der Fig. 2
gezeigt ist. Die Ladungsträgerkonzentration in der nicht
vollständig verarmten, vergrabenen p-Schicht 13 ist gleich 10¹&sup5; cm3w3
oder größer und vorzugsweise 10¹&sup6; cm&supmin;³ oder größer. Wenn die
Ladungsträgerkonzentration kleiner ist als 10¹&sup5; cm&supmin;³, ist die
Schicht verarmt, und Ladungsträgermultiplikation tritt auf.
-
Daher ist die Ladungsträgerkonzentration vorzugsweise mindestens
gleich 10¹&sup5; cm&supmin;³. Wenn die Ladungsträgerkonzentration gleich
10¹&sup6; cm&supmin;³ oder größer ist, kann sie leicht kontrolliert werden.
Es ist daher in der Praxis vorzuziehen, daß die
Ladungsträgerkonzentration 10¹&sup6; cm&supmin;³ oder größer wird. Zur Steuerung des
Potentials der vergrabenen Schicht 13 ist eine Kontrollelektrode
17 vorgesehen.
-
Bei einem FET mit diesem Aufbau kann das Phänomen der
Abnahme des Potentialwalles aufgrund von positiven Löchern, die im
Substrat allein bleiben, vermieden werden, da die positiven
Löcher durch den neutralen Bereich (den nicht verarmten Bereich)
der vergrabenen p-Schicht 13 zu der Kontrollelektrode 17 fließen
und nicht im Substrat verbleiben.
-
Es wird daher die Injektion von Elektronen von der
Sourceseite in das Substrat und damit die Ladungsträgermultiplikation
unterdrückt.
-
Auch wenn der Leitungstyp einer jeden Schicht zu dem der
obigen Beschreibung umgekehrt wird, so daß der Leitungstyp des
Sourcebereiches 12, der aktiven Schicht 15 und des
Drainbereiches 16 vom p-Typ ist und der Leitungstyp der vergrabenen
Schicht 13 vom n-Typ und des weiteren die Kontrollelektrode 17
vorgesehen wird, können Soft Errors verhindert werden. Die durch
α-Teilchen erzeugten Elektronen fließen dann durch die
vergrabene Schicht 13 zu der Kontrollelektrode 17, und die positiven
Löcher werden von dem statischen Potential der vergrabenen n-
Schicht 13 davon abgehalten, in die Schichten 12, 15, 16 zu
fließen.
-
Zusammenfassend kann gesagt werden, daß die
Ladungsträgermultiplikation unterdrückt wird und des weiteren die Gesamtmenge
der fließenden Ladung kleiner gemacht werden kann als die durch
die α-Teilchen erzeugte Ladungsmenge, wenn die aktive Schicht
vom n-Typ ist und die vergrabene Schicht vom p-Typ. Wenn im
Gegensatz dazu die aktive Schicht vom p-Typ ist und die
vergrabene Schicht vom n-Typ, kann die Gesamtmenge der fließenden
Ladung auch kleiner gemacht werden als die von den V -Teilchen
erzeugte Ladungsmenge. Der in der Fig. 2 gezeigte Elementaufbau
kann daher die Widerstandsfähigkeit gegen α-Teilchen steigern
und Soft Errors verhindern.
-
Es werden nun Ausführungsformen der Erfindung beschrieben.
Erste Ausführungsform:
-
Die Fig. 3 zeigt einen Feldeffekttransistor, der dem der
Fig. 2 ähnlich ist. Auf einem halbisolierenden GaAs-Substrat 31
werden mittels Ionenimplantation und darauffolgendem
Hochtemperaturausheizen eine vergrabene p-Schicht 33, eine aktive n-
Schicht 32 und n&spplus;-Schichten 35, 36 ausgebildet. Die
Ionenimplantation für die vergrabene p-Schicht 33 kann unter Verwendung von
Be, Mg, c oder Zn ausgeführt werden, die Implantationsenergie
hängt von den Bildungsbedingungen der aktiven n-Schicht 32 und
den n&spplus;-Schichten 35, 36 ab, sie wird jedoch gewöhnlich im
Bereich von 70 keV-300 keV gewählt. Die Dosis hängt von der
Implantationsenergie ab, um die Bedingung der nicht
vollständigen Verarmung zu erfüllen, wird jedoch gewöhnlich im Bereich von
1·10¹¹ cm&supmin;² oder größer gewählt. Das Hochtemperaturausheizen
wird gewöhnlich bei einer Temperatur von 700ºC-850ºC
ausgeführt. Im Ergebnis wird die Ladungsträgerkonzentration in der
vergrabenen p-Schicht zu 1·10¹&sup5; cm&supmin;³ oder mehr.
-
Wenn die Dosis gleich 1·10¹² cm&supmin;² oder größer ist und das
Hochtemperaturausheizen bei 700ºC-850ºC ausgeführt wird,
kann die Ladungsträgerkonzentration gleich 1·10¹&sup6; cm&supmin;³ oder
großer gemacht werden. Die vergrabene p-Schicht wird in einer
Dicke von 100 nm oder mehr ausgebildet. Durch ein übliches
Lift-Off-Verfahren wird eine Source-Elektrode 39, eine Drain-
Elektrode 40 und eine Gate-Elektrode 38 ausgebildet. Eine
Kontrollelektrode 37 für die vergrabene p-Schicht 33 kann aus einem
jeden Metall gemacht werden, das einen ohmschen Kontakt mit der
GaAs-Schicht des p-Typs herstellt, wie Cr oder AuZn.
-
Mit dieser Ausführungsform kann die durch α-Teilchen
erzeugte Ladungsträgermultiplikation unterdrückt werden.
Zweite Ausführungsform:
-
Die Fig. 4 zeigt eine zweite Ausführungsform. Diese
Ausführungsform ist mit einer p&spplus;-Schicht 41 mit einer höheren
-
Konzentration als die der vergrabenen p-Schicht 33 versehen, die
bei dem FET mit dem in der Fig. 3 gezeigten Aufbau unter der
Kontrollelektrode 37 ausgebildet ist. Die p&spplus;-Schicht 41 wird
durch eine Ionenimplantation mit hoher Dosis von Mg, Be, C oder
Zn und einem Hochtemperatur-Ausheizvorgang oder einem selektiven
Diffusionsprozeß von Zn mit einem Isolierfilm als Maske
hergestellt. Im Falle der Ionenimplantation wird die
Implantationsenergie gewöhnlich im Bereich von 10 keV-300 keV und die Dosis
normalerweise im Bereich von 10¹³ cm&supmin;² oder größer gewählt. Im
Falle der selektiven Diffusion von Zn wird die Diffusion bei
einer hohen Temperatur von 800ºC oder mehr ausgeführt, so daß
die Oberflächenkonzentration zu 10¹&sup8; cm&supmin;³ wird.
-
Bei dieser Ausführungsform ist der Kontaktwiderstand
zwischen der Kontrollelektrode 37 und der vergrabenen p-Schicht
33 um eine Größenordnung verringert, und im Vergleich zu dem FET
mit dem in der Fig. 3 gezeigten Aufbau kann der Effekt der
Ladungsträgermultiplikation weiter herabgesetzt werden. Bei dem
FET der Fig. 3 muß, um einen ohmschen Kontakt mit der
vergrabenen p-Schicht 33 herzustellen, die Kontrollelektrode 37 aus
einem Metall wie Cr oder AuZn gemacht werden, das ein anderes
Metall ist wie das für die Source-Elektrode 39 oder die Drain-
Elektrode 40, d. h. ein Metall, das mit einer Schicht des n-Typs
ein ohmsches Verhalten ergibt, wie AuGe. Bei dieser
Ausführungsform wird jedoch ein ohmscher Kontakt hergestellt, auch wenn die
Kontrollelektrode 37 aus einem Metall von der gleichen Art wie
das für die Source-Elektrode 39 und die Drain-Elektrode 40 oder
aus einem Metall von der gleichen Art wie das für die
Gate-Elektrode 38 ist, da die p&spplus;-Schicht 41 eine hohe Konzentration
aufweist. Folglich kann die Hinzufügung von Prozeßschritten zur
Ausbildung der Kontrollelektrode 37 unterbleiben, und der
gesamte Herstellungsvorgang ist vereinfacht.
Dritte Ausführungsform:
-
Die Fig. 5 zeigt eine dritte Ausführungsform. Bei dieser
Ausführungsform wird angrenzend an die n&spplus;-Source-Schicht 35 eine
p&spplus;-Schicht 51 mit hoher Konzentration ausgebildet, und sowohl
auf der n&spplus;-Schicht 35 als auch auf der p&spplus;-Schicht 51 ist eine
gemeinsame Source-Elektrode 59 ausgebildet.
-
Bei dieser Ausführungsform kann die
Ladungsträgermultiplikation auf ähnliche Weise wie bei der ersten und zweiten
Ausführungsform unterdrückt werden, und des weiteren ist die
Elementfläche im Vergleich zu diesen Ausführungsformen
herabgesetzt, wodurch eine hohe Integration erhalten werden kann.
-
In einer integrierten Schaltung wird der
Ladungsträgermultiplikationseffekt und werden die Soft Errors während des
Eindringens von α-Teilchen nur bei bestimmten Elementen zu
einem Problem. Wenn eine vergrabene Schicht ausgebildet wird,
steigt die parasitäre Kapazitanz an. Damit keine solche
parasitäre Kapazitanz in der Schaltung erzeugt wird und die
Schaltungsgeschwindigkeit erhalten bleibt, kann der in den Fig. 3-5
gezeigte Elementaufbau vorteilhaft begrenzt nur bei solchen
Elementen ausgeführt werden, wo Soft Errors ein Problem sind.
Aus diesem Gesichtspunkt wird ein Element, bei dem wie in den
Fig. 3-5 gezeigt die vergrabene p-Schicht 33 selektiv nur an
den erforderlichen Abschnitten ausgebildet ist, einem Aufbau
vorgezogen, bei dem die vergrabene Schicht über die ganze
integrierte Schaltung ausgebildet ist.
Vierte Ausführungsform:
-
Die Fig. 6 zeigt eine vierte Ausführungsform. Um die hohe
Geschwindigkeit der integrierten Schaltung wie oben angegeben zu
erhalten, sollte die parasitäre Kapazitanz so weit wie möglich
ausgeschaltet werden. Bei dieser Ausführungsform wird, um die
parasitäre Kapazitanz zwischen der n&spplus;-Drain-Schicht 36 und einer
vergrabenen p-Schicht 63 zu verringern, die vergrabene p-Schicht
63 nicht unter der n&spplus;-Schicht ausgebildet. Um den
Ladungsträgermultiplikationseffekt zu unterdrücken und Soft Errors beim
Eintreten
von α-Teilchen zu verhindern, ist die Mindestbedingung,
daß die vergrabene p-Schicht 63 vollständig oder teilweise
wenigstens unter einer der n&spplus;-Schichten 35, 36 und der aktiven
n-Schicht 32 ausgebildet wird. Wie die vergrabene p-Schicht 63
angeordnet werden soll, hängt von der Auslegung und der
Geschwindigkeit der integrierten Schaltung ab.
Ein weiteres Beispiel:
-
Die Fig. 7 zeigt ein weiteres Beispiel eines
Verbindungshalbleiter-MESFETs. Eine aktive n-Schicht 52 und n&spplus;-Schichten
55, 56 werden auf einem p-Typ-GaAs-Substrat 53 mittels
Ionenimplantation und darauffolgendem Ausheizvorgang ausgebildet. Die
Ladungsträgerkonzentration des p-Typ-Substrates 53 liegt im
Bereich von 10¹&sup5; cm&supmin;³ oder mehr, so daß das Substrat nicht
vollständig verarmt ist. Durch ein gewöhnliches Lift-Off-Verfahren
werden eine Source-Elektrode 59, eine Drain-Elektrode 60 und
eine Gate-Elektrode 58 ausgebildet. Eine Kontrollelektrode 57
für das p-Typ-Substrat 53 kann aus einem Metall sein, das mit
p-Typ-GaAs einen ohmschen Kontakt ergibt, wie Cr oder AuZn oder
dergleichen.
Ein anderes Beispiel:
-
Die Fig. 8 zeigt einen Feldeffekttransistor gemäß einem
weiteren Beispiel eines Verbindungshalbleiter-MESFETs. In einem
halbisolierenden GaAs-Substrat 81 werden durch Ionenimplantation
und einem nachfolgenden Hochtemperatur-Ausheizvorgang eine
vergrabene p-Schicht 90, eine aktive n-Schicht 82 und n&spplus;-Schichten
85, 86 ausgebildet. Die Ionenimplantation für die vergrabene
p-Schicht 90 kann unter Verwendung von Be, Mg, C oder Zn
ausgeführt werden, die Implatationsenergie hängt von den
Bildungsbedingungen der n-Typ-Kanalschicht 82 und der n&spplus;-Schichten 85, 86
ab, wird jedoch normalerweise im Bereich von 70 keV-300 keV
gewählt, um eine Bildung nahe der Kanalschicht 82 zu ergeben.
Die Dosis hängt von der Implantationsenergie ab, sie wird
gewöhnlich im Bereich von 1·10¹¹ cm&supmin;² oder mehr gewählt, so daß
die vergrabene p-Schicht 90 nicht vollständig verarmt ist. Zur
Ausbildung der p-Typ-Schicht 90 wird bei der Ionenimplantation
ein fokussierter Ionenstrahl verwendet. Der Strahldurchmesser
ist etwa 0,2 um und die Endbreite der p-Typ-Schicht 90 wird zu
etwa 0,25 um , wodurch der Kapazitanzanstieg aufgrund der
vergrabenen Schicht vernachlässigt werden kann. Das
Hochtemperaturausheizen erfolgt gewöhnlich bei einer Temperatur von 700ºC-
850ºC. Durch ein gewöhnliches Lift-Off-Verfahren werden eine
Source-Elektrode 88, eine Drain-Elektrode 89 und eine
Gate-Elektrode 87 ausgebildet.
-
Mit diesem Elementaufbau kann eine Abnahme des
Potentialwalles genau unter der Kanalschicht 82 vermieden werden, auch
wenn im Substrat positive Löcher verbleiben.
Fünfte Ausführungsform:
-
Die Fig. 9 zeigt den Aufbau einer fünften Ausführungsform.
Bei dieser Ausführungsform ist eine vergrabene p-Schicht 90 mit
einer Kontrollelektrode 91 versehen. Die Fig. 9 ist eine Ansicht
in der Längsrichtung einer Gate-Elektrode 87 und der vergrabenen
Schicht 90 auf die Seite einer Schnittfläche 93, die das Element
nahezu in der Mitte zwischen der Gate-Elektrode 87 und der
vergrabenen Schicht 90 durchschneidet. Bezüglich der Gate-Elektrode
87 liegt etwa symmetrisch zu einer Source-Elektrode 88 und einem
Sourcebereich 85 ähnlich wie bei dem obigen Beispiel eine Drain-
Elektrode und ein Drainbereich. Die Bildungsbedingungen für den
Source/Drainbereich, die Source/Drain-Elektrode, die
Gate-Elektrode 87, den Kanal 82 und die vergrabene p-Schicht 90 sind
ebenfalls ähnlich wie die bei dem obigen Beispiel.
-
Die p&spplus;-Schicht 92 verbindet die vergrabene Schicht 90 und
die Kontrollelektrode 91 elektrisch, sie kann durch eine
Ionenimplantation mit hoher Dosis von Mg, Be, C oder Zn und aktivem
Ausheizen oder durch selektive Diffusion von Zn ausgebildet
werden. Die Bedingung für das aktive Ausheizen ist eine
Temperatur von 700ºC-850ºC für 15 Minuten. Die Kontrollelektrode
91 kann aus Au/Mo, Au/Zn oder Au/Cr bestehen und ergibt durch
eine Legierungs-Wärmebehandlung (etwa 400ºC) mit der p&spplus;-Schicht
92 einen ohmschen Kontakt.
-
Bei dieser Ausführungsform ist der
Ladungsträgermultiplikationseffekt weiter verringert, da die durch α-Teilchen unter
der Kanalschicht 82 erzeugten positiven Löcher durch die
vergrabene Schicht 90 aus dem FET abgeführt werden können.
Sechste Ausführungsform:
-
Die Fig. 10 zeigt den Elementaufbau einer sechsten
Ausführungsform. Bei dieser Ausführungsform sind die Gate-Elektrode 87
und die Kontrollelektrode 91 der fünften Ausführungsform
einander überlagert, wodurch beide elektrisch verbunden sind. Die
Fig. 10 ist eine Ansicht aus einer ähnlichen Richtung wie bei
der Fig. 9. Diese Ausführungsform ist ähnlich der fünften
Ausführungsform, mit der Ausnahme der Stelle der Ausbildung der
Kontrollelektrode 91 und der p&spplus;-Schicht 92. Die p&spplus;-Schicht 92
und die Kontrollelektrode 91 werden unter der Anschlußfläche der
Gate-Elektrode 87 ausgebildet. Das Ausbildungsverfahren ist
ähnlich dem bei der fünften Ausführungsform.
-
Bei dieser Ausführungsform werden Auswirkungen ähnlich
denen bei der fünften Ausführungsform erhalten, und es kann durch
die an die Gate-Elektrode 87 angelegte FET-Steuerspannung nicht
nur die Breite der verarmten Schicht unter der Gate-Elektrode
geändert werden, sondern gleichzeitig auch die Breite der
verarmten Schicht zwischen der vergrabenen p-Schicht 90 und der
Kanalschicht 82, wodurch die Breite der Kanalschicht von der
oberen und von der unteren Seite gesteuert werden kann. Die
Breite der vergrabenen p-Schicht ist kleiner als die Gatelänge,
und es kann daher ein Durchgriff erhalten werden, der im
Vergleich zum bekannten Stand der Technik um das Zweifache oder
mehr größer ist.
Ein weiteres Beispiel:
-
Ein weiteres Beispiel für einen Verbindungshalbleiter-
MESFET wird anhand der Fig. 11 beschrieben. Um nur die
Beeinflussung durch α-Teilchen zu unterdrücken, kann die
Konzentration in der vergrabenen p-Schicht 3 bei dem Aufbau der Fig. l
hoch gemacht werden, so daß die vergrabene p-Schicht 3 nicht
vollständig verarmt ist. Bei diesem Aufbau (hohe Konzentration
der vergrabenen p-Schicht 3 der Fig. 1, so daß die Schicht nicht
vollständig verarmt ist) steigt jedoch die parasitäre Kapazitanz
des Elementes an, und die hohe Geschwindigkeit des Elementes
wird herabgesetzt. Folglich hat bei dem vorliegenden Beispiel
eine vergrabene p-Schicht 117 gerade unter der aktiven Schicht
eine niedrige Konzentration, und in einem tieferen Abschnitt ist
eine weitere p-Typ-Schicht 118 hoher Konzentration angeordnet.
Wenn die p-Typ-Schicht 118 hoher Konzentration leitend ist,
werden positive Auswirkungen erhalten, auch wenn die p-Typ-Schicht
117 niedriger Konzentration nicht leitend (vollständig verarmt)
ist. Die Erzeugung von Ladungen durch α-Teilchen ist ein
Vorgang, der im Vergleich zu der Dicke der aktiven Schicht 112 in
einem beträchtlich tieferen Abschnitt des Substrates auftritt.
Wir haben bestätigt, daß, wenn die die p-Typ-Schicht 118 hoher
Konzentration in einem solchen tiefen Abschnitt angeordnet wird,
sich der Effekt des Unterdrückens des Einflusses von α-Teilchen
kaum ändert. Des weiteren kann bei diesem Aufbau ein Ansteigen
der parasitären Kapazitanz aufgrund der Anordnung der p-Typ-
Schichten 117, 118 vernachlässigbar klein gemacht werden.
-
Die Vorgänge zum Erhalten des Aufbaues der Fig. 11 werden
im folgenden beschrieben. Bei diesem Beispiel wird ein
halbisolierendes GaAs-Substrat 111 verwendet, und alle n- und p-Typ-
Schichten werden durch Ionenimplantation auf dem Substrat 111
ausgebildet. Zuerst werden Ionen, die eine
Akzeptor-Verunreinigung ergeben, wie Be, Mg, Cd oder C einmal oder andererseits
mehrmals mit verschiedenen Energien in das halbisolierende
GaAs-Substrat implantiert und dadurch die p-Typ-Schichten 117,
118 ausgebildet. Die Ionenimplantation hoher Energie ist für die
p-Typ-Schicht hoher Konzentration in einem tiefen Abschnitt zur
Verringerung der Kapazitanz erforderlich, sie wird gewöhnlich im
Bereich von 150 keV-3 MeV gewählt. Die Dosis hängt von der
Implantationsenergie ab, wird jedoch gewöhnlich im Bereich von
10¹¹ cm&supmin;²
oder größer gewählt. Als nächstes werden Ionen
implantiert, die eine Donator-Verunreinigung ergeben, wie Si, Se, S
oder Te, um die aktive n-Schicht 112 und die n&spplus;-Schicht 116
auszubilden. Für die n-Schicht 112 werden die Energie und die
Dosis im Bereich von 30-100 keV bzw. im Bereich von 10¹¹-
10¹³ cm&supmin;² gewählt. Für die n&spplus;-Schicht 116 werden die Energie und
die Dosis im Bereich von 30-200 keV bzw. im Bereich von 10¹²-
10¹&sup5; cm&supmin;² gewählt. Das Ausheizen nach der Ionenimplantation wird
für 5-30 Minuten bei einer Temperatur von 600-900ºC
ausgeführt. Gewöhnlich wird das Ausheizen einmal ausgeführt, nachdem
alle Ionenimplantationen beendet sind. Das Ausheizen des n-Typs
kann jedoch zuerst erfolgen und dann das
p-Typ-Implantationsausheizen durchgeführt werden. Oder es kann nach dem
Implantationsausheizen der p-Typ-Schicht und der aktiven n-Schicht das
Gate 114 ausgebildet werden und ein selbstausrichtendes
Implantationsausheizen der n&spplus;-Schicht erfolgen. Natürlich können auch
andere verschiedene Prozesse bewirkt werden. Danach werden die
ohmsche Elektrode 113 und die Gate-Elektrode 114 aufgebracht, um
den FET zu bilden.
Siebte Ausführungsform:
-
Die Fig. 11 zeigt einen Aufbau, bei dem die vergrabene
p-Schicht 118 nicht mit einer Elektrode versehen ist. Bei der in
der Fig. 12 gezeigten siebten Ausführungsform ist zu dem Aufbau
der Fig. 11 eine Kontrollelektrode 129 hinzugefügt, mit der die
Spannung einer vergrabenen p-Schicht 128 kontrolliert werden
kann.
-
Diese Ausführungsform wird ebenfalls auf eine ähnliche
Weise wie bei dem obigen Beispiel vollständig durch
Ionenimplantationsvorgänge ausgebildet. Um die p-Typ-Schicht 128 hoher
Konzentration in einem tiefen Abschnitt zu erzeugen, wird jedoch
keine Ionenimplantation hoher Energie verwendet, sondern eine
Ionenimplantation ausgeführt, bei der das Channeling Anwendung
findet, um eine tiefe p-Typ-Schicht zu erhalten.
-
Die Fig. 13 zeigt das Konzept eines
Channeling-Ionenimplantations-Elementes.
Zuerst wird ein Manipulator 132 so
eingestellt, daß der Ionenstrahl 134 und die Kristallachse (eine
Achse mit niedrigem Index wie (100), (110), (111)) des GaAs-
Substrates 131 genau parallel zueinander ausgerichtet sind. Der
Ionenstrahl wird von der Ionenimplantationsvorrichtung erzeugt
und auf das GaAs-Substrat 131 gerichtet. Die reflektierten Ionen
werden von einem Detektor 133 erfaßt, und der Einfallswinkel auf
den GaAs-Kristall 131 wird mittels des Manipulators 132 so
eingestellt, daß die reflektierten Ionen minimal werden. Als
nächstes wird, wenn das gleiche Element verwendet wird, der
Ionenstrahl in Ionen umgewandelt, die für GaAs eine
Donator-Verunreinigung ergeben, wie Si, Se oder S, und die Ionenimplantation
wird erneut ausgeführt. Da der Ionenstrahl parallel zum
Kristallgitter des GaAs-Substrates 131 eintritt, unterliegen die
einfallenden Ionen nur wenig Streuung durch das Kristallgitter
und können mit wenig Energie in tiefe Abschnitte des Kristalls
vordringen. Die anderen n-, n&spplus;-Schichten und Elektroden werden
durch einen ähnlichen Prozeß wie dem für das obige Beispiel
angegeben ausgebildet, wodurch der Feldeffekttransistor
vervollständigt wird.
Ein anderes Beispiel:
-
Bei einem anderen Beispiel für einen Verbindunghalbleiter-
MESFET wird ein Transistor unter Anwendung epitaktischen
Aufbringens oder unter Anwendung des epitaktischen Aufbringens
zusammen mit der Ionenimplantation erzeugt. Wie in der Fig. 14
gezeigt, werden auf einem halbisolierenden GaAs-Substrat 141
eine p-Typ-GaAs-Schicht 142 hoher Konzentration, eine p-Typ-
GaAs-Schicht 143 niedriger Konzentration und eine aktive n-
Schicht 144 in dieser Reihenfolge durch epitaktisches Aufbringen
ausgebildet. Das Verfahren des epitaktischen Aufbringens kann
ein metallorganisches chemisches
Dampfphasenabscheidungsverfahren (MO-CVD), ein Molekularstrahlepitaxieverfahren (MBE), ein
Halogendampfphasenepitaxieverfahren (VPE) oder ein
Flüssigphasenepitaxieverfahren (LPE) sein. Die aktive Schicht
(Bezugszeichen
2 in der Fig. 1) wird epitaktisch aufgebracht, und
nachdem der Transistor ausgebildet ist, erfolgt eine Mesa-Ätzung
oder eine Ionenimplantation von Elementen, die dem GaAs einen
hohen Widerstand geben, wie mit O&sub2;, Cr, Fe, wodurch eine
Elementtrennung erfolgt. Oder das epitaktische Aufbringen wird nur
bei den p-Typ-Schichten 142, 143 ausgeführt, und Ionen, die eine
Donator-Verunreinigung ergeben, wie Si, Se oder S, werden
selektiv in die p-Typ-Schicht 143 niedriger Konzentration
implantiert, um die aktive Schicht und die n&spplus;-Schichten (Bezugszeichen
2, 5, 6 in der Fig. 1) zu bilden. Danach werden auf eine
ähnliche Weise wie bei dem obigen Beispiel beschrieben Elektroden
(Bezugszeichen 8, 9 in der Fig. 1) aufgebracht und damit der
Feldeffekttransistor fertiggestellt.
-
Bei der Beschreibung der obigen Ausführungsformen ist der
Leitungstyp der vergrabenen Schicht oder des Substrates vom
p-Typ und der Leitungstyp der aktiven Schicht vom n-Typ. Auch
wenn der Leitungstyp umgekehrt wird, kann jedoch die Menge an
einfließenden Ladungsträgern während des Eindringens von α-
Teilchen kleiner gemacht werden als die durch das α-Teilchen
erzeugten Ladungen.
-
Obwohl das Substratmaterial in der Beschreibung auf GaAs
beschränkt ist, kann natürlich auch in anderen
Verbindungshalbleitern wie InP, GaAlAs, InGaAs, InGaAsP der
Ladungsträgermultiplikationseffekt durch den erfindungsgemäßen Elementaufbau
unterdrückt werden. In Verbindungshalbleitern liegt die
Mobilität der Elektronen gewöhnlich um eine Größenordnung höher als
die Mobilität der positiven Löcher, wodurch immer positive
Löcher im Substrat verbleiben.