DE3637650A1 - Digital-analog-umsetzer - Google Patents
Digital-analog-umsetzerInfo
- Publication number
- DE3637650A1 DE3637650A1 DE19863637650 DE3637650A DE3637650A1 DE 3637650 A1 DE3637650 A1 DE 3637650A1 DE 19863637650 DE19863637650 DE 19863637650 DE 3637650 A DE3637650 A DE 3637650A DE 3637650 A1 DE3637650 A1 DE 3637650A1
- Authority
- DE
- Germany
- Prior art keywords
- current
- input
- clock
- data
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die vorliegende Erfindung betrifft einen seriellen
Digital-Analog-Umsetzer.
Ein bekannter serieller Digital-Analog-Umsetzer ist in
Fig. 1 der Zeichnungen dargestellt. Dieser serielle
Digital-Analog-Umsetzer besitzt ein durch in Serie
geschaltete D-Flip-Flops 12 und 14 gebildetes
Schieberegister 10 für serielle Eingangsdaten und parallele
Ausgangsdaten. Die seriellen Daten werden in Eingänge D und
des Flip-Flops 12 eingespeist, wobei Ausgänge Q und
dieses Flip-Flops 12 mit Eingängen D und des Flip-Flops
14 gekoppelt sind. In die Takteingänge der Flip-Flops
werden Taktsignale eingespeist. Wenn eine Folge von
seriellen Daten in die Dateneingänge des Flip-Flops 12 und
Taktimpulse in die Takteingänge der Flip-Flops eingespeist
werden, so sind an den Datenausgängen der Flip-Flops Daten
sequentiell verfügbar.
Die Ausgänge der Flip-Flops 12 und 14 sind mit
Stromschaltern 16 und 18 gekoppelt. Diese Stromschalter
werden jeweils durch einen Differenzverstärker gebildet,
die ihrerseits durch zwei emittergekoppelte
NPN-Transistoren gebildet werden. Die Schalter liefern an
ihren miteinander verbundenen Ausgängen einen
Differenzstrom I aus . Die Eingänge der Schalter 16 und 18
sind mit Konstantstromquellen 20 und 22 gekoppelt. Die
Konstantstromquelle 22 liefert im Vergleich zur
Konstantstromquelle 20 den doppelten Strom.
Wird beispielsweise eine Folge von Binärziffern gemäß der
oberen Zeile der folgenden Tabelle I in den Eingang des
Flip-Flops 12 und für jede 1 in der zweiten Zeile der
Tabelle ein Taktsprung in die Takteingänge eingespeist, so
sprechen die Ausgänge Q der Flip-Flops 12 und 14 auf den
Taktsprung an, indem sie die Schaltzustände gemäß der
dritten und vierten Zeile der Tabelle einnehmen. Der
Ausgangsstrom I aus besitzt den in der vierten Zeile der
Tabelle I angegebenen Wert.
Ein derartiger Analog-Digital-Wandler ist dann verwendbar,
wenn eine Pseudo-zufällige digitale Bitfolge für
Rauschzwecke mit einem Analogsignal summiert wird.
Ein Nachteil des Digital-Analog-Wandlers nach Fig. 1
besteht darin, daß der Schalter 12 eine doppelt so lange
Übergangszeit wie der Schalter 16 benötigen kann, da er den
doppelten Strom schalten muß (die Übergangszeit kann als
diejenige Zeit definiert werden, welche vom Taktsprung an
abläuft, bis der Ausgangsstrom einen bestimmten Prozentsatz
seines Endwertes annimmt). Unter der Annahme, daß die
Ausgangssteuerfähigkeiten der Flip-Flops 12 und 14 gleich
sind, so benötigt das Flip-Flop 14 eine größere
Übergangszeit als Funktion einer Änderung seines
Ausgangssignals, da es aufgrund des höheren geschalteten
Stromes höher kapazitiv belastet ist. Selbst wenn die
Stromschalter sehr viel schneller als die Flip-Flops sind,
so können den Flip-Flop-Ausgangssignalen proportionale
parasitäre Ströme auftreten. Daher haben die durch das
Flip-Flop 14 gebildete Stufe für das höchstwertige Bit MSB
und der Stromschalter 18 eine wesentlich längere
Übergangszeit als die geringerwertigen Stufen, so daß die
Datenfolgefrequenz beschrankt ist, mit der dem
Digital-Analog-Wandler Daten zugeführt und richtig
umgesetzt werden können.
Zur Verbesserung der Übergangszeiten sieht die Erfindung
bei einem seriellen Digital-Analog-Umsetzer die Merkmale
des kennzeichnenden Teils des Patentanspruchs 1 vor.
Bei einer bevorzugten Ausführungsform der Erfindung besitzt
ein serieller Digital-Analog-Umsetzer zwei Schieberegister
mit zusammengeschalteten Dateneingängen zur Aufnahme von
seriellen Binärdaten und eine Stufe zur abwechselnden
Taktung der Schieberegister, wobei jedes Schieberegister
mit der Hälfte der Folgefrequenz getaktet werden, mit der
die Daten in die Dateneingange der Schieberegister
eingegeben werden. Den Schieberegistern sind zwei
Stromschalter zugeordnet, die einen Eingangsstrom in den
einen von zwei Ausgängen einspeisen, wenn das
Datenausgangssignal des Schieberegisters eine digitale Eins
ist und die einen Eingangsstrom in den anderen Ausgang
einspeisen, wenn das Datenausgangssignal eine digitale Null
ist. Zwei Stromquellen liefern gleiche konstante Ströme für
die Eingänge der beiden Stromschalter. Ein dritter
Stromschalter ist mit zwei Ausgängen an die Eingänge des
ersten und zweiten Schalters angekoppelt und liefert seinen
Eingangsstrom alternierend an zwei Ausgängen, wobei die
beiden Ausgänge mit der gleichen Folgefrequenz geschaltet
werden, mit der die Schieberegister getaktet werden. Eine
dritte Konstantstromquelle speist den dritten Schalter mit
einem Eingangsstrom, der gleich den Strömen der ersten und
zweiten Quelle ist, wobei der durch die dritte Quelle
gelieferte Strom den durch die erste und zweite Quelle
gelieferten Strömen alternierend hinzuaddiert wird.
Wird beispielsweise das n-te Bit in einer Datenfolge
empfangen und auf den Ausgang des ersten Schieberegisters
getaktet, so bleibt der Zustand des zweiten
Schieberegisters mit dem (n-1)ten Bit an seinem Ausgang
unverändert. Der dritte Schalter spricht dadurch auf den
Takt an, daß er den Strom von der dritten Stromquelle
anstatt zum ersten Schalter zum zweiten Stromschalter
liefert. Der zweite Schalter, welcher vorher den (MSB-1)-Strom
steuerte, steuert dann den MSB-Strom, während der
erste Schalter, welcher vorher den MSB-Strom steuerte, den
(MSB-1)-Strom steuert (MSB gleich höchstwertiges Bit).
Wird das (n+1)te Bit empfangen, so wird es auf den
Ausgang des zweiten Schieberegisters getaktet, während der
Zustand des ersten Schieberegisters unverändert bleibt. Der
dritte Stromschalter steuert den durch die dritte
Stromquelle gelieferten Strom auf den ersten Schalter,
wobei der erste und der zweite Schalter dann den MSB- bzw.
(MSB-1)-Strom steuern. Der Schalter, der während des
Intervalls zwischen zwei Taktimpulsen den MSB-Strom
steuert, steuerte während des vorhergehenden Taktintervalls
den (MSB-1)-Strom, wobei sein zugehöriges Schieberegister
sich im gleichen Zustand befand. Der maximale, durch den
ersten oder zweiten Schalter zu steuernde Strom zwischen
zwei aufeinanderfolgenden Datenbits ist gleich dem durch
die erste oder die zweite Stromquelle gelieferten Strom.
Weitere Ausgestaltungen des Erfindungsgedankens sind
Gegenstand von Unteransprüchen.
Die Erfindung wird im folgenden anhand von in den Figuren
der Zeichnung dargestellten Ausführungsbeispielen näher
erläutert. Es zeigt:
Fig. 1 ein Schaltbild des bereits erläuterten bekannten
seriellen Digital-Analog-Umsetzers;
Fig. 2 ein vereinfachtes Schaltbild einer ersten
Ausführungsform eines erfindungsgemäßen Digital-
Analog-Umsetzers; und
Fig. 3 ein detaillierteres Schaltbild einer zweiten
Ausführungsform eines erfindungsgemäßen
Digital-Analog-Umsetzers.
Der serielle Digital-Analog-Umsetzer nach Fig. 2 enthält
zwei verschachtelte Schieberegister, die durch D-Flip-Flops
30 und 32 gebildet werden. Die Dateneingänge der Flip-Flops
30 und 32 sind mit einem Dateneingang 34 des
Digital-Analog-Umsetzers verbunden. Ein Takteingang 36 des
Digital-Analog-Umsetzers ist mit einem Frequenzteiler 38
verbunden, welcher Taktsignale CLK/2 und liefert,
die gegeneinander phasenverschoben sind und die halbe
Frequenz des in den Takteingang 36 eingespeisten
Taktsignales besitzen. Anschlüsse Q und des Flip-Flops
30 sind mit einem ersten Stromschalter 40 verbunden, dessen
Eingang mit einer Konstantstromquelle 42 verbunden ist.
Entsprechend sind Anschlüsse Q und des Flip-Flops 32 mit
einem Stromschalter 44 verbunden, dessen Eingang mit einer
Konstantstromquelle 46 verbunden ist. Die Ausgänge des
Frequenzteilers 38 sind mit Taktanschlüssen der Flip-Flops
30 und 32 in gegensinniger Weise und mit einem
dritten Stromschalter 48 verbunden, dessen Eingangsanschluß
mit einer Konstantstromquelle 50 und dessen
Ausgangsanschlüsse mit den Eingangsanschlüssen der Schalter
40 und 44 verbunden sind. Die drei Stromquellen 42, 46 und
50 liefern gleiche Ströme. Liegen die Takteingange C und
des Flip-Flops 30 auf einer logischen Eins bzw. einer
logischen Null und die Takteingänge C und des Flip-Flops
32 auf einer logischen Null bzw. einer logischen Eins und
liefert der Schalter 48 Strom von der Stromquelle 50 zum
Eingang des Schalters 44, so schaltet der Schalter 44 den
doppelten Strom im Vergleich zu dem durch den Schalter 40
geschalteten Strom. Werden die Pegel an den Takteingängen C
und des Flip-Flops 30 umgekehrt, so liefert der Schalter
48 den durch die Quelle 50 gelieferten Strom zum Schalter
40. Wird eine Datenfolge gemäß der oberen Zeile in Tabelle
I in den Eingang des Digital-Analog-Umsetzers nach Fig. 2
eingespeist, so gelten die Zustände gemäß Tabelle II für
die aufeinanderfolgenden Taktimpulse.
Der Ausgangsstrom des Digital-Analog-Umsetzers nach Fig. 2
ändert sich ersichtlich in der gleichen Weise wie der
Ausgangsstrom des Digital-Analog-Umsetzers nach Fig. 1. Der
Digital-Analog-Umsetzer nach Fig. 2 besitzt jedoch den
wesentlichen Vorteil, daß die beiden Schalter 40 und 44 den
gleichen Maximalstrom schalten und daß der maximale Betrag,
um den sich der durch jeden Schalter gesteuerte Strom
ändert, gleich I/2 ist. Die Übergangszeit des
Digital-Analog-Umsetzers nach Fig. 2 kann daher im
Vergleich zu derjenigen des Digital-Analog-Umsetzers nach
Fig. 1 wesentlich reduziert werden. Aufgrund der von Hause
aus vorhandenen Verzögerung in den Flip-Flops vom Takt zu
den Daten, ändert sich der im Schalter vorhandene Strom vor
einer Änderung der in den Schalter eingegebenen Daten. Dies
reduziert die Belastung des Flip-Flops und minimiert den
parasitären Strom des Flip-Flops am Ausgang. Da die beiden
Schieberegister miteinander verschachtelt sind, werden sie
mit der halben Datenfolgefrequenz getaktet, wodurch es
möglich wird, Schieberegister mit im Vergleich zum Fall
nach Fig. 1 kleinerer Verlustleistung für eine gegebene
Datenfolgefrequenz zu verwenden.
Wird beispielsweise das n-te Bit auf den Ausgang des Flip-
Flops 30 getaktet, so liefert der Schalter 48 Strom zum
Schalter 44, so daß der durch den Schalter 40 zu schaltende
Maximalstrom gleich I/2 ist, während der durch den Schalter
44 zu schaltende Strom gleich I ist. Das (n+1)te Bit
wird auf den Ausgang des Flip-Flops 32 getaktet, wobei der
Schalter 48 in diesem Zeitpunkt Strom zum Schalter 40
leitet. Während die Ausgangsdaten des Flip-Flops 30
konstant bleiben, nimmt daher der zum Schalter 40
gelieferte Strom um I/2 zu.
Der serielle Digital-Analog-Umsetzer gemäß Fig. 3 ist ein
solcher mit 6 Bit, wobei jedes der verschachtelten
Schieberegister 3 Flip-Flops umfaßt. In den Fig. 2 und 3
sind entsprechende Elemente mit gleichen Bezugszeichen
versehen, wobei in Fig. 3 zusätzlich A, B oder C verwendet
werden, um die drei Stufen jedes Schieberegisters und die
entsprechenden Komponenten der Stromschalter zu bezeichnen.
Wird das n-te Bit in einer Datenfolge in das
Schieberegister 30 getaktet und steht daher am Ausgang Q
einer Stufe 30 A zur Verfügung, so wird das n-te Bit beim
Takten des (n+2)te Bit in das Register 30 am Ausgang Q
einer Stufe 30 B verfügbar, während es beim Takten des
(n+4)te Bit in das Register zu einer Stufe 30 c
fortschreitet. Ströme I A , I B und I C stehen im
Verhältnis 1 : 4:16, so daß eine Änderung von 0 auf 1 (oder
umgekehrt) in dem in den Eingang des
Digital-Analog-Umsetzers eingespeisten Signals zuerst die
beiden Bits geringster Wertigkeit (durch Schalter 40 A und
44 A), sodann die beiden Bits mittlerer Wertigkeit und
schließlich die beiden Bits höchster Wertigkeit beeinflußt
werden. Damit wird sichergestellt, daß wenn die Ausgänge Q
aller Flip-Flops folgend auf das (n-1)te Bit auf einer
logischen 0 lagen und das n-te Bit eine logische 1 war, das
digitale Ausgangssignal des Digital-Analog-Umsetzers nicht
010000 sondern 000001 wird und die Änderung des
Ausgangsstroms des Digital-Analog-Umsetzers nicht I C /2
sondern I A /2 beträgt. Die Ausgangsströme der Schalter
40 A, 44 A, 40 B, 44 B, 40 C und 44 C werden zur Erzeugung
entsprechender Spannungen in ein Widerstandsnetzwerk
eingespeist.
Die Erfindung ist nicht auf die dargestellten
Ausführungsbeispiele beschränkt, beispielsweise können auch
andere Stufenzahlen in den Schieberegistern vorgesehen
sein.
Claims (6)
1. Digital-Analog-Umsetzer,
gekennzeichnet durch
ein erstes und zweites Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C) mit jeweils einem Dateneingang zur Aufnahme von mit einer Taktimpulsfolge synchronisierten Binärziffern, einem Datenausgang und einem Takteingang, wobei bei Einspeisung eines Taktimpulses in den Takteingang eine am Dateneingang vorhandene Binärziffer am Datenausgang verfügbar ist und wobei die Dateneingänge der Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C) zusammengeschaltet sind,
eine Stufe (38) zur abwechselnden Einspeisung von Taktimpulsen in die Takteingange der Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C), wobei jedes Schieberegister Taktimpulse mit der halben Folgefrequenz der Taktimpulsfolge erhält,
einen ersten und zweiten, dem ersten und zweiten Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C)
zugeordneten Stromschalter (40, 44; 40 A, 44 A . . . 40 C, 44 C) mit jeweils einem Stromeingang und zwei Stromausgängen, die den in ihren Stromeingang eingespeisten Strom für den einen der beiden Stromausgänge liefern, wenn die Binärziffer am Ausgang des zugehörigen Schieberegisters (30 bzw. 32; 30 A, 32 A . . . 30 C, 32 C) den einen von zwei möglichen Werten besitzt, und die den in ihren Stromeingang eingespeisten Strom für den anderen der beiden Stromausgänge liefern, wenn die Binärziffer am Ausgang des zugehörigen Schieberegisters den anderen der zwei möglichen Werten besitzt,
eine erste und zweite, an den Stromeingang des ersten und zweiten Stromschalters (40, 44; 40 A, 44 A . . . 40 C, 44 C) angekoppelte, jeweils einen konstanten Strom liefernde Stromquelle (42, 46; 42 A, 46 A . . . 42 C, 46 C)
einen dritten Stromschalter (48) mit einem Stromeingang und zwei Stromausgängen, bei dem jeweils ein Stromausgang an jeweils einen Stromeingang des ersten bzw. zweiten Stromschalters (40, 44; 40 A, 44 A . . . 40 C, 44 C) angekoppelt ist und der als Funktion von sukzessive, in das erste Schieberegister (30; 30 A . . . 30 C) eingespeisten Taktimpulsen den in seinen Stromeingang eingespeisten Strom abwechselnd auf seine beiden Stromausgänge führt, und
eine dritte, an den Stromeingang des dritten Stromschalters (48) angekoppelte, einen konstanten Strom liefernde Stromquelle (50; 50 A . . . 50 C).
gekennzeichnet durch
ein erstes und zweites Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C) mit jeweils einem Dateneingang zur Aufnahme von mit einer Taktimpulsfolge synchronisierten Binärziffern, einem Datenausgang und einem Takteingang, wobei bei Einspeisung eines Taktimpulses in den Takteingang eine am Dateneingang vorhandene Binärziffer am Datenausgang verfügbar ist und wobei die Dateneingänge der Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C) zusammengeschaltet sind,
eine Stufe (38) zur abwechselnden Einspeisung von Taktimpulsen in die Takteingange der Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C), wobei jedes Schieberegister Taktimpulse mit der halben Folgefrequenz der Taktimpulsfolge erhält,
einen ersten und zweiten, dem ersten und zweiten Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C)
zugeordneten Stromschalter (40, 44; 40 A, 44 A . . . 40 C, 44 C) mit jeweils einem Stromeingang und zwei Stromausgängen, die den in ihren Stromeingang eingespeisten Strom für den einen der beiden Stromausgänge liefern, wenn die Binärziffer am Ausgang des zugehörigen Schieberegisters (30 bzw. 32; 30 A, 32 A . . . 30 C, 32 C) den einen von zwei möglichen Werten besitzt, und die den in ihren Stromeingang eingespeisten Strom für den anderen der beiden Stromausgänge liefern, wenn die Binärziffer am Ausgang des zugehörigen Schieberegisters den anderen der zwei möglichen Werten besitzt,
eine erste und zweite, an den Stromeingang des ersten und zweiten Stromschalters (40, 44; 40 A, 44 A . . . 40 C, 44 C) angekoppelte, jeweils einen konstanten Strom liefernde Stromquelle (42, 46; 42 A, 46 A . . . 42 C, 46 C)
einen dritten Stromschalter (48) mit einem Stromeingang und zwei Stromausgängen, bei dem jeweils ein Stromausgang an jeweils einen Stromeingang des ersten bzw. zweiten Stromschalters (40, 44; 40 A, 44 A . . . 40 C, 44 C) angekoppelt ist und der als Funktion von sukzessive, in das erste Schieberegister (30; 30 A . . . 30 C) eingespeisten Taktimpulsen den in seinen Stromeingang eingespeisten Strom abwechselnd auf seine beiden Stromausgänge führt, und
eine dritte, an den Stromeingang des dritten Stromschalters (48) angekoppelte, einen konstanten Strom liefernde Stromquelle (50; 50 A . . . 50 C).
2. Digital-Analog-Umsetzer nach Anspruch 1,
dadurch gekennzeichnet, daß die
Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C) jeweils
wenigstens ein D-Flip-Flop umfassen.
3. Digital-Analog-Umsetzer nach Anspruch 1 und/oder 2,
dadurch gekennzeichnet, daß die
Schieberegister (30, 32; 30 A, 32 A . . . 30 C, 32 C) jeweils
zwei komplementäre Datenausgänge besitzen, daß die
Stromschalter (40, 44, 48; 40 A, 44 A . . . 40 C, 44 C)
jeweils durch einen Differenzverstärker gebildet sind
und daß jeweils zwei Dateneingänge des den ersten und
zweiten Stromschalter bildenden Differenzverstärkers an
die komplementären Datenausgänge des jeweils zugehörigen
Schieberegisters (30, 32; 30 A, 32 A . . . 30 C, 32 C)
angekoppelt sind.
4. Digital-Analog-Umsetzer nach einem der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß die
die Taktimpulse einspeisende Stufe (38) ein Teiler mit
dem Teilerverhältnis 2 ist, der ein Eingangstaktsignal
aufnimmt, dessen Folgefrequenz gleich derjenigen in die
Schieberegister (30, 32; 30 A, 32 A . . .. 30 C, 32 C)
eingespeisten Daten ist, und der zwei komplementäre
Taktsignale mit der halben Folgefrequenz des
Eingangstaktsignals liefert, und daß zwei Steuereingänge
des dritten als Differenzverstärker ausgebildeten
Stromschalters (48) die komplementären Taktsignale
aufnehmen.
5. Digital-Analog-Umsetzer nach einem der Ansprüche 1
bis 4,
gekennzeichnet durch
ein erstes und zweites N-stufiges (N positiv ganzzahlig) Schieberegister (30 A, 32 A . . .30 C, 32 C) für serielle Eingangsdaten und parallele Ausgangsdaten mit jeweils einem Dateneingang, 1-N-Ausgängen und einem Takteingang, wobei bei Einspeisung eines Taktimpulses in den Takteingang die am Dateneingang vorhandene Binärziffer am ersten Ausgang und die am ersten bis (N-1) ten Ausgang vorhandenen Binärziffern am zweiten bis N-ten Ausgang verfügbar sind,
eine erste und zweite Stromschalterfolge (40 A, 44 A . . . 40 C, 44 C) mit jeweils N-Stromschaltern,
zwei N-Stromquellen (42 A, 46 A . . . 42 C, 46 C) für die erste und zweite Stromschalterfolge (40 A, 44 A . . . 40 C, 44 C),
eine dritte Stromschalterfolge mit N-Stromschaltern, von denen die Stromausgänge des i-ten Stromschalters (i ganzzahlig von 1 bis N) an die Eingänge der i- ten Stromschalter der ersten und zweiten Folge angekoppelt sind), und N weitere Stromquellen (50 A . . . 50 C) für die dritte Stromschalterfolge.
gekennzeichnet durch
ein erstes und zweites N-stufiges (N positiv ganzzahlig) Schieberegister (30 A, 32 A . . .30 C, 32 C) für serielle Eingangsdaten und parallele Ausgangsdaten mit jeweils einem Dateneingang, 1-N-Ausgängen und einem Takteingang, wobei bei Einspeisung eines Taktimpulses in den Takteingang die am Dateneingang vorhandene Binärziffer am ersten Ausgang und die am ersten bis (N-1) ten Ausgang vorhandenen Binärziffern am zweiten bis N-ten Ausgang verfügbar sind,
eine erste und zweite Stromschalterfolge (40 A, 44 A . . . 40 C, 44 C) mit jeweils N-Stromschaltern,
zwei N-Stromquellen (42 A, 46 A . . . 42 C, 46 C) für die erste und zweite Stromschalterfolge (40 A, 44 A . . . 40 C, 44 C),
eine dritte Stromschalterfolge mit N-Stromschaltern, von denen die Stromausgänge des i-ten Stromschalters (i ganzzahlig von 1 bis N) an die Eingänge der i- ten Stromschalter der ersten und zweiten Folge angekoppelt sind), und N weitere Stromquellen (50 A . . . 50 C) für die dritte Stromschalterfolge.
6. Digital-Analog-Umsetzer nach einem der Ansprüche 1
bis 4,
gekennzeichnet durch P (P positiv ganzzahlig größer 1) Schieberegister (30 A,
32 A . . . 30 C, 32 C) mit jeweils einen Dateneingang, 1 bis N-Ausgängen (N positiv ganzzahlig) und einem Takteingang, wobei bei Einspeisung eines Taktimpulses in den Takteingang die am Dateneingang vorhandene Binärziffer am ersten Ausgang und die am ersten bis (N-1)ten Ausgang vorhandenen Binärziffern am zweiten bis N-ten Ausgang verfügbar sind,
eine sequentielle Einspeisung der Taktimpulse in die Takteingänge der P-Schieberegister (30 A, 32 A . . . 30 C,
32 C) mit einer Folgefrequenz von 1/P der Datenfolgefrequenz,
P den P-Schieberegistern zugeordnete Stromschalterfolgen (40 A, 44 A. . . 40 C) 44 C) mit jeweils N den N-Ausgängen des zugehörigen Schieberegisters zugeordneten Stromschaltern,
N×P Stromquellen (42 A, 46 A . . . 42 C, 46 C) für die P Stromschalterfolgen,
eine Folge von N weiteren Stromschaltern mit jeweils einem Stromeingang und P-Stromausgängen, von denen der i-te Stromschalter (i ganzzahlig von 1 bis N) mit seinen P-Stromausgängen an die Stromausgänge der i-ten Stromschalter der P-Stromschalterfolgen angekoppelt ist, und
N weitere Stromquellen (50 A. . . 50 C) für die weiteren N-Stromschalter.
gekennzeichnet durch P (P positiv ganzzahlig größer 1) Schieberegister (30 A,
32 A . . . 30 C, 32 C) mit jeweils einen Dateneingang, 1 bis N-Ausgängen (N positiv ganzzahlig) und einem Takteingang, wobei bei Einspeisung eines Taktimpulses in den Takteingang die am Dateneingang vorhandene Binärziffer am ersten Ausgang und die am ersten bis (N-1)ten Ausgang vorhandenen Binärziffern am zweiten bis N-ten Ausgang verfügbar sind,
eine sequentielle Einspeisung der Taktimpulse in die Takteingänge der P-Schieberegister (30 A, 32 A . . . 30 C,
32 C) mit einer Folgefrequenz von 1/P der Datenfolgefrequenz,
P den P-Schieberegistern zugeordnete Stromschalterfolgen (40 A, 44 A. . . 40 C) 44 C) mit jeweils N den N-Ausgängen des zugehörigen Schieberegisters zugeordneten Stromschaltern,
N×P Stromquellen (42 A, 46 A . . . 42 C, 46 C) für die P Stromschalterfolgen,
eine Folge von N weiteren Stromschaltern mit jeweils einem Stromeingang und P-Stromausgängen, von denen der i-te Stromschalter (i ganzzahlig von 1 bis N) mit seinen P-Stromausgängen an die Stromausgänge der i-ten Stromschalter der P-Stromschalterfolgen angekoppelt ist, und
N weitere Stromquellen (50 A. . . 50 C) für die weiteren N-Stromschalter.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/801,118 US4663610A (en) | 1985-11-22 | 1985-11-22 | Serial digital-to-analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3637650A1 true DE3637650A1 (de) | 1987-05-27 |
DE3637650C2 DE3637650C2 (de) | 1990-05-23 |
Family
ID=25180235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863637650 Granted DE3637650A1 (de) | 1985-11-22 | 1986-11-05 | Digital-analog-umsetzer |
Country Status (4)
Country | Link |
---|---|
US (1) | US4663610A (de) |
JP (1) | JPS62130025A (de) |
DE (1) | DE3637650A1 (de) |
NL (1) | NL8602577A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888485B2 (en) | 2000-06-28 | 2005-05-03 | Siemens Aktiengesellschaft | Digital-analog converter |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63246928A (ja) * | 1987-04-02 | 1988-10-13 | Nippon Precision Saakitsutsu Kk | D/a変換装置 |
JPH0199323A (ja) * | 1987-10-12 | 1989-04-18 | Nippon Columbia Co Ltd | デイジタルアナログ変換回路 |
EP0442321B1 (de) * | 1990-02-14 | 1997-07-09 | Siemens Aktiengesellschaft | Analog-Digital-Umsetzer nach dem erweiterten Parallelverfahren |
GB2258355A (en) * | 1991-07-29 | 1993-02-03 | Burr Brown Corp | Analog to digital converter |
US5298902A (en) * | 1992-12-08 | 1994-03-29 | Tektronix, Inc. | Analog-to-digital converter employing multiple parallel switching capacitor circuits |
US6369734B2 (en) | 1998-02-10 | 2002-04-09 | Intel Corporation | Method and apparatus for increasing linearity and reducing noise coupling in a digital to analog converter |
GB2363556B (en) * | 2000-05-12 | 2004-12-22 | Global Silicon Ltd | Digital audio processing |
US6842132B2 (en) * | 2003-01-24 | 2005-01-11 | Analog Devices, Inc. | Constant switching for signal processing |
EP1445868B1 (de) * | 2003-02-05 | 2006-05-03 | Alcatel | Verfahren zur Digital-Analog-Konvertierung und Digital-Analog-Konverter |
US6778116B1 (en) * | 2003-02-25 | 2004-08-17 | Northrop Grumman Corporation | Switching DAC pulse encoding circuit |
US6812878B1 (en) * | 2003-04-30 | 2004-11-02 | Agilent Technologies, Inc. | Per-element resampling for a digital-to-analog converter |
US7345609B2 (en) * | 2003-06-27 | 2008-03-18 | Nxp B.V. | Current steering d/a converter with reduced dynamic non-linearities |
US7158062B2 (en) * | 2004-01-21 | 2007-01-02 | Raytheon Company | Clocked DAC current switch |
DE102008050001B4 (de) * | 2008-09-30 | 2010-11-25 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Digital-Analog-Umsetzer |
US9712182B1 (en) * | 2016-10-14 | 2017-07-18 | Rohde & Schwarz Gmbh & Co. Kg | Digital to analog conversion circuit and method |
-
1985
- 1985-11-22 US US06/801,118 patent/US4663610A/en not_active Expired - Fee Related
-
1986
- 1986-10-14 NL NL8602577A patent/NL8602577A/nl not_active Application Discontinuation
- 1986-11-05 DE DE19863637650 patent/DE3637650A1/de active Granted
- 1986-11-10 JP JP61267439A patent/JPS62130025A/ja active Granted
Non-Patent Citations (1)
Title |
---|
GREBENE: Bipolar and MOS analog integrated circuitdesign, John Wiley & Sons,1984,S.754,755,782,785 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888485B2 (en) | 2000-06-28 | 2005-05-03 | Siemens Aktiengesellschaft | Digital-analog converter |
Also Published As
Publication number | Publication date |
---|---|
US4663610A (en) | 1987-05-05 |
JPH0219654B2 (de) | 1990-05-02 |
NL8602577A (nl) | 1987-06-16 |
JPS62130025A (ja) | 1987-06-12 |
DE3637650C2 (de) | 1990-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3637650C2 (de) | ||
DE2315986C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer | |
EP0264470B1 (de) | Verfahren zur digitalen Regelung der Flankensteilheit der Ausgangssignale von Leistungsverstärkern der für einen Computer bestimmten Halbleiterchips mit hochintegrierten Schaltungen | |
DE69605134T2 (de) | Digital-analog-wandler mit referenzsignal | |
DE2162486A1 (de) | Digital gesteuerter Impulsgenerator | |
DE2549626A1 (de) | Analog-digital-wandler | |
DE4129657A1 (de) | Programmierbare frequenzteiler-einrichtung | |
DE3632429C2 (de) | Analog-Digital- oder Digital-Analog-Wandler | |
DE2644478A1 (de) | Differential-phasenumtast-modulator | |
DE3685836T2 (de) | Interpolativer da-wandler. | |
DE3001388C2 (de) | Frequenzteiler | |
DE2803650A1 (de) | Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle | |
DE2618633C3 (de) | PCM-Decodierer | |
DE3125250A1 (de) | Analog/digital-umsetzer | |
DE1947555B2 (de) | ||
DE69409547T2 (de) | Digital-analogwandler mit niedriger auflösung und hoher linearität ohne trim | |
DE2201939A1 (de) | Delta-Codierer mit automatischem Ladungsabgleich | |
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
WO1991012668A1 (de) | Verfahren zum umsetzen einer analogen spannung in einen digitalwert | |
DE2605919A1 (de) | Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb | |
DE3046772C2 (de) | Taktgenerator | |
DE2348831C3 (de) | Digital-Analogwandler | |
CH647112A5 (de) | Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung. | |
DE2143470A1 (de) | Codewandler | |
DE2444072C3 (de) | Indirekter Digital-Analog-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |