DE3629406A1

DE3629406A1 - Verfahren zur lastverteilung unter den zentralen prozessoren einer multiprozessor-zentralsteuereinheit eines vermittlungssystems

Info

Publication number: DE3629406A1
Application number: DE19863629406
Authority: DE
Inventors: Mark Clark; Harald Kuske
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1988-03-03

Description

Die Erfindung betrifft eine Weiterentwicklung des im Ober begriff des Patentanspruches 1 definierten speziellen Ver fahrens, das für sich der europäischen Patentanmeldung

* 135 93 (= VPA 83 P 1722 E)

entspricht. Die dort beschriebene Multiprozessor-Zentral steuereinheit kann z. B. zusätzlich gemäß den europäischen Patenanmeldungen

* 140 155 (= VPA 83 P 1723 E),
* 141 984 (= VPA 83 P 1724 E),
* 141 247 (= VPA 83 P 1725 E),
* 141 246 (= VPA 83 P 1726 E) und
* 141 245 (= VPA 83 P 1727 E),

aufgebaut und betrieben werden.

Eine solche Zentralsteuereinheit, welche z. B. sämtliche zentral zu erledigenden Vermittlungsaufgaben für 100 000 Fernsprechteilnehmer zu bearbeiten hat, muß - trotz einer extrem hohen Verfügbarkeit und trotz einer extrem hohen Fehlertoleranz - vor allem auch eine sehr hohe Rechenge schwindigkeit und eine hohe Parallelverarbeitungskapazi tät aufweisen. Für jede einzelne anfallende Vermittlungs aufgabe soll sie also äußerst zuverlässig möglichst sofort verfügbar sein. Die zentralen Prozessoren der Zentralsteu ereinheit sollen sich also gegenseitig zumindest weitgehend ersetzen können, d. h. gleiche Vermittlungsaufgabenüber nehmen können, wobei es zahlreiche verschiedene Vermitt lungsaufgaben gibt, z. B. Rufen, Wegesuche, Gebührenerfas sung, Verbindungsabbau, Hörtoneingabe usw.

Zum Beispiel durch die obengenannte europäische Patentanmeldung

* 135 931

ist bekannt, daß bei einer solchen Zentralsteuereinheit autonom einer oder mehrere der IO-Prozessoren, die zwischen der Peripherie und dem zentralen Bussystem eingefügt sind, für eine neu anfallende Vermittlungsaufgabe einen der zen tralen Prozessoren belegen. Dazu ruft z. B. der betreffende IO-Prozessor,

* der die jeweils betroffene periphere Einheit, welche die Barbeitung dieser neuen Aufgabe veranlaßt, bedient (also z. B. einen sich soeben meldenden rufenden Teilnehmer),

für diese neue Vermittlungsaufgabe jeweils die verschiede nen zentralen Prozessoren in zyklischer Reihenfolge auf, und teilt auf diese Weise den ersten gefundenen freien zentralen Prozessor der peripheren Einheit zu. Bei dieser zyklischen Verteilung wird ein aufgerufener zentraler Pro zessor,

* der zwar arbeitsfähig ist aber derzeit bereits eine son stige Vermittlungsaufgabe (z. B. für eine andere periphere Einheit) bearbeitet und also noch nicht frei für die neue Vermittlungsaufgabe ist, oder
* der derzeit (z. B. wegen Fehlerhaftigkeit) nicht arbeits fähig sondern totgelegt, also entsprechend abgeschaltet ist,

jeweils sofort übersprungen und es wird der nächste zentra le Prozessor aufgerufen, wodurch die zentralen Prozesso ren keine entsprechenden eigenen Warteschlangeneinrichtun gen benötigen. Durch diese zyklische Zuteilung wird übri gens bereits eine einigermaßen gleichmäßige Belastung der zentralen Prozessoren erreicht.

Hierbei kann zusätzlich in einem besonderen Datenfeld, z. B. innerhalb des großen zentralen Speichers, die jeweils ge troffene Zuteilung gespeichert werden, damit derselbe zen trale Prozessor nach einer Unterbrechung jene neue Vermitt lungsaufgabe (oder eine Folgeaufgabe davon) rasch weiterbe arbeiten kann, selbst wenn er vorübergehend schon wieder einer fremden peripheren Einheit zur Bearbeitung einer frem den Vermittlungsaufgabe zugeteilt gewesen sein sollte. Hier bei kann der betreffende Prozessor (z. B. in einem eigenen, relativ kleinen lokalen Speicher) zusätzlich alle wichtigen bisherigen Zwischenergebnisse der neuen Vermittlungsauf gabe zwischenspeichern und ohne unnötige Zeitverluste so fort nach erneuter Zuteilung die betreffende Vermittlungs aufgabe weiterverarbeiten.

Die Aufgabe der Erfindung

* die Geschwindigkeit der Zuteilung eines arbeitsfähigen freien zentralen Prozessors zu einer peripheren Einheit weiter zu erhöhen,
- - wobei zyklische Zuteilungen unter Überspringen von be reits arbeitenden zentralen Prozessoren, und unter Über springen von nicht arbeitsfähigen, totgelegten zentra len Prozessoren vermieden werden,

wird durch die im Patentanspruch 1 genannten Maßnahmen gelöst.

Durch die im Patentanspruch 2 genannte zusätzliche Maßnahme wird zusätzlich eine weitgehend gleichmäßige Belastung aller arbeitsfähigen zentralen Prozessoren erreicht, in dem, statistisch betrachtet, im Mittel alle freien zentra len Prozessoren angenähert gleich lange Zeit auf eine neue Vermittlungsaufgabe warten müssen. Außerdem kann die Län ge der Warteschlange im Warteschlangenregister als ein Maß für die jeweilige Gesamtauslastung der Zentralsteuereinheit mit Vermittlungsaufgaben dienen.

Die Erfindung und ihre Weiterbildung wird anhand des in der Figur gezeigten Beispiels weiter erläutert.

Die Erfindung betrifft die Lastverteilung unter den zentra len Prozessoren BP, CP einer hochverfügbaren Multiprozes sor-Zentralsteuereinheit eines Vermittlungssystems, z. B. eines Fernsprech-Vermittlungssystems. Gezeigt sind mehrere zentrale Prozessoren BP, CP mit in sich gedoppeltern Prozes oreinheiten PU und je einem lokalen Speicher LMY. Sie die nen zur Bearbeitung von Vermittlungsaufgaben. Die Prozes soren BP unterscheiden sich von den übrigen Prozessoren CP im allgemeinen dadurch, daß die Prozessoren BP zusätzliche Aufgaben übernehmen, z. B. bei Störungen im Vermittlungssy stem.

Gezeigt ist ferner ein zentraler Speicher CMY mit in sich ge doppelten Speicherblöcken MB, zu welchen die zentralen Pro zessoren BP, CP über das - ebenfalls in sich gedoppelte - Bussystem B : CMY Zugriff haben. Durch die Doppelungen wird eine sehr hohe Betriebssicherheit erreicht.

In den obengenannten europäischen Patentanmeldungen sind viele Details über Aufgaben und Betriebsweisen der verschie denen gezeigten Bestandteile dieses Beispiels beschrieben; daher kann hier auf entsprechende Wiederholungen verzichtet werden.

Beim erfindungsgemäßen Verfahren belegen also nicht mehr einer oder mehrere der IO-Prozessoren IOP, die zwischen der Peripherie und dem zentralen Bussystem B : CMY der Zentral steuereinheit eingefügt sind, völlig autonom für eine neu anfallende Vermittlungsaufgabe einen der zentralen Prozes soren BP oder CP; sie rufen also nicht mehr für diese neue Vermittlungsaufgabe die verschiedenen zentralen Prozessoren in zyklischer Reihenfolge auf und teilen den ersten gefun denen freien zentralen Prozessor einer betroffenen peripheren Einheit zu.

Beim erfindungsgemäßen Verfahren melden sich stattdessen alle arbeitsfähigen, frei werdenden zentralen Prozessoren BP, CP jeweils selbst, indem sie (z. B. der zentrale Prozes sor CPx) ihre Adresse (die Adresse von CPx) über das zen trale Bussystem B : CMY in einer zentralen Registriereinrich tung speichern lassen, - wobei diese Registriereinrichtung z. B. in B : CMY enthalten sein kann und z. B. ein FIFO Warte schlangenregister ist. Bei Vorliegen einer zu erledigenden neuen Vermittlungsaufgabe wird - z. B. von jenen IO-Prozessor IOP veranlaßt - die Adresse eines freien zentralen Prozes sors (also z. B. von CPx) aus der Registriereinrichtung ge lesen, um diesem betreffenden freien zentralen Prozessor CPx die betreffende Vermittlungsaufgabe zuzuteilen, wonach die Adresse des betreffenden bisher freien, ab jetzt belegten zentralen Prozessors (also dann von CPx) in der Registrier einrichtung wieder gelöscht wird.

Durch die erfindungsgemäßen Maßnahmen wird die Geschwindig keit der Zuteilung eines arbeitsfähigen freien zentralen Prozessors zu einer peripheren Einheit weiter erhöht, in dem - im allgemeinen sofort - die Adresse eines freien Pro zessors zur Verfügung gestellt wird, - statt zeitaufwendig von Fall zu Fall stets zyklische Zuleitungen unter Über springen von bereits arbeitenen zentralen Prozessoren, und unter Überspringen von nicht arbeitsfähigen, totgelegten zentralen Prozessoren durchzuführen.

Auch bei der Erfindung kann zusätzlich in einem besonderen Datenfeld, z. B. innerhalb des großen zentralen Speichers CMA, die jeweils getroffene Zuteilung gespeichert werden, damit derselbe zentrale Prozessor BP, CP nach einer Unter brechung jene Vermittlungsaufgabe (oder eine Folgeaufgabe davon) rasch weiterverarbeiten kann, selbst wenn er vorüber gehend schon wieder einer fremden peripheren Einheit zur Bearbeitung einer fremden Vermittlungsaufgabe zugeteilt ge wesen sein sollte. Hierbei kann der betreffende Prozessor (z. B. in seinem eigenen, relativ kleinen lokalen Speicher LMY) bei einer Unterbrechung zusätzlich alle wichtigen bis herigen Zwischenergebnisse der Vermittlungsaufgabe zwischen speichern und dadurch ohne unnötige Zeitverluste sofort nach erneuter Zuteilung die betreffende Vermittlungsaufga be weiterverarbeiten.

Dabei eignet sich ein FIFO-Warteschlangenregister beson ders gut als zentrale Registriereinrichtung, weil dadurch zusätzlich eine weitgehend gleichmäßige Belastung aller ar beitsfähigen zentralen Prozessoren BP bzw. CP erreicht wird:
Dann müssen nämlich, statistisch betrachtet, im Mittel alle freien zentralen Prozessoren angenähert gleich lange Zeit auf die Zuteilung einer neuen Vermittlungsaufgabe warten und die Belastung aller zentralen Prozessoren ist etwa gleich stark. Außerdem kann die Länge der Warteschlange im FIFO- Warteschlangenregister als ein Maß für die jeweilige Gesamt auslastung der Zentralsteuereinheit mit Vermittlungsaufgaben dienen.

Claims

1. Verfahren zur Lastverteilung unter den zentralen Prozes soren einer hochverfügbaren Multiprozessor-Zentralsteuer einheit eines Vermittlungssystems - z. B. eines Fernsprech- Vermittlungssystems -, wobei

* mehrere zentrale Prozessoren (BP, CP),
- - welche zur Bearbeitung von Vermittlungsaufgaben dienen,
* sowie ein zentraler Speicher (CMY),
- - zu welchem die zentralen Prozessoren (BP, CP) über das Bussystem (B : CMY 0, B : CMY 1) Zugriff haben,

parallel an ein zentrales Bussystem (B : CMY 0≠B : CMY 1) ange schlossen sind, dadurch gekennzeichnet, daß

* alle arbeitsfähigen, frei werdenden zentralen Prozesso ren (BP, CP) sich jeweils selbst melden, indem sie (z. B. CPx) ihre Adresse (die Adresse von CPx) über das zentra le Bussystem (B : CMY) in einer zentralen Registriereinrich tung (z. B. in B : CMY oder in CMY enthalten) speichern las sen, und
* bei Vorliegen einer zu erledigenden neuen Vermittlungs aufgabe die Adresse eines freien zentralen Prozessors (z. B. CPx) aus der Registriereinrichtung gelesen wird, um diesem betreffenden freien zentralen Prozessor (CPx) die betrefffende Vermittlungsaufgabe zuzuteilen,
* wonach die Adresse des betreffenden bisher freien, ab jetzt belegten zentralen Prozessors (CPx) in der Regi striereinrichtung gelöscht wird.

2. Registriereinrichtung für ein Verfahren nach Patentan spruch 1, dadurch gekennzeichnet, daß

* sie ein FIFO-Warteschlangenregister ist.