DE3627220C2 - - Google Patents
Info
- Publication number
- DE3627220C2 DE3627220C2 DE19863627220 DE3627220A DE3627220C2 DE 3627220 C2 DE3627220 C2 DE 3627220C2 DE 19863627220 DE19863627220 DE 19863627220 DE 3627220 A DE3627220 A DE 3627220A DE 3627220 C2 DE3627220 C2 DE 3627220C2
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- clock
- inputs
- signal
- chains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/07—Programme control other than numerical control, i.e. in sequence controllers or logic controllers where the programme is defined in the fixed connection of electrical elements, e.g. potentiometers, counters, transistors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein digitales
Schrittschaltwerk, insbesondere für speicherprogrammier
bare Steuerungen, mit einer von Taktimpulsen beaufschlag
ten, zyklisch repetierend arbeitenden Zähleinrichtung und
einer Gatterlogik zur Auswertung der Zählerzustände.
Bei digitalen Schrittschaltwerken ist es üblich, einen
Binär- oder BCD-Zähler als Zähleinrichtung zu verwenden,
wobei entsprechend der Anzahl der auszuwertenden Zähler
stände eine Reihe von UND-Gattern vorgesehen werden,
deren Eingänge mit den einzelnen Bitzellen des Zählers
verbunden sind. Dies geht beispielsweise aus den Seiten
232-239 des Buches von Hahn "Elektronische Baustein
systeme SIMATIC, Band 1, 2. Auflage 1974, erschienen im
Verlag der Siemens Aktiengesellschaft, hervor. Bei einem
n-Bit-Binärzähler müßten also bei den UND-Gattern der
Auswertelogik jeweils n Eingänge vorgesehen werden.
Bei einer solchen Realisierung der Zähleinrichtung und
der Auswertelogik ergeben sich aber erhebliche Signal
laufzeiten. Selbst bei Verwendung modernster Bauelemente
hat z.B. ein 7-Bit-Binärzähler eine Laufzeit von 30 Nano
sekunden (nsec) und die zur Decodierung des Zählerstandes
erforderlichen Konjunktionsgatter benötigen - selbst bei
Ausführung als schnelle NAND-Gatter - immer noch eine
Signallaufzeit von rund 20 nsec. Mit einer Arbeitsfre
quenz von beispielsweise 20 MHz würde also die zwischen
zwei Arbeitstakten zur Verfügung stehende Zeit von 50
nsec. für die Signallaufzeiten von Zähler und Gatter
schaltung bei einem Befehlszyklus von 128 Takten
aufgebraucht sein, so daß keine Verarbeitungszeit mehr
für eine die Steuersignale ausgebende, meist recht
komplexe Steuerwerklogik übrig bliebe.
Die Erfindung stellt sich die Aufgabe, ein Schrittschalt
werk der eingangs erwähnten Art so auszubilden, daß mit
relativ geringem Aufwand die Taktzählerzustände schneller
decodiert, d.h. ausgewertet werden. Gelöst wird diese
Aufgabe erfindungsgemäß mit den im kennzeichnenden Teil
des Hauptanspruches angegebenen Maßnahmen.
Die Erfindung samt ihren weiteren Ausgestaltungen, wel
che Gegenstände von Unteransprüchen sind, soll nachfol
gend anhand der Figuren näher erläutert werden.
In Fig. 1 liefert ein Taktgenerator TG Taktimpulse T für
zwei rückgekoppelte Schieberegisterketten A und B, wel
che jeweils sechs 1-Bit-Schieberegisterstufen mit den
Ausgängen a1 bis a6 bzw. b1 bis b6 enthalten. Die Schie
beregisterketten A und B sind hier nur in ihren im Zu
sammenhang mit vorliegender Erfindung wesentlichen Ein
zelheiten dargestellt. Die Taktimpulse T des Taktgenera
tors TG werden den Takteingängen der Schieberegisterkette
A unmittelbar und den Takteingängen der Schieberegister
kette B über ein UND-Gatter U1 zugeführt, dessen zweiter
Eingang mit dem Ausgangssignal a6 der Schieberegister
kette A beaufschlagt ist. Falls statt einfachen Schiebe
registern Schieberegister mit von den Taktimpulsen T be
aufschlagbaren Aktivierungs-Eingängen - sogenannte
Enable-Eingänge - Verwendung finden, dann werden diese
unter Wegfall des UND-Gatters U1 mit dem Ausgang a6
verbunden. Die Ausgänge a1 bis a6 der Schieberegister
kette A bilden die Spalten und die Ausgänge b1 bis b6
der Schieberegisterkette B bilden die Zeilen einer
Matrix. An den Kreuzungspunkten von Spalten mit
Zeilenausgangsleitungen sind jeweils die beiden Eingänge
von zu einer Auswertelogik AW gehörenden NAND-Gattern
angeschlossen, wie dies am Beispiel der Gatter G1, G2
und G36 ausführlich dargestellt ist und bei den übrigen
Kreuzungspunkten symbolisch mittels einer schräg verlau
fenden Verbindungslinie angedeutet ist. Die Ausgänge t1-
t36 der NAND-Gatter sind mit einer Steuerwerklogik STWL
verbunden, welche in an sich bekannter Weise mit den Be
fehlseingaben BEF die zeitlich koordinierten Steuer
signale STS bildet.
Ausgehend von einem Zustand, bei welchem der Ausgang a1
der Schieberegisterkette A und der Ausgang b1 der Schiebe
registerkette B ein high(H)-Signal und sämtliche übrigen
Schieberegisterausgänge ein low(L)-Signal aufweisen, wird
von den 36 NAND-Gattern G1 bis G36 lediglich der mit t1
bezeichnete Ausgang des NAND-Gatters G1 ein L-Signal füh
ren. Der nächste vom Taktgenerator TG ausgegebene Takt
impuls T gelangt nicht an die Takteingänge der Schiebe
registerkette B . Dies bewirkt das L-Signal des Ausgangs
a6 der Schieberegisterkette A am Eingang des UND-Gatters
U1. Bei der Schieberegisterkette A bewirkt der nächste
Takt jedoch, daß das H-Signal am Ausgang a2 der Nachbar
stufe erscheint, womit das low-Signal vom Ausgang t1 auf
den Ausgang t2 wechselt. Mit jedem weiteren Taktimpuls
wandert das H-Signal in der Schieberegisterkette A eine
Stufe weiter, wodurch die Matrixkoppelpunkte der letzten
Zeile nacheinander aktiviert und an den Ausgängen der
ihnen zugeordneten NAND-Gatter jeweils L-Signale erschei
nen. Der sechste auf den zuvor erwähnten Ausgangszustand
folgende Takt kann das UND-Gatter U1 passieren, da zu
diesem Zeitpunkt das Ausgangssignal a6 ein H-Signal ist
und dieser Takt bringt die Schieberegisterkette B in den
Zustand, an dem an ihrem Ausgang b2 das H-Signal ansteht,
womit die zweite Zeile der Matrix aktiviert wird. Die
nicht dargestellten NAND-Gatter G7 bis G12, welche an
die Koppelpunkte dieser Zeile mit den 6 Spaltenausgängen
der Schieberegisterkette A angeschlossen sind, werden
nun nacheinander von den sechs darauffolgenden Taktimpul
sen an ihren beiden Eingängen mit einem H-Signal beauf
schlagt, so daß an den Taktausgängen T7 bis T13 nachein
ander L-Signale erscheinen. Dieses Spiel setzt sich nun
Zeile für Zeile fort bis nach 36 Taktimpulsen wieder der
in der Fig. 1 dargestellte Ausgangszustand von beiden
Schieberegisterkette eingenommen ist und ein neuer Be
fehlszyklus beginnt. Wie aus der Fig. 1 ohne weiteres er
sichtlich, existiert von den 36 Matrix-Koppelpunkten zu
jedem Zeitpunkt nur ein einziger, bei dem die beiden ihm
zugeordneten Signale, also sowohl das Spaltensignal als
auch das Zeilensignal H-Signale sind, was mittels der
NAND-Gatter der Auswertelogik AW ausgewertet wird. Die
Ausgänge der NAND-Gatter stellen eine Art Decodierung
dar, welche jedoch erheblich schneller arbeitet als die
Decodierung eines Binärzählerstandes, da bei der Erfin
dung für jeden ausgegebenen Taktimpuls ein NAND-Gatter
mit nur zwei Eingängen benötigt wird und eine Schiebe
registerkette gegenüber einem Binärzähler eine wesent
lich geringere Signallaufzeit aufweist. Selbstverständ
lich könnte die Auswertelogik AW auch aus UND-Gattern
aufgebaut werden, sowie - unter Umkehrung des Signalpe
gels der jeweils auszuwertenden beiden Signale - mittels
NOR-Gattern realisiert werden.
Während die Zahl der Schieberegisterstufen in den Schiebe
registerketten A und B bei der Ausführungsform gemäß Fig. 1
beliebig ist und freizügig an die jeweiligen Erfordernisse
angepaßt werden kann, was besonders bei kleinen Taktzah
len pro Befehlszyklus von Bedeutung ist, zeigt Fig. 2 eine
Variante, bei welcher zwar die Stufenzahlen der Schiebe
registerketten A und B gewissen Einschränkungen unterlie
gen, welche jedoch den Vorteil bietet, daß kein zeit
weilig die Taktimpulse für die Schieberegisterkette B
sperrendes UND-Gatter U1 bzw. aufwendigere Schieberegi
ster mit Enable-Eingängen benötigt werden. Die
Schieberegisterkette A enthält bei dem in Fig. 2 darge
stellten Beispiel acht und die Schieberegisterkette B
sieben Stufen, so daß sich eine Matrix mit 8×7=56
Koppelpunkten ergibt, an die in gleicher Weise wie bei
der in Fig. 1 dargestellten Variante jeweils zwei Ein
gänge von NAND-Gattern angeschlossen sind. Weil nun die
Taktimpulse den Takteingängen beider Schieberegisterket
ten unmittelbar zugeführt sind, ändert sich bei jedem
Taktimpuls der Signalzustand jeder Schieberegisterkette.
Es werden daher die Koppelpunkte nicht zeilenweise, wie
bei der Anordnung nach der Fig. 1, sondern in diagonaler
Richtung aktiviert.
Im linken Teil der Fig. 3 ist schematisch dargestellt,
wie die Aktivierung der einzelnen Koppelpunkte - und
damit der Ausgangssignale der diesen Koppelpunkten zuge
ordneten NAND-Gatter in der Auswertelogik AW - im Matrix
feld fortschreitet. Jedem Koppelpunkt ist ein Quadrat zu
geordnet und die im Innern des Quadrates angegebene Zahl
gibt die Reihenfolge der Aktivierung an. Man erkennt, wie
sich, beginnend bei dem Zustand, in dem das Ausgangssignal
b1 der Schieberregisterkette B und das Ausgangssignal a1
der Schieberegisterkette A H-Signal führen, die Aktivie
rung im Matrixfeld bewegt. Gestrichelt eingezeichnet ist
die zeitliche Abfolge der Aktivierung während der ersten
16 dem Ausgangszustand folgenden Takte. Die Fortführung
dieses Aktivierungsschemas ergibt, daß genau beim 56.Takt
jeder Koppelpunkt einmal aktiviert wurde und der Koppel
punkt Nr. 56 aktiviert ist. Es wurde erkannt, daß sich
dies nur dann ergibt, wenn die Stufenzahlen der Schiebe
registerketten A und B so gewählt werden, daß sie keinen
gemeinsamen Teiler aufweisen. Das bezifferte Matrixfeld
in Fig. 3 gibt auch an, in welcher Weise die in der Aus
wertelogik AW befindlichen NAND-Gatter an die Schiebe
registerstufen anzuschließen sind, damit von rechts nach
links aufeinanderfolgend die einzelnen Taktsignale
zeitlich nacheinander erscheinen. So wäre beispielsweise
das dem Takt 15 zugeordnete NAND-Gatter G15 an die Aus
gänge a7 und b1 der Schieberegisterketten A bzw. B anzu
schließen.
Im rechten Teil der Fig. 3 ist eine Erweiterung gezeigt,
mit welcher die Taktzahl pro Befehlszyklus verdreifacht
werden kann. Das Prinzip dieser Anordnung besteht darin,
daß jedesmal, wenn das den Schieberegisterketten A und B
zugeordnete Matrixfeld komplett aktiviert wurde, d.h.
die Ausgänge a8 und b7 H-Signal führen, eine dritte
Schieberegisterkette C vom Taktsignal T weitergeschaltet
wird. Immer nämlich, wenn dieser Zustand erreicht wird,
kann ein Taktimpuls über das UND-Gatter U2 auf die Takt
eingänge der Schieberegisterkette C gelangen. Bei dieser
dreidimensionalen Matrix ist die Zahl der Schieberegister
stufen der Schieberegisterkette C beliebig, insofern be
steht Übereinstimmung mit der Anordnung gemäß Fig. 1. Im
rechten unteren Teil der Fig. 3 ist die Verschaltung der
NAND-Gatter am Beispiel der Gatter G1, G57, G113 und
G168 gezeigt.
Fig. 4 zeigt eine dreidimensionale Decodiermatrix, die
kein Taktsperrgatter - in Fig. 3 mit U2 bezeichnet - bzw.
keine mit Enable-Eingängen versehene Schieberegisterket
ten benötigt. Dieser Anordnung liegt die Erkenntnis zu
grunde, daß das Prinzip der diagonal fortschreitenden
Koppelpunktaktivierung entsprechend der zweidimensiona
len Anordnung gemäß Fig. 2 unter Beachtung der dort ange
gebenen Bedingungen, daß die Stufenzahlen der verwende
ten Schieberegisterketten keine gemeinsamen Teiler auf
weisen dürfen, auf drei und noch mehr dimensionale
Matrixen angewendet werden kann. Dargestellt sind drei
rückgekoppelte Schieberegisterketten A (fünf Stufen), B
(vier Stufen) und C (drei Stufen), deren Takteingängen
die Impulse T des Taktgenerators TG unmittelbar zuge
führt werden. In das Matrixfeld ist analog wie bei der
Darstellung der Fig. 3, schematisch die schrittweise
Aktivierung der einzelnen Koppelpunkte, ausgehend von
dem linken unteren Koppelpunkt eingetragen, wobei je
weils die rechts neben dem Punkt stehende Zahl auf die
jenige Registerstufe der Schieberegisterkette C hin
weist, welche H-Signal führt. So würde x.2 darauf hin
deuten, daß der Ausgang c2 der Schieberegisterkette C
ein H-Signal aufweist. Auf diese Weise kann die dritte
Dimension der dreidimensionalen Matrix dargestellt wer
den. Beginnend vom linken unteren (und vorderen) Koppel
punkt 1.1 schreitet die Aktivierung mit jedem Taktimpuls
in folgendermaßen fort: 2.2, 3.3, 4.1, 5.2, . . ., 20.2,
21.3, . . ., 40.1, 41.2, . . ., 60.3. Nach genau 60 Takten
wurde jeder Koppelpunkt der aus den drei Schieberegister
ketten gebildeten dreidimensionalen Matrix aktiviert und
man befindet sich wieder am linken unteren (und vorderen)
Ausgangspunkt der Koppelmatrix. Im unteren Teil der Fig. 4
ist wiederum die Verdrahtung der in der Auswertelogik AW
angeordneten NAND-Gatter am Beispiel der Gatter G1, G8,
G28, G48 und G60 gezeigt.
Bei einer großen Anzahl von Taktimpulsen pro Befehls
zyklus erlaubt die Verwendung einer mehr als 2-dimensio
nalen Matrix mit diagonaler Aktivierung der Koppelpunkte
- beispielsweise 3-dimensional entsprechend Fig. 4 - eine
sehr aufwandsarme Realisierung. Ein optimales Verhältnis
zwischen der Anzahl der zu realisierenden Taktzahlen pro
Befehlszyklus und der Zahl der verwendeten Schieberegi
ster läßt sich dann erreichen, wenn die Stufenzahlen der
Schieberegisterketten sich möglichst wenig unterscheiden.
Die kleinste Schieberegisterkette wird bei Verwendung
von n Schieberegisterketten für eine n-dimensionale
Matrix vorteilhaft so bemessen, daß ihre Stufenzahl dem
ganzzahligen Anteil der n-ten Wurzel aus entspricht,
wo t die Zahl der Takte pro Befehlszyklus ist.
Insgesamt gesehen wird durch die Erfindung eine schnelle
und billige Methode aufgezeigt, Zählerzustände zu deco
dieren. Die Verwendung von Schieberegisterketten anstelle
von Binärzählern bringt noch den zusätzlichen Vorteil mit
sich, daß eine Schieberegisterkette ohne weitere Anpas
sung bzw. Umschaltung in einen zur Funktionsprüfung ein
gerichteten Prüfpfad (Scan-Path) eingebunden werden
kann.
Claims (5)
1. Digitales Schrittschaltwerk, insbesondere für
speicherprogrammierbare Steuerungen, mit einem von Takt
impulsen beaufschlagten, zyklisch repetierend arbeitenden
Taktzähler und einer Gatterlogik zur Auswertung der Zäh
lerzustände, dadurch gekennzeich
net, daß als Zähleinrichtung mindestens zwei rückge
koppelte Schieberegisterketten (A, B) vorgesehen sind und
die Ausgänge der einzelnen Schieberegister matrixartig den
Eingängen von Konjunktionsgattern (G1-G36) zugeführt
sind, die jeweils eine der Zahl der Schieberegisterketten
entsprechende Anzahl von Eingängen aufweisen und deren Aus
gänge mit den Eingängen einer Steuerwerklogik (STWL) ver
bunden sind.
2. Schrittschaltwerk nach Anspruch 1, dadurch
gekennzeichnet, daß als Konjunktions
gatter NAND-Gatter verwendet sind.
3. Schrittschaltwerk nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die
Taktimpulse (T) einer der Schieberegisterketten in kon
junktiver Verknüpfung mit dem Signal (a6) des letzten
Registers einer oder mehrer der übrigen Schieberegister
ketten zugeführt sind.
4. Schrittschaltwerk nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die
Stufenzahlen der Schieberegisterketten so gewählt sind,
daß sie keinen gemeinsamen Teiler aufweisen und sämt
lichen Schieberegisterketten die Taktimpulse (T) un
mittelbar zugeführt sind, so daß sich mit jedem Takt
impuls der Signalzustand jeder Schieberegisterkette
ändert.
5. Schrittschaltwerk nach Anspruch 4, dadurch
gekennzeichnet, daß bei n Schieberegi
sterketten die Stufenzahl der kleinsten Schieberegister
kette (C) dem ganzzahligen Anteil von entspricht,
wo t die Zahl der Takte pro Befehlszyklus ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863627220 DE3627220A1 (de) | 1986-08-11 | 1986-08-11 | Digitales schrittschaltwerk |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863627220 DE3627220A1 (de) | 1986-08-11 | 1986-08-11 | Digitales schrittschaltwerk |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3627220A1 DE3627220A1 (de) | 1988-02-18 |
DE3627220C2 true DE3627220C2 (de) | 1992-12-10 |
Family
ID=6307168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863627220 Granted DE3627220A1 (de) | 1986-08-11 | 1986-08-11 | Digitales schrittschaltwerk |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3627220A1 (de) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3128127A1 (de) * | 1981-07-16 | 1983-02-03 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Zaehler mit nichtfluechtiger speicherung |
-
1986
- 1986-08-11 DE DE19863627220 patent/DE3627220A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3627220A1 (de) | 1988-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2360762C3 (de) | Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen | |
DE2256135A1 (de) | Verfahren zum pruefen von monolithisch integrierten halbleiterschaltungen | |
DE3727035A1 (de) | Taktsignalgenerator | |
DE2061473C3 (de) | ||
CH657487A5 (de) | Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen. | |
DE3627220C2 (de) | ||
DE3523551A1 (de) | Verfahren zur synchronisierung von rechtecksignalen | |
DE2703570C2 (de) | ||
DE3717292C2 (de) | ||
EP0202684B1 (de) | Verfahren zum selektiven Ansteuern von elektrischen Schaltkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2306820C3 (de) | Impulszähler | |
DE2806039A1 (de) | Fluessigkristallanzeigevorrichtung und verwendung der vorrichtung als oszillograph | |
DE2239737B1 (de) | Elektronische vorrichtung zur verfuenffachung einer im 8-4-2-1-kode binaer kodierten dezimalzahl | |
EP0617514A2 (de) | Zähler- und/oder Teileranordnung | |
DE1548727C (de) | Anordnung zum digitalen Darstellen einer analogen Stellung | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE2328039C3 (de) | Dateneingabeeinrichtung | |
DE3941710A1 (de) | Programmierbare integrierte schaltungsanordnung | |
DE2935907B1 (de) | Schaltungsanordnung zur Erzeugung eines symmetrischen Ausgangssignals | |
DE1230460B (de) | Binaerzaehler mit gleichstromgekoppelten Einzelstufen | |
DD153000A1 (de) | Schaltungsanordnung zum anzeigen und setzen von zustaenden | |
DE1299340B (de) | Schaltungsanordnung zur Abgabe von wiederkehrenden Signalfolgen | |
DE2245724B2 (de) | Digitales Sichtgerät | |
DE2428015A1 (de) | Elektronischer programmgeber | |
DE1774710A1 (de) | Binaerer Basiswandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |