DE3623470C2

DE3623470C2 -

Info

Publication number: DE3623470C2
Application number: DE19863623470
Authority: DE
Inventors: Gerd Dr.-Ing. Genf/Geneve Ch Teepe
Original assignee: Individual
Current assignee: TEEPE, GERD, DR.-ING., GENF/GENEVE, CH
Priority date: 1986-07-11
Filing date: 1986-07-11
Publication date: 1990-10-18
Also published as: DE3623470A1

Description

Fertigungsfehler integrierter Schaltungen lassen sich in zwei Klassen einteilen. Die erste umfaßt prozeßbezogene Bearbeitungsfehler, die sich aufgrund der gleichzeitigen Fertigung aller Bauelemente der integrierten Schaltung auf alle Bauelemente auswirken und die Funktion aller integrierten Schaltungen auf der Siliziumscheibe verhindern. Die zweite Kategorie von Fertigungsfehlern wird von unerwünschten Fremdpartikeln hervorgerufen, die lokale Strukturdefekte in der Größe dieser Partikel verursachen. Nur die betroffenen Schaltungsteile sind dann defekt. Je nach Ort dieses Fehlers auf der integrierten Schaltung können die Auswirkungen auf die Fehlfunktion unterschiedlich sein. Die Menge dieser Fehler auf der Siliziumscheibe bestimmt die Ausbeute, d. h. die Anzahl der tauglichen integrierten Schaltungen auf der Siliziumscheibe. Da integrierte Schaltungen nach der Fertigung in der Regel irreparabel sind, ist herkömmlicherweise mit einem oder mehreren lokalen Fehlern die gesamte integrierten Schaltung unbrauchbar.

Aus US-PS 40 38 648 ist eine Schaltung mit den im Oberbegriff des Patentanspruchs 1 angegebenen Merkmalen bekannt. In einem anfänglichen Prüfmodus wird dort abhängig von der Funktionsfähigkeit des einzelnen Moduls ein Flipflop angesteuert. Hat der Modul nicht die gewünschte Funktion, so schaltet das Flipflop in einen Zustand, in dem es permanent ein Konditionierungssignal abgibt. Dieses Signal aktiviert einen dem betreffenden Modul zugeordneten Multiplexer, der im aktivierten Zustand Ein- und Ausgang des Moduls durchschaltet, so daß dieser umgangen wird.

In der genannten Druckschrift ist auch erwähnt, daß anstelle des dynamisch arbeitenden Flipflops statische Schaltungsmittel, wie etwa ausschaltbare Sicherungselemente, vorgesehen sein können.

Ferner ist daran gedacht worden, außer der Rekonfiguration des Signalpfades eine Abschaltung von Spannungsversorgungs- und Steuerleitungen herbeizuführen, wofür zusätzliche Einrichtungen erforderlich sind.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Schaltung der im Oberbegriff des Patentanspruchs 1 die zur Rekonfiguration erforderlichen Maßnahmen zu vereinfachen.

Die Lösung dieser Aufgabe ist im Kennzeichenteil des Patentanspruchs 1 angegeben.

Da das Konditionierungssignal aus der Versorgungsspannung des betreffenden Moduls selbst abgeleitet wird, erübrigt sich eine zusätzliche Signalleitung.

Die Unterbrechung der Spannungsversorgungs-Zuleitung kann etwa durch mechanische Mittel (Ritzen, Laserstrahl) lokal erfolgen.

Die Verwendung der Versorgungsspannungsleitung zur Gewinnung des Konditionierungssignals ist insofern zweckmäßig, weil es sich bei dieser üblicherweise um eine verhältnismäßig dicke und stabile Leitung handelt, die Herstellungsfehlern entsprechend wenig ausgesetzt ist, so daß bezüglich des Konditionierungssignals eindeutige Verhältnisse zu schaffen sind.

In der Ausgestaltung der Erfindung nach Anspruch 2 ergibt sich der Vorteil einer besonders einfachen Prüfung dadurch, daß die Moduln und die Umgehungsstufen in einfacher Weise getrennt auf Funktionsfähigkeit getestet werden können.

Die Weiterbildung der Erfindung nach Anspruch 3 bezieht sich auf eine Schaltung, bei der die verschiedenen Moduln nicht nur untereinander, sondern auch mit einer oder mehreren gemeinsamen Busleitungen verbunden sind, und die verhindert, daß infolge einzelner funktionsunfähiger Moduln Störungen auf die Busleitungen gelangen.

In der Ausgestaltung nach den Ansprüchen 4 und 5 ist die Erfindung in besonders schaltungs-unaufwendiger Weise in ECL-Technik realisiert.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. Darin zeigt

Fig. 1 ein Prinzip-Schaltbild einer herkömmlichen Schaltung ohne Umgehungsstufe, in der mehrere funktionsgleiche Schaltungsmoduln miteinander sowie mit gemeinsamen Datenleitungen linear vernetzt sind,

Fig. 2 ein schematisches Schaltbild zur Erläuterung eines Ausführungsbeispiels einer Umgehungsstufe für einen Modul in der Schaltung nach Fig. 1,

Fig. 3 eine schematische Darstellung eines Ausführungsbeispiels, bei dem die Schaltungsmoduln und die diesen zugeordneten Umgehungsstufen an getrennte Versorgungsspannungsleitungen angeschlossen sind,

Fig. 4a bis Fig. 4c Schaltbilder zur Erläuterung eines Ausführungsbeispiels in ECL-Schaltungstechnik, wobei Fig. 4c ein Ersatzschaltbild für die Schaltung nach Fig. 4b darstellt,

Fig. 5 ein schematisches Schaltbild zu einem Ausführungsbeispiel eines in ECL-Technik realisierten Moduls mit Umgehungsstufe,

Fig. 6 ein Schaltbild zur Veranschaulichung eines Ausführungsbeispiels für die Umschaltung der Stromquellen in der Schaltung nach Fig. 5,

Fig. 7 ein Diagramm zur Erläuterung des Stromverlaufs in dem Ausführungsbeispiel nach Fig. 6, und

Fig. 8 ein Schaltbild für ein weiteres Ausführungsbeispiel, bei dem die Erfindung an einem Master-Slave-Flipflop angewandt ist.

Die in Fig. 1 schematisch dargestellte Schaltung, bei der die Erfindung anwendbar ist, weist eine Reihe von funktionsgleichen Moduln 10 auf, die untereinander über lokale Verbindungsleitungen A und B und außerdem mit einem gemeinsamen Ausgabebus C und einem gemeinsamen Eingabebus D verbunden sind. Die Datenübertragung über die Leitungen A bis D erfolgt taktweise. Anstelle der gezeigten beiden Busleitungen C und D ist es auch möglich, nur eine bidirektional betriebene Busleitung vorzusehen. Die Zuteilung der speziellen Datenverarbeitungsfunktion jedes Moduls 10 im Gesamtsystem erfolgt durch die Art der übertragenen Daten und die Position des Moduls innerhalb der linearen Modul-Kette.

Fehlertoleranz kann dadurch erlangt werden, daß dann, wenn bei einer anfänglichen Prüfung sich einer oder mehrere der Moduln 10 als fehlerhaft erweisen, diese funktionell herausgetrennt werden. Dies geschieht dadurch, daß die lokalen Verbindungsleitungen A und B um den jeweiligen fehlerhaften Modul herumgeleitet werden, so daß für die benachbarten, funktionsfähigen Moduln unabhängig von der Anzahl der räumlich dazwischen liegenden inaktiven Moduln - in Taktschritten gerechnet - kein Zeitverlust entsteht. Außerdem wird verhindert, daß der fehlerhafte Modul Signale auf den Ausgabebus C geben oder Kurzschlüsse auf dem Eingabebus D verursachen kann. Durch diese funktionelle Heraustrennung fehlerhafter Moduln verringert sich die Anzahl der nutzbaren integrierten Moduln. Dies bedeutet, daß ein lokaler Fertigungsfehler nicht die Funktion der gesamten integrierten Schaltung verhindert, sondern lediglich den Funktionsumfang einschränkt.

In Fig. 2 ist die geschilderte funktionsmäßige Heraustrennung eines fehlerhaften Moduls 10 veranschaulicht, wobei die Darstellung die zusätzlich erforderlichen Logik-Bausteine schematisch darstellt. Dabei sind mit 11, 12 und 15 UND-Glieder bezeichnet, mit 13 ein Inhibitionsglied, mit 14 ein ODER-Glied und mit 16 ein Puffer. Das UND-Glied 11 ist eingangsseitig an die lokale Verbindungsleitung A und an eine ein Konditionierungssignal führende Leitung 17, ausgangsseitig an den Eingang 18 des Moduls 10 angeschlossen. Der Ausgang 19 des Moduls 10 und die Leitung 17 liegen an den beiden Eingängen des UND-Gliedes 12, dessen Ausgang auf einen Eingang des ODER-Gliedes 14 gekoppelt ist. Das Inhibitionsglied 13 ist mit seinem nicht-invertierten Eingang an die Verbindungsleitung A, mit seinem invertierten Eingang an die Leitung 17 und mit seinem Ausgang an den zweiten Eingang des ODER-Gliedes 14 angeschlossen, dessen Ausgang die Verbindungsleitung A zum nächsten Modul 10 bildet. Das UND-Glied 15 ist in die Verbindung zwischen den Modul 10 und den Ausgabebus C eingeschaltet und liegt mit seinem zweiten Eingang an der Leitung 17.

Hat sich nun der Modul 10 bei der Fertigungsprüfung als fehlerhaft herausgestellt, so wird das auf der Leitung 17 vorhandene Konditionierungssignal abgeschaltet, so daß die UND-Glieder 11, 12 und 15 sperren und das Inhibitionsglied 13 öffnet. Ein auf der Verbindungsleitung A eintreffendes Signal wird nun nicht auf den Eingang 18 des Moduls 10 gegeben, sondern über das Inhibitionsglied 13 direkt zum nächsten Modul weitergeleitet. Gleichzeitig ist der Ausgang 19 des Moduls gesperrt, und die Verbindung zwischen dem Modul 10 und der Busleitung C unterbrochen. Der Puffer 16 sorgt ständig dafür, daß von dem Modul 10 keine Signale auf den Eingabebus D gelangen können.

Die Heraustrennung des fehlerhaften Moduls 10 aus der in Fig. 1 noch gezeigten zweiten lokalen Verbindungsleitung B erfolgt auf die gleiche Weise, wie dies für die Leitung A dargestellt ist.

Um die Verlustleistung der integrierten Schaltung dem Funktionsumfang entsprechend zu vermindern und den Einfluß lokaler Fehler auf das Versorgungsnetz zu vermeiden, ist es zweckmäßig, den fehlerhaften Modul auch elektrisch von der Spannungsversorgung zu trennen. Diese spannungsmäßige Abtrennung wird mit der funktionsmäßigen Heraustrennung und Umleitung dadurch kombiniert, daß das auf der Leitung 17 benötigte Konditionierungssignal vom Potential der Versorgungsspannung selbst bestimmt wird. Bei der in Fig. 2 schematisch erläuterte Schaltung ist es also lediglich erforderlich, die Verbindung des als fehlerhaft ermittelten Moduls mit der in der Regel für sämtliche Moduln gemeinsamen Versorgungsspannungsleitung aufzutrennen. Die für die funktionelle Heraustrennung und Signalumleitung erforderliche Logikschaltung kann daher gemeinsam mit dem Modul 10 an der Stelle auf dem Substrat ausgebildet werden, an der sie benötigt wird, ohne daß eine separate Signalleitung erforderlich ist.

In dem schematischen Schaltbild nach Fig. 3 sind die in Fig. 2 gezeigten logischen Verknüpfungsglieder 11 bis 16 jeweils zu einer Umgehungsstufe 20 zusammengefaßt dargestellt, wobei jedem Modul 10 eine solche Umgehungsstufe 20 zugeordnet ist. Ferner sind die Datenleitungen A bis D in Fig. 3 in schematischer Weise als Leistungsstrang zusammengefaßt dargestellt. Die Datenleitungen zwischen jedem Modul 10 und der zugehörigen Umgehungsstufe 20 in Fig. 3 entsprechen den Verbindungen zwischen dem Modul 10 und den Verknüpfungsgliedern 11, 12, 15 und 16 in Fig. 2. Fig. 3 zeigt ferner jeweils die Leitung 17, die die Verbindungsleitung des jeweiligen Moduls 10 mit der gemeinsamen ersten Versorgungsspannungsleitung 21 bildet. Dabei ist angenommen, daß der in Fig. 3 mittlere Modul 10 beim Fertigungstest als fehlerhaft ermittelt und bei diesem die Spannungsversorgungszuleitung 17 an der Stelle 23 unterbrochen worden ist.

Bei der Schaltung nach Fig. 3 sind ferner die Umgehungsstufen 20 mit einer von der Modul-Versorgungsspannungsleitung 21 verschiedenen zweiten Versorgungsspannungsleitung 22 verbunden. Durch diese separate Spannungsversorgung wird erreicht, daß die Moduln 10 einerseits und die Umgehungsstufen 20 andererseits separat prüfbar sind.

Im folgenden wird eine Realisierung der erfindungsgemäßen Schaltung in ECL-(Emitter Coupled Logic-) Bipolartechnik beschrieben. Bei dieser Schaltungstechnik fließt ein eingeprägter Strom (Stromquellensymbol S) je nach dem an den Basis-Elektroden liegenden Potential über den einen oder den anderen der beiden Transistoren T. Mehrere derartiger Stromquellen S (Fig. 4c) lassen sich dabei in der in Fig. 4b gezeigten Stromspiegeltechnik realisieren, wobei der über den Widerstand R 1 fließende Strom einen Basis-Emitter-Spannungsabfall erzeugt, der in der Summe mit dem Spannungsabfall am Widerstand R 2 das an den Basis-Elektroden sämtlicher Stromquellen-Transistoren T 2 liegende Bezugspotential Vref bildet.

In der Schaltung nach Fig. 5 ist ein in der oben erläuterte ECL-Bipolartechnik aufgebauter Modul 10 mit der zugeordneten Umleitungsstufe 20 gezeigt, die im wesentlichen aus Transistoren Tu 1, Tu 2 und einer weiteren Stromquelle Su aufgebaut ist. In der Darstellung der Fig. 5 ist dabei lediglich eine Umleitung für die lokale Verbindungsleitung A entsprechend Fig. 2 dargestellt, die in dem gezeigten Ausführungsbeispiel der Fig. 5 aus zwei mit komplementären Signalen angesteuerten Leitungen besteht. Eine derartige differentielle Ansteuerung der Eingänge des Moduls 10 und der Umgehungsstufe 20 ist nicht notwendig, wenn anstelle der invertierten Eingangssignale eine entsprechende konstante Bezugsspannung zur Verfügung steht. In dem schematischen Schaltbild nach Fig. 5 ist für den Modul 10 eine beliebige ECL-Logikschaltung angenommen, wobei eine offen endende Leitung 25 eine modulinterne Verbindung zu weiteren (nicht gezeigten) Schaltungselementen andeuten soll. Von Bedeutung ist im vorliegenden Zusammenhang lediglich, daß die Transistoren Tu 1, Tu 2 der Umgehungsstufe 20 die Widerstände R des Moduls 10 mitverwenden.

Fig. 6 zeigt den Aufbau einer der Stromquellen Sm des Moduls 10, die Stromquelle Su der Umgehungsstufe 20 sowie die Zusammenschaltung dieser beiden Stromquellen über einen Transistor Ts. Die beiden Stromquellen sind dabei gemäß dem grundsätzlichen Schaltbild nach Fig. 4b aufgebaut, wobei auch die gleichen Bezugszeichen verwendet worden sind, jeweils mit dem Zusatz "m" für die Schaltungselemente der Modul-Stromquelle Sm bzw. mit dem Zusatz "u" für die Stromquelle Su der Umgehungsstufe. Der Lastwiderstand der Stromquelle Su ist dabei in zwei einzelne Widerstände R 11 u und R 12 u aufgeteilt, die an einem Punkt 26 miteinander verbunden sind. Der Transistor Ts ist mit seiner Basis-Elektrode an den Verbindungspunkt 26, mit seinem Emitter an die Versorgungsspannungs Vm des Moduls 10 und mit seinem Kollektor an den Kollektor des Stromquellen-Transistors T 1 u der Umgehungsstufe angeschlossen.

Geht nun die Versorgungsspannung Vm des Moduls 10 gegen Massepotential GND, so werden die Stromquellen Sm des Moduls abgeschaltet und gleichzeitig die Stromquelle Su der Umgehungsstufe 20 eingeschaltet. Solange die beiden Versorgungsspannungen Vm und Vu gleich sind, vermindert der über den Transistor Ts von dessen Kollektor zu dessen Emitter fließende Strom das Bezugspotential Vref der Stromquelle Su der Umgehungsstufe 20 derart, daß der von der Stromquelle Su erzeugte Strom Iu im Vergleich zum Nennstrom nur sehr gering ist. Beim Abschalten der Modul-Versorgungsspannung Vm reduziert sich jedoch der über den Transistor Ts fließende Strom ab einer gewissen Schwelle, die durch das Spannungsteilerverhältnis von R 11 u, R 12 u einstellbar ist, so daß der Strom Iu steigt und bei einem bestimmten Wert von Vm seinen Nennwert erreicht. Gleichzeitig reduziert sich der von der Modul-Stromquelle Sm erzeugte Strom Im dadurch, daß der Spannungsabfall am Widerstand R 1 m geringer wird. Fig. 7 zeigt den Verlauf der Ströme Iu und Im in Abhängigkeit von der Modul-Versorgungsspannung Vm, wobei die Versorgungsspannung Vu der Umgehungsstufe 20 konstant auf Nennspannung gehalten ist. Der die Umschaltung auslösende Abfall der Modul-Versorgungsspannung Vm wird dabei, wie oben beschrieben, durch Abtrennen des betreffenden Moduls von seiner Versorgungsspannung erreicht.

In Fig. 8 ist die Anwendung der anhand von Fig. 5 und 6 erläuterten Umschaltung auf ein Master-Slave-Flipflop in ECL-Technik dargestellt, wobei diejenigen Schaltungselemente, die die gleiche Funktion wie in Fig. 5 und 6 haben, mit gleichen Bezugszeichen versehen sind. Die Umgehungsstufe umfaßt dabei wiederum im wesentlichen die Transistoren Tu 1, Tu 2 und die aus den Schaltungselementen T 1 u, T 2 u, R 11 u, R 12 u, R 2 u und R 3 u gebildeten Stromquelle, die über den Transistor Ts mit der aus den Schaltungselementen T 1 m, T 2 m, R 1 m, R 2 m und R 3 m aufgebauten Stromquelle gekoppelt ist.

Wie in Fig. 5 liegt das Eingangssignal in komplementärer Form (Ein, ) vor und wird ebenso in komplementärer Form als Ausgangssignal ausgegeben. Bei sämtlichen Flipflops einer Schaltungskette werden sowohl der Master- als auch der Slave-Stufe komplementäre Taktsignale CLK und zugeführt. Die Beaufschlagung mit diesen Taktsignalen erfolgt dabei in herkömmlicher Weise so, daß in einer ersten Halbperiode des Taktsignals das Eingangssignal in der Master-Stufe gespeichert und das Ausgangssignal von der Slave-Stufe weitergegeben, in der zweiten Halbperiode dagegen eine Signalübertragung von der Master- zur Slave-Stufe und eine Speicherung des Ausgangssignals in der Slave-Stufe erfolgt. Wie in Fig. 8 gezeigt, werden dazu die beiden invertierten Taktsignale in den Halbperioden jeweils abwechselnd der Master- und der Slave-Stufe zugeführt.

Wird nun bei einem anfänglichen Fertigungstest festgestellt, daß die von dem Flipflop angesteuerte Schaltung fehlerhaft ist, so wird das Flipflop von der Versorgungsspannung Vm abgetrennt, wodurch wie im Falle der Fig. 6 der Transistor Ts sperrt, dadurch der Strom Im zu null wird und der Strom Iu seinen Nennwert erreicht. Infolgedessen treten nun anstelle der im Normalbetrieb arbeitenden Transistoren Tb 1, Tb 2 die Transistoren Tu 1, Tu 2 in Tätigkeit, so daß nun die Slave-Stufe gegenüber der Master-Stufe nicht mehr um eine halbe Taktperiode versetzt arbeitet, sondern mit dieser synchronisiert ist. Dies bedeutet aber, daß während einer Halbperiode die Eingänge und Ausgänge des Flipflops durchgeschaltet sind, so daß die im Normalbetrieb von dem Flipflop bewirkte Verzögerung des Signals um eine Taktperiode ausgeschaltet ist. Die Durchschaltung während nur einer halben Taktperiode ist für die ordnungsgemäße Umgehung des Flipflops ausreichend, da das nächst-folgende Flipflop eben in dieser durchgeschalteten Halbperiode das Ausgangssignal aufnimmt.

Claims

1. Integrierte, durch Redundanzen fertigungsfehler-tolerante Schaltung mit mehreren Schaltungsmoduln gleicher Funktion, wobei jeweils ein Ausgang (19) eines Moduls (10) an einen Eingang (18) des nächsten Moduls (10) angeschlossen und jedem Modul (10) eine dessen Ein- und Ausgang (18, 19) durchschaltende Umgehungsstufe (20) zugeordnet ist, die durch ein extern auslösbares Konditionierungssignal selektiv aktivierbar ist, dadurch gekennzeichnet, daß das Konditionierungssignal durch Unterbrechung der Spannungsversorgungs-Zuleitung (17) zu dem zugeordneten Modul (10) erzeugt wird, so daß nach der Unterbrechung der zugeordnete Modul (10) umgangen ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß sämtliche Moduln (10) mit einer ersten (21) und sämtliche Umgehungsstufen (20) mit einer von der ersten verschiedenen zweiten Versorgungsspannungsleitung (22) verbunden sind. (Fig. 3)

3. Schaltung nach Anspruch 1 oder 2, wobei sämtliche Moduln (10) an eine gemeinsame Busleitung (C) angeschlossen sind, dadurch gekennzeichnet, daß jede Umgehungsstufe (20) ein zwischen dem zugehörigen Modul (10) und der Busleitung (C) liegendes, durch das Konditionierungssignal steuerbares Schaltelement (15) aufweist. (Fig. 2)

4. Schaltung nach Anspruch 2, wobei die Moduln aus ECL-Gattern aufgebaut sind, dadurch gekennzeichnet, daß jede Umgehungsstufe (20) ein zu dem zugehörigen Modul (10) parallel geschaltetes ECL- Gatter (Tu 1, Tu 2, Su) aufweist und das Konditionierungssignal die Stromquelle (Sm) des Moduls (10) abschaltet und die (Su) der Umgehungsstufe (20) einschaltet. (Fig. 5)

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß jede Umgehungsstufe (20) einen vom Potential der Modul-Versorgungsspannung gesteuerten Transistor (Ts) enthält, dessen Emitter-Kollektor- Strecke zwischen die Versorgungsspannungsleitung (Vm) des Moduls (10) und den Bezugspotentialpunkt (Vrefu) der Stromquelle (Su) der Umgehungsstufe (20) eingeschaltet ist. (Fig. 6)