DE3600172A1

DE3600172A1 - Statischer ausloeseschalter

Info

Publication number: DE3600172A1
Application number: DE19863600172
Authority: DE
Inventors: John James Dougherty
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1984-07-17
Filing date: 1986-01-07
Publication date: 1987-07-09
Also published as: US4589052A; CA1233230A; FR2592533B1; FR2592533A1; JPS62160032A

Description

Statische Auslöseschalter, die auf elektronischen statt auf thermischen und elektromagnetischen Strom- und Auslöseelementen basieren, sind als vollständig analoge Implementation oder als zum Teil digitale Implementation bekannt. Die digitale Implementation der Auslöseschaltung erfordert im allgemeinen einen digitalen Prozessor, der wenigstens die Zeitverzögerungsermittlung liefert, indem I ² t berechnet oder auf gespeicherte Werte Bezug genommen wird. Die US-PS 42 66 259 beschreibt eine analoge statische Auslöseeinheit, die gewisse Schaltungselemente benutzt, die nicht auf einfache Weise durch integrierte Schaltungstechniken implementiert werden können.

Die US-PS 40 38 695 verwendet einen A/D-Wandler einen Binärzähler, um die Zeitverzögerung zu liefern, während der Überstrom-"Aufnahme"-Zustand in ähnlicher Weise ausgeführt wird, wie es in der US-PS 42 66 259 beschrieben ist.

Die US-Patentschriften 44 23 459, 43 47 541 und 44 42 472 beschreiben jeweils Abänderungen der analogen und digitalen Implementation sowohl der Überstrom-Aufnahme als auch der Zeitverzögerung in einer einzelnen statischen Auslöseschaltung.

Es sind Mikroprozessor-gestützte, statische Auslöseeinheiten bekannt, die einen A/D-Wandler zusammen mit flüchtigen und nicht-flüchtigen Speicherelementen verwenden zum Speichern von Zeit-Über-Stromdaten und zum Ermitteln einer Zeitverzögerung durch Programme, die in nicht-flüchtigen Speicherelementen gespeichert sind. Eine derartige Mikroprozessor-gestützte, statische Auslöseeinheit ist in der gleichzeitig eingereichten deutschen Patentanmeldung P . . . (Anwaltszeichen: 9746-41PR-6323), wo sowohl gespeicherte Zeitrelais- und Schutzrelais-Algorithmen näher erläutert sind, beschrieben.

Vom Kostenstandpunkt würde es höchst wünschenswert sein, die gesamte statische Auslöseschaltung in einem einzigen Chip zu inkorporieren, um eine automatische Fertigung der gesamten Schalteranordnung zu erleichtern. Es ist gegenwärtig nicht bekannt, ob irgendeine der hybriden, analogen und digitalen Schaltungsanordnungen, die bisher beschrieben wurde, fähig sind für eine vollständige Implementation durch integrierte Schaltungen mit sehr hoher Packungsdichte (VLSI). Die meisten bekannten statischen Auslöseeinheiten verwenden analoge Komparatoren, um eine Überstrom-Aufnahme zu ermitteln, und sie benutzen digitale Zähler, um die entsprechenden Zeitverzögerungen zu liefern. Diese Kombination von analogen und digitalen Schaltungselementen läßt sich nicht einfach in einem einzelnen Chip einer integrierten Schaltung implementieren.

Erfindungsgemäß wird eine völlig digitale Auslöseeinheit für statische Auslöseschalter in einem einzigen Chip einer integrierten Schaltung implementiert. Es werden Größen- bzw. Amplituden-Komparatoren verwendet für die Überstrom- Aufnahmefunktion, während die Zeitverzögerung und die Integration durch Zähler mit dem Teilerfaktor 2 und einen Datenselektor geliefert werden. Die verschiedenen Auslöseoptionen und auch die Nennrahmengröße sind durch externe digitale Schaltereinstellungen wählbar.

Mit der Erfindung ist eine vollständige Integration durch eine Implementation mit sehr großer Packungsdichte möglich, indem die Stromquadrierungsfunktion, die Überstrom-Aufnahmefunktion und auch die Zeitverzögerungsfunktion durch digitale Schaltungsanordnung geliefert werden. Die vollständige Auslöseeinheit gemäß der Erfindung ist für eine automatisierte Montage geeignet durch Einsetzen eines 40 Pins aufweisenden Chips, das alle Auslösefunktionen enthält, in ein Steuermodul des Schalters. Die kompakte Größe und die geringen Kosten des Chips der Auslöseeinheit gestattet einen breiten Bereich von kommerziellen Schalterrahmengrößen, um die durch das Chip gelieferte Elektronik anstelle der thermischen und elektromagnetischen Auslösekomponenten zu verwenden, die bisher in den kleineren Rahmengrößen verwendet wurden.

Die Erfindung wird nun mit weiteren Merkmalen und Vorteilen anhand der Beschreibung und Zeichnung von Ausführungsbeispielen näher erläutert:

Fig. 1 - ist ein Blockdiagramm der digitalen Schalterauslöseeinheit gemäß der Erfindung.

Fig. 2 - ist ein Schaltbild der Spitzenwerte abtastenden A/D-Schaltung in der Auslöseeinheit gemäß Fig. 1.

Fig. 3 - ist ein Schaltbild der Aufnahmeabtastschaltung in der Auslöseeinheit gemäß Fig. 1.

Fig. 4 - ist ein Schaltbild der Quadrierungsschaltung in der Auslöseeinheit gemäß Fig. 1.

Fig. 5 - ist ein Schaltbild der Zeitbandsteuer- und Integrationsschaltungen in der Auslöseeinheit gemäß Fig. 1.

Fig. 6 - ist ein Schaltbild der Langzeitbandsteuerschaltung in der Auslöseeinheit gemäß Fig. 1.

Fig. 7 - ist ein Schaltbild der Kurzzeitbandsteuerschaltung in der Auslöseeinheit gemäß Fig. 1.

Fig. 8 - ist ein Schaltbild der Langzeitintegrations- oder Kühlschaltung in der Auslöseeinheit gemäß Fig. 1.

Fig. 9 - ist ein Schaltbild der Auslöseeinheit gemäß Fig. 1 in einem integrierten Chip.

Fig. 10 - ist eine graphische Darstellung der zusammengesetzten Strom- und D/A-Ausgangskurven in der Spitzenwertabtastschaltung gemäß Fig. 2.

Fig. 11 - ist ein Schaltbild der Erdfehler-Scalierungsschaltung in dem integrierten Chip gemäß Fig. 9.

Fig. 1 zeigt einen Schalter 10, bei dem die drei Phasenleiter ABC durch Stromtransformatoren CT ₁-CT ₃ abgetastet werden, die einen zusammengesetzten Stromwert liefern, der im Gleichrichter 11 gleichgerichtet wird. Ein zusätzlicher Stromtransformator CT 4 kann vorgesehen sein, um Erdfehlersignale in einem 4-Draht-System zu messen, das einen neutralen Leiter N aufweist. Ein Spannungswert, der den zusammengesetzten Strom angibt, wird über einen Bürdenwiderstand Rb entwickelt und über einen negativen Bus 12 in die IC-Auslöseeinheit 15 eingegeben. Eine Leistungseinspeisung 13, die zwischen Erde bzw. Masse mittels einer Leitung 182 und den positiven Bus 14 geschaltet ist, erhält ihre Betriebsleistung aus den gleichen Stromtransformatoren. Wenn ein Auslösesignal in der Auslöseeinheit 15 generiert wird, wird ein Steuersignal über eine Leitung 16 zu einer Treiberschaltung 17 geschickt, um einen steuerbaren Siliziumgleichrichter bzw. Thyristor 18 anzusteuern, wodurch ein Betätigungsstrom durch die Flußschieber-Auslösespule 19 fließen kann, um die Kontaktstücke 20 in jeder der drei Phasen zu öffnen. Die IC-Auslöseeinheit oder das "Chip" 15 ist eine 40-Pin-Implementation mit sehr hoher Packungsdichte (VLSI), die im folgenden näher erläutert wird. Mehrere digitale Schalter, die insgesamt bei 21 gezeigt sind, sind alles, was zum Einstellen der verschiedenen Unterbrechungswerte und Zeitverzögerungen und auch für die verschiedenen Optionen nötig ist, die in dem Chip 15 verfügbar sind. Die verstellbare Stromeinstellung, die den Wert des Stroms variiert, den der Schalter unbegrenzt lange ohne Auslösung führt, wird über die Widerstandsnetzwerkleitungen 23 geliefert. Der Langzeit (LT)- Überstrom-"Aufnahme"-Wert ist über die Langzeit-Aufnahmeleitungen 24 einstellbar. In entsprechender Weise sind Leitungen 25 bis 27 für die Kurzzeit (ST)-Aufnahme (pickup), Erdfehleraufnahme (-pickup) und die augenblickliche Aufnahme (pickup) vorgesehen. Obwohl diese verstellbaren Aufnahmeleitungen durch eine einzelne Leitung dargestellt sind, sind im allgemeinen zwei oder drei Leitungen vorgesehen, die mit den Schaltern 21 verbunden sind, was von der Anzahl der Bits abhängt, die für das digitale Darstellen mehrerer einstellbarer Stromwerte verwendet werden. Die Zeit-"Bänder", die die Zeitbereiche darstellen, die den Aufnahmewerten entsprechen, bevor das Auslösesignal initiiert wird, sind durch die Langzeitbandleitungen 28, die Kurzzeitbandleitungen 29 und die Erdfehler (GF)-Zeitbandleitungen 30 geliefert. Eine einzelne Leitung 183 verbindet einen der digitalen Schalter mit dem Chip 15, um die Kurzzeit-I ² t-EIN/AUS -Größe zu wählen.

Die Spitzenwertabtast-A/D-Schaltung 48 in dem Chip 15 gemäß den Fig. 1 und 9 ist auch in Fig. 2 gezeigt. Die zusammengesetzte Stromausgangsgröße aus dem Verstärker 57 gemäß Fig. 9 wird in dem Komparator 31 über Leitungen 58, 59 am Eingang A eingegeben und mit der Ausgangsgröße eines D/A-Wandlers 32 am Verstärkereingang B verglichen, der durch eine Leitung 35 mit dem Wandler 32 verbunden ist. Ein 8 Bit Binärzähler 33 liefert eine vorbestimmte parallele 8 Bit Eingangsgröße über die Leitung 37 an den D/A-Wandler, und der Verstärkerausgang ist in einer Rückführschleife mit dem einen Eingang eines AND-Gatters 34 durch eine Leitung 36 verbunden. Die andere Eingangsgröße in das AND-Gatter ist ein fester Taktimpuls von etwa 400 kHz durch eine Verbindung mit einer Leitung 53 von der Zeitbasis 175. Nachdem der Vergleich durchgeführt ist, wird ein Ausgangsimpuls an den Takteingang des Zählers über eine Leitung 38 geliefert, um die Rückführungsschleife zu schließen.

Die Spitzenwertabtastung und die A/D-Umwandlung wird am besten ersichtlich durch Vergleichen der zusammengesetzten Stromkurve 40 A mit der D/A-Kurve 40 B, die in Fig. 10 gezeigt sind. Der Zeitvergleich wird in dem AND-Gatter 34 durchgeführt, während die Größenermittlung in dem Komparator 31 erfolgt. Der Zähler 33 wird jede 20 Millisekunden rückgesetzt, was eine Momentanwerterfassungs- bzw. Samplerate des zusammengesetzten Stroms von 50 pro Sekunde ergibt. Der 8 Bit-Datenausgang auf der I ² t-Leitung 65 stellt deshalb einen Digitalwert dar, der durch den Spitzenwert des zusammengesetzten Stroms gesteuert wird, der auf der Leitung 59 auftritt.

Die vollständige Schaltungsanordnung 55 für den Chip 15 gemäß Fig. 1 ist in Fig. 9 gezeigt. Die Chip-Schaltung ist für eine bessere Beschreibung in vier Bereiche unterteilt. Der Fehlerstrombereich 6 ist optional, während die Bereiche 7 bis 9 für die Überstromaufnahme, I ² t, LT- und ST-Zeitverzögerungen für die meisten Anwendungsfälle im allgemeinen erforderlich sind. Sie können aber auch als vom Kunden wählbare Optionen durch externe Einstellungen dieser Schaltungsanordnungen ausgeführt werden. Die Langzeitaufnahmeschaltung 41 ist in Fig. 3 gezeigt, und gleiche Bezugszahlen beziehen sich auf gleiche Schaltungselemente in allen Figuren. Die Langzeitaufnahmeoption wird gewählt durch eine erste digitale Datenbiteinstellung in einem der kodierten, acht Stellungen aufweisenden Drehschalter, die in den digitalen Schaltern 21 gemäß Fig. 1 enthalten sind, obwohl dies nicht gezeigt ist. Ferner sind durch einen getrennten Drehschalter, der mit den Widerstandsnetzwerkleitungen 23 verbunden sind, die digitalen Datenbits für die Widerstände gewählt, die ebenfalls in der Widerstandsschaltung 56 enthalten sind. Diese Widerstandseinstellung kann von 50 bis 100% des Nennstroms für eine bestimmte Schalterrahmengröße reichen und gestattet dadurch, daß der Chip 15 der Auslöseeinheit über einen breiten Bereich von Schalterrahmengrößen verwendet werden kann. Der zusammengesetzte Stromwert wird am negativen Bus 12 in Fig. 9 durch einen Pufferverstärker 57 und eine Leitung 58 auf eine Leitung 59 eingegeben, die den Ausgang der Widerstandsschaltung 56 mit dem Eingang zu der Spitzenwertabtast-A/D-Wandlerschaltung 48 verbindet.

Die Zeitbasisschaltung 175 empfängt einen Taktimpuls vom Oszillator 174 über eine Zeitbasisleitung 60 und liefert am Ausgang einen A/D-Abtast- bzw. Strobepuls über die A/D-Abtastleitung 53. Der A/D-Strobepuls wird der Langzeitaufnahmeschaltung 41 über die Langzeit-pickup-Strob- Leitung 54 zugeführt. Die in den Fig. 3 und 9 gezeigte Langzeitaufnahme arbeitet in folgender Weise. Ein 8 Bit- Signal, das den zusammengesetzten Stromspitzenwert von der Spitzenabtast-A/D-Schaltung 48 darstellt, wird über Leitungen 62 und 49 dem Eingang A des Amplitudenkomparators 47 zugeführt. In beiden Figuren sind die Leitungen, die 8 Bit- und 2 Bit-Daten führen, entsprechend bezeichnet. Ein festes 8 Bit-Signal von dem 2-auf-8-Kodierer 42 wird dem Anschluß B über die Leitung 45 zugeführt. Vier Langzeitaufnahmepegel können digital gewählt werden mit 2 Bits, die dem 2-auf-8-Kodierer 42 über die Langzeitaufnahmeleitungen 24 durch einen kodierten 8-Stellungs- Drehschalter zugeführt werden, der in dem Schalterrahmen 21 enthalten ist, wie es vorstehend in Verbindung mit Fig. 1 beschrieben wurde. Das 2-Bit-Signal kann auch von einem Register 43 über eine Leitung 44 eingegeben werden. Das Register kann von einem digitalen Prozessor über eine Leitung 63 gesetzt werden, falls ein derartiger Prozessor entweder innerhalb der Auslöseeinheit oder extern davon zur Verfügung steht. Das 8-Bit-Signal würde dann dem Eingang B des Amplitudenkomparators 47 über die Leitung 46 zugeführt, wie es bereits beschrieben wurde. Das Register 43 ist ein optionales Mittel zur Lieferung von Langzeitaufnahmedatenbits und ist nicht erforderlich, wenn ein digitaler Prozessor nicht verwendet wird. Der 2-auf-8- Kodierer 42 kodiert die zwei Eingangsbits und liefert 8- Bit-Pegel, die dem Wert äquivalent sind, der von der Spitzenabtast-A/D-Wandlerschaltung 48 bei dem gewählten Langzeitaufnahmepegel erreicht ist. Der 8-Bit-Amplitudenkomparator 47 testet das Langzeitaufnahmesignal über die Langzeitaufnahmeleitung 50, um die Langzeitbänderschaltung 70 zu steuern. Die Kurzzeitaufnahmeschaltung 178, die zwar nicht im Detail gezeigt ist, enthält gleiche Komponenten und arbeitet in ähnlicher Weise, um die Kurzzeitaufnahmebänder auf den Kurzzeitaufnahmeleitungen 25 zu wählen und ein Kurzzeitaufnahmesignal über die Kurzzeitaufnahmeleitung 102 zu erzeugen, um die Kurzzeitbänderschaltung 86 zu steuern. Bevor die Arbeitsweise der Langzeitbänderschaltung beschrieben wird, wird es für hilfreich gehalten, die Funktion der I ² t-Schaltung 64 zu verstehen, die in Fig. 4 gezeigt ist.

Die 8-Bit-Ausgangsgröße von der Spitzenabtast-A/D-Wandlerschaltung 48 gemäß Fig. 9 ist durch die Leitung 65 mit dem Eingang der I ² t-Schaltung 64 in dem digitalen I ² t-Bereich 8- verbunden und liefert die 8-Bit-Daten, die den zusammengesetzten Spitzenstrom darstellen. Eine feste Frequenz f _I wird in die I ² t-Schaltung 64 von der Zeitbasisschaltung 175 über die Leitung 71 eingegeben. Die Funktion der I ² t-Schaltung besteht darin, eine Ausgangsfrequenz f _p zu liefern, die proportional zum Quadrat eines binären Eingangswertes ist. Das 8-Bit-Signal von der Spitzenabtast-A/D-Wandlerschaltung 48 wird über die Leitung 65 den Eingängen A von zwei Größenkomparatoren 66, 67 über Leitungen 68 und 69 zugeführt, wie es in Fig. 4 gezeigt ist. Die ersten 8 Bits von einem freilaufenden binären 16-Bit-Aufwärtszähler 72 werden dem Eingang B eines Größenkomparators 66 über eine Leitung 74 zugeführt, und die letzten 8 Bits eines ähnlichen freilaufenden binären 16-Bit-Aufwärtszählers 73 werden dem Eingang B des Größenkomparators 67 über eine Leitung 76 zugeführt. Der Eingang des binären Aufwärtszählers 73 ist mit dem Ausgang des binären Aufwärtszählers 72 durch die Leitung 75 verbunden. Ausgangsgrößen A ≦λτ B von beiden Größenkomparatoren werden beiden Eingängen eines ersten AND-Gatters 79 durch Leitungen 77 und 78 zugeführt. Die Ausgangsgröße von jedem der zwei Größenkomparatoren 66, 67 bildet ein Pulsbreiten-moduliertes Signal, bei dem das "EIN" des Pulses P gleich der Größe des Signals A ist, das am Ausgang der Spitzenwertabtast-A/D-Wandlerschaltung 48 gemäß Fig. 9 auf der Leitung 65 auftritt. Dies wird durch den Ausdruck P=A : 256 dargestellt. Die zusammengesetzten Verhältnisse CP der zwei Ausgangsgrößen werden in dem ersten AND-Gatter 79 gemäß Fig. 4 multipliziert, wodurch ein zusammengesetztes Proportionalsignal entsteht, das gleich dem Quadrat der Ausgangsgröße der Wandlerschaltung 48 dividiert durch (256)² ist. Die Relation ist dann CP=A ² : (256)². Der Ausgang des ersten AND-Gatters 79 ist mit dem Eingang des zweiten AND-Gatters 80 durch eine Leitung 81 verbunden, und der andere Eingang zum zweiten AND-Gatter 80 ist mit der I ² t-Strobeleitung 71 durch eine Leitung 82 verbunden. Die entstehende Pulsrate bzw. Pulsfolgefrequenz f _p, die am Ausgang des zweiten AND-Gatters 80 auf der Leitung 83 auftritt, ist proportional zu sowohl der Ausgangsgröße der A/D-Wandlerschaltung 48 als auch der festen Frequenz f _I. Der Ausdruck hierfür ist gegeben durch f _p=A ² : (256)² × f _I, da A ² zu dem ursprünglichen zusammengesetzten Strom I in Beziehung steht, wobei die zusammengesetzte Pulsrate f _p proportional zum Quadrat des zusammengesetzten Spitzenstroms ist und folglich die I ² t- Fuktion erfüllt. Die Pulsrate f _p wird über die Leitung 83 einem Zähler 84 mit einem Teiler n zugeführt, wie es in Fig. 9 gezeigt ist. Wenn die Pulse einen Zählwert von "n" erreichen, wird ein Ausgangssignal an die Langzeitbänderschaltung 70 über die Leitung 85 und an eine Kurzzeitbänderschaltung 86 über eine Leitung 87 geliefert. Die Zeit t, die den Zeitanteil der I ² t-Funktion darstellt, wird nun durch den Ausdruck t=n : f _p dargestellt, der sich auf den Ausdruck verkürzt, wobei K gleich f _I : (256)² ist, da f _I eine Konstante ist. Diese Darstellung einer I ² t-Funktion ist der bekannten Verwendung spannungsgesteuerter Oszillatoren (VCO) weit überlegen, da die Pulsfolgefrequenz für irgendeinen gegebenen Anteil des vollen Überstromes exakt ermittelt ist durch einen Oszillator mit fester Frequenz, der sehr genau eingestellt werden kann. Weiterhin wird anders als bei der VCO-Lösung die A/D-Ausgangsgröße sowohl für Aufnahme (pickup) als auch für I ² t verwendet, so daß die Aufnahme bzw. pickup und die Zeitsteuerung in einer deterministischen Weise verbunden sind.

Der Langzeit- und Kurzzeit-Verzögerungsbereich 9 gemäß Fig. 9 ist in den Fig. 5 und 6 gezeigt, wo die Ausgangsgröße des digitalen I ² t-Funktionsbereiches 8 gemäß Fig. 9, der aus der I ² t-Schaltung 64 besteht, in den Zähler 84 mit dem Teiler n eingegeben wird. Die Ausgangspulskette f _p, die proportional dem quadrierten, zusammengesetzten Spitzenstrom ist, wird auf eine Rate vermindert, die für eine Kurzzeitintegration, f _p/n, geeignet ist. Für eine Langzeitintegration durchläuft die Pulskette den Zähler 99 mit der Teilerrate m über die Leitung 100. Dies ist erforderlich, da eine Auslösefunktion mit längerer Zeit für eine Langzeitaufnahme erforderlich ist. Es kann eine Selektion für vier Zeitbänder vorgesehen sein, um die Selektivität mit stromaufwärtigen und stromabwärtigen Schaltern in einem System zu verbessern. Dies wird in der Zähler- und Datenselektorschaltung 101 erreicht, die durch eine Leitung 85 mit dem m-Zähler verbunden ist. Die Langzeitbandeinstellungen werden durch die Langzeitbandleitungen 28 vorgenommen. Die Zähler in der Datenselektorschaltung 101, die in Fig. 6 gezeigt ist, enthalten einen ersten Zähler 90 mit der Teilerrate zwei, dessen Eingang T mit der Leitung 85 verbunden und mit dem Eingang W von einem von vier Datenselektoren 88 durch eine Leitung 89 verbunden ist. Der Ausgang Q des ersten Teilers mit der Teilerrate zwei ist mit dem Eingang T eines zweiten Zählers 91 mit der Teilerrate zwei durch eine Leitung 92 und mit dem Eingang X des Datenselektors durch eine Leitung 93 verbunden. Der Ausgang Q des zweiten Zählers mit der Teilerrate zwei ist mit dem Eingang T des dritten Zählers 94 mit der Teilerrate zwei durch eine Leitung 95 und mit dem Eingang Y des Datenselektors durch eine Leitung 96 verbunden. Der Ausgang Q des dritten Zählers mit der Teilerrate zwei ist mit dem Eingang Z des Datenselektors verbunden. Die Langzeitbänderleitungen 28, die mit den Anschlüssen A und B des Datenselektors 88 verbunden sind, gestatten, daß eine der vier Pulsketten in dem Datenselektor ausgewählt wird für einen Durchtritt zu der Langzeitaufnahmesteuerungs- und Kühlschaltung 108 durch die Leitung 109.

Die Langzeitbändersteuerschaltung 101 und die Langzeitaufnahmesteuerungs- und Kühlschaltung 108 in der Langzeitbänderschaltung 70, die in Fig. 5 gezeigt ist, empfangen die gewählte Pulskette über die Leitung 109 für eine Aufwärtsintegration mit einer im voraus eingestellten Langzeitkühlfrequenz über eine Leitung 103 für eine Abwärtsintegration. Die Schaltung fühlt das Vorhandensein (aufwärts) oder Fehlen (abwärts) eines Langzeitaufnahmesignals auf einer Langzeitaufnahmeleitung 50 ab. Die Langzeitaufnahmesteuerungs- und Kühlschaltung 108 ist in Fig. 8 gezeigt und besteht aus einem Paar erster und zweiter AND-Gatter 110, 111, wobei die Langzeitsteuerleitung 109 mit dem einen Eingang des ersten AND-Gatters verbunden ist, um die gewählte Langzeitimpulskette zu liefern. Einem Eingang des zweiten AND-Gatters 111 wird eine vorgewählte Kühlfrequenz über eine Leitung 103 zugeführt. Das Langzeitaufnahmesignal wird gemeinsam den anderen Eingängen der zwei AND-Gatter 110, 111 durch die Langzeitaufnahmeleitung 50 zugeführt. Die Ausgangsgröße des ersten AND-Gatters 110 wird dem AUFWÄRTSZÄHL-Eingang eines 4 Bit Aufwärts/Abwärts-Zählers 115 durch eine Leitung 112 zugeführt. Nach sechszehn Zählungen liefert der 4 Bit-Aufwärts/ Abwärts-Zähler einen Ausgangsimpuls an seinem ÜBERTRAG-AUSGANG auf der Leitung 98, um den Schalter auszulösen. Der feste Taktimpuls, der die Abkühlfrequenz bildet, wird mit dem Langzeitaufnahmesignal in dem zweiten AND-Gatter 111 verglichen, das mit dem ABWÄRTSZÄHL- EINGANG des 4 Bit-Aufwärts/Abwärts-Zählers durch die Leitung 113 verbunden ist. Wenn der Überstromzustand aufhört zu bestehen, gestattet das Fehlen eines Signals auf der Langzeitaufnahmeleitung 50, daß Impulse von der Abkühlfrequenzleitung 103 zu dem Abwärtszähl-Eingang über die Leitung 113 hindurchgelangen können, die subtrahiert werden von den Zählwerten, die in dem 4 Bit- Aufwärts/Abwärts-Zähler während des Aufnahmezustandes akkumuliert wurden, als der Ausgang des ersten AND-Gatters 110 Impulse lieferte. Der 4 Bit-Aufwärts/Abwärts- Zähler 115 bildet zusammen mit dem Steuermodul 116, die durch Eingangsleitungen 118 verbunden sind und ein LEIH-Signal von dem Leihausgangsanschluß über die Leitung 117 empfängt, die den Aufwärts/Abwärts-Zähler auf seinem minimalen Zählwert hält, die Langzeitintegratorschaltung 114, die in Fig. 5 gezeigt ist.

Die Kurzzeitbändersteuerfunktion wird in der Geschwindigkeitsbegrenzungs- oder Kurzzeitbändersteuerschaltung 107 durchgeführt, die in den Fig. 5 und 7 gezeigt ist. Die gewählte Pulskette wird in ein erstes D-Flip-Flop 126 in Fig. 7 eingegeben, indem die Kurzzeitimpulsleitung 87 mit dem TAKT-EINGANG des Flip-Flop verbunden ist. Der D-Eingang ist mit einer Spannungsquelle verbunden, um eine wahre ("1") Eingangsgröße zu liefern. Der Q-Ausgang des Flip-Flop ist mit dem einen Eingang eines OR- Gatters 127 durch eine Leitung 179 verbunden für einen Vergleich mit dem Signal auf der I ² t-E/A-Leitung 106. Jeder Puls auf der Leitung 87 setzt das erste Flip-Flop 126, das dann eine Eingangsgröße an das zweite Flip-Flop 131 über das OR-Gatter liefert. Der D-Eingang des zweiten Flip-Flop 131 ist mit dem Ausgang des OR-Gatters 127 durch eine Leitung 132 verbunden. Eine feste Frequenz f _lim wird dem T-Eingang eines Zählers 134 mit dem Teilerfaktor zwei durch eine Leitung 105 und dem W-Eingang eines 1-aus-4-Datenselektors 136 durch eine Leitung 135 zugeführt. Der Q-Ausgang des ersten Zählers 134 mit dem Teilerfaktor zwei ist mit dem T-Eingang eines zweiten Zählers 137 mit dem Teilerfaktor zwei durch eine Leitung 138 und mit dem X-Eingang eines 1-aus-4-Datenselektors 136 durch eine Leitung 139 verbunden. Der Q-Ausgang des zweiten Zählers 137 mit dem Teilertaktor zwei ist mit dem Y-Eingang des 1-aus-4-Datenselektors durch eine Leitung 140 verbunden. Die Ausgangsgröße des 1-aus-4-Datenselektors wird sowohl dem Taktanschluß des zweiten Flip-Flop 131 durch die Leitung 141 als auch dem Rücksetzanschluß des zweiten Flip-Flops 131 über einen Invertierer 142 und eine Leitung 143 zugeführt. Der Ausgang des 1-aus- 4-Datenselektors ist auch mit dem Rücksetzanschluß des ersten Flip-Flops 126 über einen digitalen Univibrator 129 und eine Leitung 130 verbunden. Die Kurzzeitbänderwählleitungen 29, die mit den Eingangsanschlüssen A und B des 1-aus-4-Datenselektors 136 verbunden sind, werden dekodiert, um die feste Frequenz f _lim, f _lim : 2 oder f _lim : 4 zu wählen. Da die Ausgangsgröße des zweiten Flip-Flop 131 in der Frequenzbegrenzungs- oder Kurzzeitbändersteuerschaltung 107 gemäß Fig. 5 in die Aufnahmesteuerkühlschaltung 119 durch eine Verbindung über die Leitung 144 eingegeben wird, ist die Ausgangsgröße durch den gewählten Taktimpuls begrenzt. Die Verbindung zwischen dem OR-Gatter 127 und der I ² t-E/A-Leitung 106 in Fig. 7 arbeitet folgender Weise. Wenn eine I ² t-Ausgangsgröße gewählt ist, erscheint eine konstante Pulsrate bzw. Pulsfolgefrequenz an dem Q-Ausgang des zweiten Flip-Flop 131. Wenn die I ² t- Eingangsgröße gewählt ist, erscheint kein Ausgangssignal am Q-Ausgang des zweiten Flip-Flop 131 für auf der Kurzzeitpulsleitung 87 auftretende Frequenzpulse, die größer sind als der gewählte, eine feste Frequenz aufweisende Taktpuls, wie es vorstehend beschrieben wurde. Der gewählte Taktpuls wird dazu verwendet, sowohl das erste Flip-Flop 126 unmittelbar als auch das zweite Flip-Flop 131 nach einem halben Zyklus bzw. einer halben Periode zurückzusetzen. Innerhalb der Kurzzeitbänderschaltung 86 gemäß Fig. 5 werden der Aufnahmesteuerungs- und Kühlschaltung 119, die den Ausgangssteuerimpuls von der Leitung 144 empfängt, auch eine Kurzzeitkühlfrequenz durch die Leitung 104 und ein Kurzzeitaufnahmesignal durch die Leitung 102 zugeführt. Der Ausgang der Aufnahmesteuer- und Kühlschaltung 119 ist mit dem AUFWÄRTSZÄHL-EINGANG eines Kurzzeitintegrators 122 durch eine Leitung 120 und auch mit dem ABWÄRTSZÄHL-EINGANG des Kurzzeitintegrators durch eine Leitung 121 verbunden. Der Ausgang des Kurzzeitintegrators ist mit dem einen Eingang des OR-Gatters 124 durch eine Leitung 123 verbunden und liefert ein Auslösesignal am Ausgang des OR-Gatters auf der Leitung 125 in ähnlicher Weise, wie es für den Langzeitintegrator 114 beschrieben wurde, der in Fig. 8 gezeigt ist.

Wie bereits beschrieben wurde, ist die gesamte IC-Kippschaltung 55, die in Fig. 9 gezeigt ist, in vier Bereiche unterteilt, nämlich den Erdfehlerbereich 6, den Überstrom- Aufnahmebereich 7, die I ² t-Funktion 8 und die Lang- und Kurzzeitverzögerung 9. Der Chip ist in einem 40 Pin-Format implementiert, wobei die Pins bzw. Stifte durch ihre Verbindungsleitungen bezeichnet sind, wie sie in Fig. 9 angegeben und worauf in den Fig. 1 bis 8 Bezug genommen ist. Die Leitung 14 stellt den positiven Spannungsbus dar, der in Fig. 1 gezeigt ist, während die Leitung 12 den negativen Bus darstellt, der den abgetasteten zusammengesetzten Strom empfängt. Die Leitung 165 ist mit einer positiven Referenzspannungsquelle verbunden, und die Leitung 166 ist mit Erde bzw. Masse verbunden. Die Oszillatoreingangsleitungen 172 sind mit dem Oszillator 174 verbunden, der seinerseits die verschiedenen Frequenzen liefert, die in der Zeitbasis 175 verwendet werden, und er ist mit der Zeitbasis durch eine Leitung 60 verbunden. Der Erdfehlerbereich 6 ist in seiner Arbeitsweise ähnlich im Vergleich zum Verfahren zum Abtasten der Landzeitaufnahme und auch der Langzeitintegration und Kühlung, wie es vorstehend beschrieben wurde. Der Erdfehlerstrom wird durch den Erdfehlerstromtransformator CT ₄ abgetastet, der den Neutralleiter N umgibt, wie es in Fig. 1 gezeigt ist. Der abgetastete Erdfehlerstrom auf den Leitungen 173 in Fig. 9 wird durch einen Verstärker 145 verarbeitet und in der Erdfehlerscalierungsschaltung 146 multipliziert, die mit dem Verstärker durch eine Leitung 147 verbunden ist. Die Erdfehleraufnahmeleitungen 26 liefern die gewünschten Erdfehleraufnahmewerte, und beim Auftreten einer Erdfehleraufnahme liefert die Erdfehlerscalierungsschaltung 146 ein Signal an einen A/D-Wandler 150 auf der Leitung 149 und an einen externen, mittelnden Kondensator C über eine Leitung 148, wie es in Fig. 11 gezeigt ist. Die Erdfehlerscalierungsschaltung 146 weist eine Widerstands- Verstärkerschaltung auf, die den abgetasteten Erdfehlerstrom I _GF auf der Leitung 147 und den Erdfehlerwiderstand R _G mit einem digitalen Wert, der durch die Erdfehleraufnahmeleitungen 26 gesetzt ist, multipliziert, um einen gewählten Erdfehlerstrom I _GFM zu liefern. Die Erdfehleraufnahmeleitungen sind mit drei gewichteten Widerständen R ₁-R ₃ über Pufferverstärker 176 verbunden. Der Eingangserdfehlerstrom I _GF auf der Leitung 147 wird in eine Spannung V _GF durch den Widerstand R _G umgewandelt. Der Verstärker 177 ist als ein Spannungsfolger gesetzt, der die Spannung V _GF wieder auf der Leitung 180 durch einen Schalttransistor Q ₄ hervorruft. Der gewählte Erdfehlerstrom I _GFM durch Stromspiegeltransistoren Q ₅, Q ₆ und Transistor Q ₄ ist eine Funktion sowohl der Erdfehlerspannung V _GF, die das Produkt von I _GF × R _G ist, und den gewichteten Widerständen R ₁-R ₃, die durch die Erdfehleraufnahmeleitungen 26 gewählt sind. Dieser selektierte Erdfehlerstrom I _GFM, der durch die Leitung 181 fließt, ist gleich V _GF dividiert durch R ₁, R ₂, R ₃. Da V _GF gleich I _GF × R _G ist, folgt so daß I _GFM ein Vielfaches von I _GF ist, gesteuert durch die gewählten Widerstände. Dies ist eine von mehreren Scalierungstechniken, die in ähnlicher Weise auf Stromspiegelscalierung, I _GM-Pulsbreitenmodulation oder digitale Multiplikation angewendet werden könnten. Der gewählte Erdfehlerstrom I _GFM wird dem integrierenden Kondensator C über Leitungen 148 und 149 durch den Stromspiegel zugeführt, der aus Transistoren Q ₅ und Q ₆ besteht. Der integrierte Erdfehlerwert wird dann der Erdfehler-A/D-Schaltung 150 zugeführt, wie es in Fig. 9 gezeigt ist. Die digitale Darstellung des Erdfehleraufnahmewertes von der A/D-Schaltung 150 wird in der Aufnahmeabtastschaltung 153 auf der Leitung 154 abgetastet, und es wird ein Erdfehlerzonen- selektives Sperrsignal auf der Leitung 159 abgegeben in ähnlicher Weise, wie es in der eingangs genannten US-PS 42 66 259 beschrieben ist. Das digitale Aufnahmesignal wird der Erdfehler-I ² t-Schaltung 151 auf der Leitung 152 zugeführt und in der I ² t-Schaltung 151 in ähnlicher Weise quadriert, wie es für die eine digitale Funktion bildende I ² t-Schaltung 64 beschrieben wurde, bevor er in einen Zähler 155 mit dem Teilerfaktor Q auf der Leitung 156 eingegeben wird. Die Erdfehlerzeitbänder- und Integrationsschaltung 157, die mit dem einen Teilerfaktor Q aufweisenden Zähler durch eine Leitung 158 verbunden ist, übt eine ähnliche Funktion aus, wie es für die Kurzzeitbänder- und Integrationsschaltung 86 beschrieben wurde, so daß die Erdfehlerzeitbänder extern einstellbar sind über die Leitungen 30, und die Zonen-selektive Sperre bzw. Verriegelung für den Erdfehlerabschnitt wird durch die Leitung 160 gebildet. Mehrere Target- bzw. Zielanschlüsse 163 zur Lieferung einer Anzeige für das Auftreten verschiedener Überstromzustände sind mit der Erdfehlerzeitbänder-Integrationsschaltung 157 durch eine Leitung 161 verbunden. Eine gute Beschreibung für eine Ziel- bzw. Targetschaltung für eine Verwendung in Ziel- bzw. Targetanschlüssen 163 ist in der US-PS 42 74 121 gegeben. Wenn der Erdfehlerzustand die gewählte Erdfehlerzeitverzögerung in der Erdfehlerzeitbänder- und Integrationsschaltung 157 überschreitet, wird ein Auslösesignal auf den Leitungen 161 und 162 zum OR-Gatter 124 geliefert, um ein Auslösesignal auf der Auslöserausgangsleitung 125 zu bilden, während zur gleichen Zeit einer der Ziel- bzw. Targetanschlüsse 163 gespeist bzw. erregt wird, um eine Fernanzeige auf der Leitung 171 zu bilden.

Eine augenblickliche Auslösefunktion wird durch Verbinden des Ausganges des Verstärkers 57 mit dem einen Eingang eines Komparators 4 und durch Verbinden des negativen Eingangs des Komparators mit einer Widerstandsschaltung 5 über die Leitung 3 gebildet. Die Widerstandsschaltung 5 für eine augenblickliche Aufnahme (pickup) und die Widerstandsschaltung 56 für eine Stromselektion, die in Fig. 9 gezeigt sind, sind ähnlich der vorstehend beschriebenen Erdfehlerscalierungsschaltung 146. Die augenblicklichen Aufnahme- bzw. Pickup-Werte sind wählbar in der Widerstandsschaltung 5 durch externen Zugriff zu den augenblicklichen Aufnahmeleitungen 27 ähnlich der Widerstandsschaltung 56 und den Stromwählleitungen 23, die bereits in Verbindung mit sowohl der Langzeit- als auch der Kurzzeitaufnahme beschrieben wurden. Beim Auftreten eines augenblicklichen Auslösestroms, wird ein Signal am Ausgang des Komparators auf der Leitung 2 geliefert, das ein Auslösesignal auf der Auslöse-ausgangsleitung 125 durch Verbindung über das OR-Gatter 124 zur Folge hat. Die Augenblicks-Targetleitung 169 wird gespeist durch gemeinsame Verbindung zwischen dem Ausgang des Komparators 4 und den Targetanschlüssen 163 durch die Leitung 1.

Das Auslöse-Chip 55 mit den 40 externen Pins bzw. Stiften kann somit die meisten Optionen liefern, die mit bekannten analogen, statischen Auslöseeinheiten gewählt werden können. Es ist darauf hinzuweisen, daß diese Schaltungsanordnung mit oder ohne Zugriff zu einem digitalen Prozessor arbeiten kann, und daß keine flüchtigen oder nicht- flüchtigen Halbleiterelemente erforderlich sind zum Speichern von Aufnahme- oder Zeit-Über-Stromwerten.

Claims

1. Statischer Auslöseschalter gekennzeichnet durch:
Stromabtastmittel (CT ₁, CT ₃) zum Abtasten von Strom in einer zu schützenden Schaltungsanordnung,
A/D-Wandler (48) zur Lieferung eines digitalen Ausgangssignals, das den abgetasteten Strom darstellt,
trennbare Kontakte (20) in der zu schützenden Schaltungsanordnung, die auf den Schalter ansprechen, und mehrere digitale Vergleichseinrichtungen, die den Schalter betätigen zum Trennen der Kontakte beim Auftreten eines abgetasteten Stroms oberhalb erster und zweiter, vorbestimmter Überstromwerte, die länger als erste oder zweite, vorbestimmte Zeitverzögerungswerte andauern, und
mit den digitalen Vergleichseinrichtungen verbundene Eingangsmittel zum Liefern mehrerer erster und zweiter, vorbestimmter Überstrom- und Zeitverzögerungswerte and die digitalen Vergleichseinrichtungen.

2. Schalter nach Anspruch 1, dadurch gekennzeichnet, daß der A/D-Wandler (48 in Fig. 2) einen Komparator (31) aufweist zum Vergleichen des abgetasteten Stroms mit einem Referenzwert, wobei die Ausgangsgröße des Komparators dann mit einem ersten Taktimpuls fester Frequenz in einem ersten logischen Gatter (34) multipliziert wird.

3. Schalter nach Anspruch 2, dadurch gekennzeichnet, daß das erste logische Gatter (34) ein Spitzenausgangssignal liefert, wenn der abgetastete Strom den Referenzwert überschreitet.

4. Schalter nach Anspruch 3, dadurch gekennzeichnet, daß ein erster Binärzähler (33) mit dem Ausgang des ersten logischen Gatters (34) verbunden ist zum Liefern einer digitalen Darstellung des Spitzensignals des abgetasteten Stroms.

5. Schalter nach Anspruch 4, dadurch gekennzeichnet, daß ein D/A-Wandler (32) den Referenzwert dem Komparator (31) zuführt zur Lieferung einer analogen Darstellung des Referenzwerts.

6. Schalter nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Größen- bzw. Amplitudenkomparator in der digitalen Vielfach-Vergleichseinrichtung den abgetasteten Spitzenstromwert mit den ersten oder zweiten, vorbestimmten Stromsignalwerten vergleicht und ein Ausgangssignal liefert, wenn der abgetastete Spitzenstrom einen der ersten oder zweiten, vorbestimmten Überstromwerte überschreitet.

7. Schalter nach Anspruch 6, dadurch gekennzeichnet, daß ein erstes Flip-Flop mit dem ersten Amplituden-Komparator und dem ersten festen Taktimpuls verbunden ist zur Lieferung eines ersten oder zweiten Überstromaufnahmesignals beim Auftreten des Ausgangssignals des ersten Amplitudenkomparators.

8. Schalter nach Anspruch 6, dadurch gekennzeichnet, daß ein zweiter Größen- bzw. Amplituden-Komparator, der mit dem ersten Binärzähler verbunden ist, und ein zweiter Binärzähler mit einer zweiten Zählung vorgesehen sind, wobei der zweite Größenkomparator ein Ausgangssignal liefert, wenn die Ausgangsgröße des ersten Binärzählers den zweiten Zählwert überschreitet.

9. Schalter nach Anspruch 6, dadurch gekennzeichnet, daß ein dritter Größenkomparator, der mit dem ersten Binärzähler verbunden ist, und ein dritter Binärzähler mit einem dritten Zählwert vorgesehen sind, wobei der dritte Größenkomparator ein Ausgangssignal liefert, wenn der Zählwert des ersten Binärzählers den dritten Zählwert überschreitet.

10. Schalter nach Anspruch 9, dadurch gekennzeichnet, daß die Ausgangssignale der zweiten und dritten Größenkomparatoren in einem zweiten logischen Gatter multipliziert werden.

11. Schalter nach Anspruch 10, dadurch gekennzeichnet, daß ein drittes logisches Gatter mit dem zweiten logischen Gatter und mit dem ersten festen Taktimpuls verbunden ist zur Lieferung eines Ausgangssignals proportional zu einem Vielfachen des abgetasteten Spitzenstromsignals.

12. Schalter nach Anspruch 11, dadurch gekennzeichnet, daß eine erste Zeitverzögerungsschaltung mit dem dritten logischen Gatter über einen Zähler (84) mit dem Teiler n und mit einem zweiten Taktimpuls fester Frequenz verbunden ist zur Lieferung eines Auslösesignals an den Schalter, wenn das erste oder zweite Überstromaufnahmesignal länger andauert als einer der ersten vorbestimmten Zeitverzögerungswerte.

13. Schalter nach Anspruch 12, dadurch gekennzeichnet, daß ein einen Teiler m aufweisender Zähler (99), der mit dem einen Teiler n Zähler (84) verbunden ist, und eine zweite Zeitverzögerungsschaltung vorgesehen sind zur Lieferung eines Auslösesignals an den Schalter, wenn das erste oder zweite Überstromaufnahmesignal länger andauert als einer der zweiten vorbestimmten Zeitverzögerungswerte, die in die zweite Zeitverzögerungsschaltung eintreten.

14. Schalter nach Anspruch 13, dadurch gekennzeichnet, daß die zweite Zeitverzögerungsschaltung aufweist:
eine Kurzzeitbänder-Steuerschaltung (107) zum Vergleichen der ersten, vorbestimmten Zeitverzögerungswerte und eines zweiten, eine feste Frequenz aufweisenden Taktimpulses mit dem Vielfachen des ersten oder zweiten Überstromaufnahmesignals und zur Lieferung eines Ausgangssignals, wenn das Integral des Vielfachen des abgetasteten Spitzenstromsignals länger andauert als einer der ersten, vorbestimmten Zeitverzögerungswerte, und
eine erste Aufnahme-Steuerungs- und Kühlschaltung (119), die durch das erste oder zweite Überstromaufnahmesignal gesteuert ist zum Steuern des Ausgangssignals der Kurzzeitbänder- Steuerschaltung (107) und zur Lieferung eines Aufwärts- Zählsignals an einen Kurzzeit-Integrator (122), wobei das Fehlen des ersten oder zweiten Überstromaufnahmesignals einen dritten festen Taktimpuls steuert, der ein Abwärts- Zählsignal an den Kurzzeit-Integrator (122) bildet.

15. Schalter nach Anspruch 13, dadurch gekennzeichnet, daß die zweite Zeitverzögerungsschaltung aufweist:
eine Langzeitbänder-Steuerschaltung (101), die mit dem einen Teiler m aufweisenden Zähler verbunden ist zum Vergleichen der zweiten, vorbestimmten Zeitverzögerungswerte mit dem Vielfachen des abgetasteten Spitzenstromsignals und zur Lieferung eines Ausgangssignals, wenn das Integral des Vielfachen des abgetasteten Spitzenstromsignals länger andauert als irgendeine der vorbestimmten, zweiten Zeitverzögerungen,
eine zweite Aufnahme-Steuerungs- und Kühlschaltung (108), die durch das erste oder zweite Überstromaufnahmesignal gesteuert ist zum Steuern des Ausgangssignals der Langzeitbänder- Steuerschaltung und zur Lieferung eines Aufwärts- Zählsignals an einen Langzeit-Integrator, wobei das Fehlen des ersten oder zweiten Überstromaufnahmesignals einen vierten, festen Taktimpuls steuert und ein Abwärts-Zählsignal an den Langzeit-Integrator liefert.

16. Schalter nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß ein viertes logisches Gatter (124) vorgesehen ist, dessen einer Eingang mit dem Langzeit-Integrator (114) verbunden ist und einen Eingangsimpuls empfängt, wenn die Anzahl von Aufwärts-Zählsignalen die Anzahl der Abwärts- Zählsignale in dem Langzeit-Integrator um einen vierten Zählwert überschreitet, und dessen anderer Eingang mit dem Kurzzeit-Integrator (122) verbunden ist und einen Eingangsimpuls empfängt, wenn die Anzahl an Aufwärts-Zählsignalen die Anzahl von Abwärts-Zählsignalen in dem Kurzzeit-Integrator um den vierten Zählwert überschreitet.

17. Schalter nach Anspruch 16, dadurch gekennzeichnet, daß das vierte logische Gatter (124) ein Auslösesignal an den Schalter liefert zum Öffnen der Kontaktstücke beim Auftreten eines Eingangsimpulses an einem der Eingänge des vierten logischen Gatters.

18. Schalter nach Anspruch 17, dadurch gekennzeichnet, daß die Kurzzeitbänder-Steuerschaltung (107) ein zweites Flip-Flop aufweist, das das Vielfache des abgetasteten Spitzenstromsignals an einem Takteingang empfängt und mit den ersten vorbestimmten Zeitverzögerungswerten an einem Rücksetz- Eingang multipliziert zur Lieferung einer Eingangsgröße an ein fünftes logisches Gatter.

19. Schalter nach Anspruch 18, dadurch gekennzeichnet, daß ein erster und zweiter Zähler mit einem Teiler 2 und ein erster Datenwähler vorgesehen sind, der mit beiden, einen Teiler 2 aufweisenden Zählern und dem zweiten festen Taktimpuls verbunden ist, wobei der erste Datenwähler die ersten, vorbestimmten Zeitverzögerungswerte empfängt und eine Ausgangsimpulskette liefert, die umgekehrt proportional zu den ersten, vorbestimmten Zeitverzögerungswerten ist.

20. Schalter nach Anspruch 19, dadurch gekennzeichnet, daß ein drittes Flip-Flop mit dem ersten Flip-Flop über das fünfte Flip-Flop verbunden ist und ein Eingangssignal empfängt, wenn der Eingang des fünften Gatters aktiviert ist, wobei das dritte Flip-Flop sowohl ein Takteingangssignal als auch ein Rücksetzsignal von dem Datenwähler empfängt.

21. Schalter nach Anspruch 20, dadurch gekennzeichnet, daß das fünfte logische Gatter ein Eingangssignal proportional zu dem Vielfachen des abgetasteten Spitzenstromsignals empfängt und ein Eingangssignal an das dritte Flip-Flop liefert.

22. Schalter nach Anspruch 18, dadurch gekennzeichnet, daß der Datenwähler (136) ein Rücksetzsignal an das dritte Flip-Flop (131) über einen Invertierer (142) liefert.

23. Schalter nach Anspruch 17, dadurch gekennzeichnet, daß die Langzeitbänder-Steuerschaltung (101) dritte, vierte und fünfte, einen Teiler 2 aufweisende Zähler (90, 91, 94), denen das Vielfache des abgetasteten Spitzenstromsignals zugeführt ist, und einen zweiten Datenwähler (88) aufweist, der die zweiten, vorbestimmten Zeitverzögerungen empfängt und eine Ausgangsimpulskette liefert, die umgekehrt proportional zu den zweiten, vorbestimmten Zeitverzögerungswerten ist.

24. Schalter nach Anspruch 23, dadurch gekennzeichnet, daß die zweite Aufnahmesteuerungs- und Kühlschaltung ein sechstes logisches Gatter aufweist, das das Vielfache des abgetasteten Spitzenstromsignals und das erste oder zweite Überstromaufnahmesignal empfängt zur Lieferung eines Aufwärts-Zählsignals an den Langzeit-Integrator.

25. Schalter nach Anspruch 24, dadurch gekennzeichnet, daß ein siebtes logisches Gatter das erste oder zweite Überstromaufnahmesignal und den vierten, festen Taktimpuls empfängt zur Lieferung eines Abwärts-Zählsignals an den Langzeit- Integrator.

26. Schalter nach Anspruch 16, dadurch gekennzeichnet, daß die Langzeit- und Kurzzeit-Integratoren jeweils einen 4-Bit- Auf/Ab-Zähler (115) aufweisen, wobei ein Übertrag-Ausgang von dem Auf/Ab-Zähler ein Auslösesignal an den Schalter liefert zum Öffnen der Kontaktstücke und wobei ein Borgen- Ausgang von dem Auf/Ab-Zähler über ein Rücksetz-Modul (116) zurück mit dem Auf/Ab-Zähler verbunden ist.

27. Schalter nach Anspruch 2, dadurch gekennzeichnet, daß eine Multiplizierschaltung, die mit der A/D-Wandlerschaltung verbunden ist, und ein Bürdewiderstand vorgesehen sind zur Lieferung von Vielfachen eines dem Bürdewiderstand zugeordneten Widerstandswertes zur Eingabe in die A/D-Wandlerschaltung zusammen mit dem abgetasteten Stromwert.

28. Schalter nach Anspruch 27, dadurch gekennzeichnet, daß die Multiplizierschaltung mehrere Widerstände, die elektrisch parallel geschaltet sind, und eine entsprechende Anzahl von Schalttransistoren aufweist zum selektiven Schalten von Widerständen in einem elektrischen Stromkreis mit dem Bürdewiderstand.

29. Schalter nach Anspruch 28, dadurch gekennzeichnet, daß ein Verstärker (177) vorgesehen ist, dessen einer Eingang mit dem Bürdewiderstand (R _G) und dessen anderer Eingang mit den parallelen Widerständen (R ₁-R ₃) verbunden ist.

30. Schalter nach Anspruch 29, dadurch gekennzeichnet, daß ein Steuertransistor (Q ₄) vorgesehen ist, dessen Basis mit dem Ausgang des Verstärkers (177) und dessen Emitter gleichzeitig mit einem weiteren Eingang zum Verstärker und den parallelen Widerständen (R ₁-R ₃) verbunden ist.

31. Schalter nach Anspruch 30, dadurch gekennzeichnet, daß zwei Stromspiegeltransistoren (Q ₅, Q ₆) zwischen eine Referenzspannung und den Kollektor des Steuertransistors (Q ₄) geschaltet sind zur Lieferung eines Spannungswertes an den anderen Eingang des Verstärkers, der gleich dem Produkt des abgetasteten Stromwertes und dem Widerstandswert des Bürdewiderstands (R _G) ist.

32. Schalter nach Anspruch 31, dadurch gekennzeichnet, daß ein integrierender Kondensator (C) zwischen Erde bzw. Masse und eine gemeinsame elektrische Verbindung mit einer zweiten A/D-Schaltung und den zwei Stromspiegeltransistoren geschaltet ist.

33. Schalter nach Anspruch 3, dadurch gekennzeichnet, daß ein Register (43) einen digitalen Prozessor mit dem ersten Größenkomparator (47) verbindet zur Lieferung der ersten oder zweiten, vorbestimmten Überstromwerte von dem digitalen Prozessor an den ersten oder zweiten Größenkomparator.

34. Schalter nach Anspruch 5, dadurch gekennzeichnet, daß ein 2-aus-8-Codierer (42) mit dem ersten oder zweiten Größenkomparator und mit einer Einrichtung verbunden ist zur Lieferung einer digitalen Darstellung der ersten oder zweiten, vorbestimmten Überstromwerte.

35. Schalter nach Anspruch 27, dadurch gekennzeichnet, daß die Multiplizierschaltung eine Pulsbreitenmodulation, Stromspiegelskalierung oder digitale Multiplikation liefert.

36. Auslöseeinheit für einen statischen Auslöseschalter, gekennzeichnet durch:
eine Überstromaufnahmeschaltung, die mit einer ersten Anzahl von Eingangsanschlüssen zum Setzen digitaler Überstromaufnahmewerte und mit einem Eingangsstromsignal verbunden ist zur Lieferung einer pulsbreitenmodulierten Darstellung des Eingangsstromsignals,
eine Quadrierschaltung, die mit der Überstromaufnahmeschaltung und einem ersten, festen Taktimpuls verbunden ist zur Lieferung einer pulsbreitenmodulierten Darstellung eines Vielfachen des Eingangsstromsignals, und
eine Langzeit- und Kurzzeit-Verzögerungsschaltung, die mit der Quadrierschaltung und einer zweiten Anzahl von Eingangsanschlüssen verbunden ist zur Lieferung vorbestimmter Zeitverzögerungsintervalle, die von der zweiten Anzahl von Eingangsanschlüssen für die pulsbreitenmodulierte Darstellung des Eingangsstromsignals und dem Vielfachen des Eingangsstromsignals empfangen sind, bevor ein Auslöseausgangssignal an den statischen Auslöseschalter geliefert wird.

37. Auslöseeinheit nach Anspruch 25, dadurch gekennzeichnet, daß die Überstromaufnahmeschaltung eine A/D-Wandlerschaltung aufweist, die mit einem Bürdewiderstand und einem Widerstandsnetzwerk verbunden ist zur Lieferung einer digitalen Darstellung von Vielfachen des Bürdewiderstandes.

38. Auslöseeinheit nach Anspruch 6, dadurch gekennzeichnet, daß ein Oszillator und eine Zeitbasis-Schaltung vorgesehen sind zur Lieferung eines zweiten, festen Taktimpulses an die A/D-Wandlerschaltung, an eine Langzeit-Aufnahmeschaltung und an eine Kurzzeit-Aufnahmeschaltung in der Überstromaufnahmeschaltung.

39. Auslöseeinheit nach Anspruch 37, dadurch gekennzeichnet, daß ein Verstärker das Eingangsstromsignal mit dem Widerstandsnetzwerk und der A/D-Wandlerschaltung verbindet.

40. Auslöseeinheit nach Anspruch 35, dadurch gekennzeichnet, daß die Langzeit- und Kurzzeit-Verzögerungsschaltung einen Zähler mit dem Teiler n aufweist, der die Quadrierschaltung mit einer Kurzzeitbänder- und Integrationsschaltung verbindet, die Mittel aufweist zum Eingeben vorbestimmter Zeitverzögerungen in die pulsbreitenmodulierte Darstellung des Eingangsstromsignals und zum Vergleichen der pulsbreitenmodulierten Darstellung des Eingangsstromsignals mit den Zeitverzögerungsbändern zur Lieferung eines Auslöseausgangssignals an die Auslöseeinheit, wenn die pulsbreitenmodulierte Darstellung des Eingangsstromsignals länger andauert als eines der vorbestimmten Zeitbänder.

41. Aulöseeinheit nach Anspruch 39, dadurch gekennzeichnet, daß ein Zähler mit dem Teiler m vorgesehen ist, der den einen Teiler n aufweisenden Zähler mit der Langzeitbänder- und Integrationsschaltung verbindet, die Mittel aufweist zum Liefern vorbestimmter Langzeitbänder und zum Vergleichen der pulsbreitenmodulierten Darstellung des Eingangsstromsignals mit den Langzeitbändern und zum Liefern eines Ausgangssignals, wenn die pulsbreitenmodulierte Darstellung des Eingangsstromsignals länger andauert als eines der vorgewählten Zeitbänder.

42. Auslöseeinheit nach Anspruch 40, dadurch gekennzeichnet, daß ein OR-Gatter mit seinen Eingängen mit der Langzeitbänder- und Integrationsschaltung und der Kurzzeitbänder- und Integrationsschaltung verbunden ist zum Empfangen des Ausgangssignals und zur Abgabe eines entsprechenden Auslösesignals an den Schalter.

43. Auslöseeinheit nach Anspruch 41, dadurch gekennzeichnet, daß eine Ziel- bzw. Targetschaltung (163) mit den Eingängen des OR-Gatters (124) verbunden ist zur Lieferung einer Anzeige des Auftretens des Ausgangssignals von der Langzeitbänder- und Integrationsschaltung und der Kurzzeitbänder- und Integrationsschaltung.

44. Auslöseeinheit nach Anspruch 42, dadurch gekennzeichnet, daß ein zweites Widerstandsnetzwerk und ein zweiter Komparator vorgesehen sind, wobei der Ausgang des zweiten Widerstandsnetzwerkes mit dem einen Eingang des zweiten Komparators verbunden ist, das Stromeingangssignal dem anderen Eingang des Komparators zugeführt ist zur Lieferung eines augenblicklichen Auslösesignals an das OR-Gatter (124), wenn das Eingangsstromsignal irgendeinen Wert überschreitet, der auf dem anderen Eingang des Komparators auftritt.

45. Auslöseeinheit nach Anspruch 43, dadurch gekennzeichnet, daß eine Erdfehlerschaltung (6) mit einer Erdfehler-Eingangsstrom- und Erdfehler-Skalierungs-Schaltung verbunden ist zur Lieferung von Vielfachen der vorbestimmten Erdfehleraufnahme- Stromwerten an eine zweite A/D-Wandlerschaltung.

46. Auslöseeinheit nach Anspruch 44, dadurch gekennzeichnet, daß eine Quadrierschaltung mit der zweiten A/D-Wandlerschaltung und mit einem Zähler mit dem Teiler Q verbunden ist, wobei der Ausgang des einen Teiler Q aufweisenden Zählers mit einem Erdfehlerbänder- und Integrationsschaltung verbunden ist.

47. Auslöseeinheit nach Anspruch 45, dadurch gekennzeichnet, daß die Erdfehlerbänder- und Integrationsschalter Mittel aufweist zum Liefern von Erdfehlerzeitbändern zum Vergleichen mit dem Erdfehlerstromsignal aus dem Zähler mit dem Teiler Q und zum Liefern eines Eingangssignals an das OR-Gatter und an die Ziel- bzw. Targetschaltung zum Abgeben eines Auslösesignals an den Schalter, wenn der Erdfehler-Eingangsstrom länger andauert als irgendeine der Erdfehler-Zeitverzögerungen.

48. Auslöseeinheit nach Anspruch 44, dadurch gekennzeichnet, daß die Erdfehlerskalierungsschaltung und die zweite A/D- Wandlerschaltung mit einem mittelnden Kondensator verbunden sind.

49. Auslöseeinheit nach Anspruch 35, dadurch gekennzeichnet, daß die Auslöseeinheit eine integrierte Schaltung hoher Packungsdichte bildet.