JPS5895922A - 保護継電器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、保護継電器、！ｌ！ｊＫ３相の電気量を１つ
の判定回路で動作判定する３相形保睡継電要素を内蔵す
る保護継電器に関するものである。

発明の技術的背景 第１図は３相形過電流継電器の構成図である。

ｍ１図において、リレー人力である３相寛流ＩＩ　。

Ｉ２．Ｉ、は夫々入力変成り　ＴＲ１，ＴＲ２＊　ＴＲ
ｓによって各相電流に比例した電圧マ１．マｌ　’＋　
ｖｓ　　に変換される。＃紀入力変成器ＴＲＩ＋　ＴＲ
’！　＋　ＴＲ＊の出力における体性＠は夫々整流器Ｒ
Ｆ１　＋　ＲＦｚ　、ＲＦ３のアノード儒に接続され、
コモン側は互に接続されて判定画Ｍｌに接続される。整
流器ＲＦＩ　＊　ＲＦｚ　。

ＲＦ３のカソード側は互に接続されてＶｏが出力され判
定回路ＩＫ大入力れる。判定回路１は前記出力Ｖｏを入
力して大きさの判定を行ない、その瞬時値が一定値Ｋｌ
より大きいとき「１」、小さいとき「０」である出力Ｓ
、を出力する。ＴＤＤ回路２は出力Ｓ＋を入力し、Ｓｌ
が「１」のと舞所定時間Ｔ１後限時復帰となるリレー出
力Ｓ２を出力する。以上説明し、た第１図の構成におい
ては、３相電流ＩＩ　＋　１２■３が電圧に変換されて
整流されるため、出力Ｖ。

の瞬時値Ｆｉ３相電流ＩＩ　、　Ｉｌ　、　１３　　の
うち瞬時値が正のものの最大の亀のに比例することにな
る。

従って３相電ｆｉｔ　Ｉｒ　＊　ｈ　、　ｈ　　の正の
サイクルの大きさが判定され、そのうちいずれかが一定
値Ｋ。

より大きくなると動作することになる。又、　ＴＤＤ回
路２での限時復帰時間Ｔ１は１サイクル以上の時間とな
るよう設定される。

一方、判定部が１つで複数の入力を処理できるものとし
てはマイクロコンピュータを応用したデジタル形継電器
が広く知られている。

第２図にこの構成を示す。第２図において、電力系統か
らの複数情報マ、ｉは基本波成分を取り出すためのフィ
ルタ回路（ＦＩＬ）　５に入力される。

このフィルタ回路５の出力は全入力を同時サンプリング
するためにサンプルホールド回ｇ　（Ｓ／）（）　６に
入力され、更に、マルチプレクサ回路（ＭＰＸ）　７に
入力されて、順次、シリアルにアナログ／デジタル変換
回路（〜Φ）８によってアナログ／デジタル変換される
。そしてアナログ／デジタル変φされたリレー人力はダ
イレクトメモリアクセス制御回路（ＤＭＡ）　９により
演算処理装置（ＣＰＵ）　ＩＯＫ送られる。この演算処
理装置１０Ｆｉ前記ダイレクトメモリアクセス制御回路
９からのデジタル値の電圧、ＩＩＲ情報を用いて、予め
定められたプログラムによって保護演算処理を行ない、
その判定結果を出力する。

背景技術の間聴点 以上第１図で説明した３相形継電器は正のサイクルにつ
いてのみの判定を行なっているため、動作時間が遅いだ
けでなく、ＴＤＤ回路による限時復帰時間は１サイクル
以上必要であり、そのためにリレー出力の復帰時間が長
くなり、系統事故除去ｆ＆に他の継電器との時間協調が
大きな問題であった。ここで第１図において全波整流で
の動作判定の適用を考えてみると、全波整流回路の】θ
加又は正波及び狛波用の２つの判定回路の設置が必要で
あり、したがって判定回路を１つとした３相形の小形化
の目的に反することになる。一方、＃２図に示したデジ
タル形継電器は多要素のリレー判定を１台で処理するこ
とができ、例えば数十要素からなる送電線の距離保護継
電装置でも構成することが可能であるが、この回路構成
では回路規模が大きくなる欠点を有している。

発明の目的 本発明は上記各間賄点を解決することを目的としてなさ
れたものであり、動作時間及び復帰時間の速い３相形保
護継電器を実現できるだけではなく、回路規模を小さく
できかつ回路の標準化が可能な保護継電器を提供するこ
とを目的としている。

発明の概要 ３相の系統電流を順次１つづつ選択して出力し、前記入
力電流の正波及び負波について夫々基準量と比較し、基
準量より大きい場合に、これらの各相の比較結果を共通
の記憶回路に配憶することにより、どの相の事故に対し
ても速かに応動させるようにしたものである。

実施例 第３図は本発明による保護継電器の一実施例回路構成図
、第４図は演算処理方法の一実施例、第５図は応動説明
図、第６図ｔｉ３相形過電流継電器忙対する他の演算処
理方法の一実施例、第７図は他の演算処理方法の一実施
例、ｊＸ８°図けｌ！に他の演算処理方法の一実施例、
ｔ！Ｘ９図は本発明による保ｉｌＩ継電器の他の実施例
回路構成図、第１０図は更に他の実施例回路構成図であ
る。

第３図において、ＴＲ＋　＋　ＴＲ２＊　ＴＲａ　Ｆｉ
夫々入力変成器であってリレー人力である３相電流Ｉム
。

Ｉｓ、Ｉｃを人力し各電流値に比例した電圧ｖＡ。

ｖＢ　、　ＶＣＫＲ換し出力される。ＩＩＦｉマルチプ
レクサ（ロ）路（以下ＭＰＸという）であって、ＶムＩ
　ＶＢｅｖ（を入力し、演算部１２から出力される選択
信号Ｓ５　　により、そのうちの唯１つが選択されてＭ
ＰＸｌｌから８６　　として出力される。１３は比較回
路であって前記ＭＰＸ　１１からの出力Ｓ、とデジタル
／アナログ変換回路（以下Ｄ／Ａという）１４から出力
される基準ｔｓｙ　　とを入力とし、電圧比較方式によ
って前記２人力の大貴さを比較し、その比較結果を判定
信−＠−８，として出力する。この判定信号ＳＳは、Ｓ
６≧Ｓフのとき「１」となり、Ｓｓ＜８７のとき「０」
となるデジタル何冊であって前記演算部１２に入力され
る。又、Ｄ／Ａ１４Ｆｉバイポーラ出力特性を有【７て
デジタル／アナログ変換を行なう回路であり、前記演算
部１２から出力されるデジタルコードＳ、を入力とし、
これに従ってアナログ量に変換して基準量Ｓ７　　を出
力する。そして演算部１２は整定回路１５において整定
されたデジタル符誉の整定値Ｓ、。を読み込み、更にデ
ジタルコードＳ。

を出力するために必要な変換を行ない前記デフタルコー
ドＳ−を出力する。このデジタルコードＳ。

としては前記整定値ＳＩＯの大きさに対応した正及び負
のコードが出力される。又、演算部１２は選択何畳Ｓ、
により選択した入力についての判定信号Ｓｓ　を読み込
み、後述する演算処理により動作判定を行ないリレー出
力Ｓｉｔを出力する。なお演算部１２トｌ、ではマイク
ロコンピュータ等が用いられ、又、整定回路１５＃′ｉ
デジタルスイツチ等を用いて構　　−成される。

＄４図は演算部における演算方法の一実施例である。先
ず８ｔ＠ｐ　ｆ、において整定値Ｓ１゜の読み込み処理
を行ない、５ｔｅｐ　ｆ２４Ｃおいて整定値Ｓ、。をＤ
　／　Ａ　１４に入力するデジタルコードＳｓ　　Ｋ対
する変換処理を行なう。又％　Ｓ　ｔ　ｅ　ｐ　ｆ　ｘ
では前記した正、負の各コードが作成されて演算部ν内
にある図示しない記憶部に記憶される。次Ｋ　５ｔｅｐ
　ｆｓ　ｉｃおいてフラッグのリセット処理を実行する
。このフラッグは演算部１２内にあって演算処理によっ
てセット／リセットが可能な１ビツトの記憶部であり、
普通、計算機は全てこの機能を有している。前記Ｓｔ−
・ｐｆｚＫおけるリセット処理は後述する動作判定時に
際してセットするための前処理である。以上の処理を実
施後、リレー人力ＩＡ　＋　Ｉｓ　＊　Ｉｃ　に関する
夫々の各処理５ｔｅｐ　Ｆ＋　＋　Ｆｚ　、ＦＢとＳｔ
＠ｐＦＫおける動作出力処理とが直列に処理されて前記
５ｔｓｐ　ｆ、　ＶＣ戻る一連の処理動作がなされる。

そして前記各処理は繰り返し実行され、しかもこの繰り
返し時間はリレー人力の１サイクルの時間に比べ充分小
さい時間（例えば］／２０程度）である（応動図におい
て後述する）。

以下５ｔｅｐ　Ｆｌ　〜Ｆ４について説明する。５ｔｅ
ｐ　Ｆ。

における５ｔｅｐ　ｆ４において、先ず、ＭＰＸｌｌの
第１の入力であるリレー人力Ｉム　を選択し出力するた
め、選択信号Ｓｍ　　を出力するための処理を実行する
。このＳｔ＠ｐ　ｆａの実行によりＭＰＸ　１１からの
出力Ｓ＠は電圧マ、となる。Ｓｔ＠ｐ　ｆ、の実行後は
Ｓｔ＠ｐ　Ｆｇにおいて動作判定処理を実行する。なお
動作判定処理については第４図の右側に書かれている。

この動作判定処理は、先ず、Ｓｔ＠ｐ　ｆｓにおいてデ
ジタルコードＳ、として正の整定値の出力処理を行ない
、この出力によりＤ　／　Ａ　１４から正の整定値に対
応した基準量Ｓｙ　　が出力される。次にＳｔ＠、ｐｆ
、において判定信器Ｓ・の読み込み処理を行なった後、
５ｔｅｐ　ｆ７において判定信号Ｓ、の判定処理を行な
う。この判定処理において、Ｓ８　＝１、即ち、Ｓ−≧
８７のときは、リレー人力が正のサイクルにあって整定
値よりも大きいことになり、したがってリレー動作と判
定し、次にＳｔ＠ｐ　ｆＢを実行する。Ｓｔ＠ｐ　ｆｓ
ではリレー出力を連続化するため限時復帰時間のセット
を行なう。この時間の長さはリレー人力の匂サイクルに
相当する時間以上であればよい。この時間セットは演算
部１２内の図示しない記憶部中に一定時を書き込むこと
によって行なう。

一方、Ｓｔ＠ｐ　ｆ７　において、Ｓ＠＝０、即ち、Ｓ
、　＜　Ｓ、のと負ハ、リレー人力が少なくとも正の整
定値レベルより小さいことが判明しただけであって、交
流入力のリレ１人カニ、が負のサイクルにある回部性が
あるので、次に負の整定値でのチェックを行なう処理に
移る。即ち、５ｔｅｐ　ｆｇにおいて、デジタルコード
Ｓ、として整定値と大きさが等しく欅性が異なる仙に相
当するコードを出力する。この結果、基準量Ｓ７　　と
しては負の値が出力される。次Ｋ　５ｔｅｐ　ｆ、にお
いて判定信号Ｓ８　　の読み込み処理を行なった後、５
ｔｅｐ　ｆＢ）において判定信置Ｓ８　　の判定処理を
行なう。

この５ｔｅｐ　ｆ、。における判定処理は前記５ｔｅｐ
　ｆ。

における判定処理と全ぐ反対の判定を行なう。即ち、Ｓ
８　＝０のと−け、Ｓｓ＜Ｓｙであって負の基準量より
リレー人力Ｉムが小さいことであり、リレー人力■え　
が負のサイクルにあり、その絶対値は基準量より大きい
ことになる。そのため、５８＝Ｏのと舞はリレー動作と
判定し、次に５ｔｏｐ　ｆ。

における動作を実行する。一方、５ｔｅｐ　ｆｓｏにお
いて、Ｓ、＝＝ｌのときけ前記５ｔｅｐ　ｆ７を加味す
ると、現在のリレー人力ＩＡの瞬時値が整定値より小さ
いことが判明したことになる。しかし、この一時値の値
だけでは、リレー人力ＩＡ　　が系統事故中であって単
に正のサイクルから負のサイクルへ、又は、その逆の移
行時にあるのか、あるいは系統が健全であるのかは不明
である。したがって５ｔｅｐ　ｆｌｔにおいてこれを判
定する。このＳ　ｔ　ｅ　ｐ　ｆ　１１では限時復帰中
であるか否かを判定するため、限時復帰時間の記憶値を
判定することで行なう。そしてこの記憶値が「０」のと
六は限時復帰中でないと判定し、これはリレー不動作で
あるため、次のリレー人力Ｉｎ　のためのＳ　ｔ　ｅ　
ｐ　Ｆ２へ移る。

一方、前記記憶値が「０」でないときは限時復帰中であ
ると判定し、次にＳｔ＠ｐ　ｆ１□において前記記憶値
を１だけ減少し限時復帰時間を短縮する処理を実行する
。なお限時復帰時間は第４図に示した全演算処理の繰す
返し時間から、この繰り返し回数をカウントする方法に
より求めている。そして前記５ｔｅｐ　ｆｓ及びＳｔ＠
ｐち、の実行後は、リレー人力Ｉムに関した動作である
ことを記憶するため、Ｓ　ｔ　ｅ　ｐ　ｆｌｓ　におい
てフラッグのセット処理を実行し、次Ｋ　Ｓ　ｔ　ｅ　
ｐ　Ｆ　！　Ｋおけ−るリレー人カＩ８　の処理に移５
ｔｅｐ　Ｆ２　ＩＣおけるリレー人力Ｉａ　　Ｋついて
は、先ず、Ｓ　ｔ　ｅ　ｐ　ｔ　ｔ　４？ζおいてＭＰ
Ｘ　１１の第２の入力であるリレー人力！、を選択し出
方するため、選択信器ｓ、　　ｆ出力するための処理を
実行後、前記同様Ｓｔｅ、ｐ　Ｆ８における判定動作処
理を実行する。この　。

処理内容はリレー人力ＩＡの場合と全く同じであり、し
たがって次の５ｔｅｐ　Ｆｓへ移る。

５ｔｅｐ　ＦＢ　Ｋおけるリレー人力ＩＣＫついては、
先ず、５ｔｅｐ　Ｆ１１においてＭＰＸ　１１の第３の
入力であるリレー人力ＩＣを選択し出力するため、選択
信舛Ｓ５　　を出力するための処理を実行後、＃配量様
５ｔｅｐ　Ｆｓにおける判定動作処理を実行する。そし
て動作処理内容は前記Ｉ、にの場合と全く同じである。

５ｔｅｐＦ、、における動作出力処５！！＃においては
、先ず、５ｔｅｐ　ｆｌ、ｊＣおいてフラッグの判定処
理を行なう。このフラッグは上述の如く、３相入力ＩＡ
ＩＩＢ　、　Ｉｃのうち少なくとも１人力について動作
と判定されると［ＩＪにセットするよう構成されている
ため、前記フラッグの値を判定することでリレー動作か
不動作かの判定が可能である。従って５ｔｅｐ　ｆ□の
判定処理においてフラッグが「１」のときけ、次にＳ　
ｔ　ｅ　ｐ　ｆ　Ｉｙにおいてリレー出力８１１の出力
処理を行ない、又、フラッグが「０」のと負は、次Ｋ　
５ｔｅｐ　ｆＩＢにおいてリレー出力８１１のリセット
処理を実行する。前記５ｔｅｐ　ｆｒｙ及び５ｔｅｐ　
ｆ、＠の各処理の実行により５ｔｅｐ　Ｆ４　Ｋおける
動作出力処理が終了し、再び５ｔｅｐ　ｆｌに戻ること
となる。

以上述べたように、３相入力官流に対する３相形継電器
の応動け、各３相入力の判定に対して共通した１つの記
憶手段としてフラッグを用い、各入力判定の動作時、こ
れをセットすることにより実現できる。なお、このフラ
ッグは各判定サイクル時、前処理としてリセットして用
いることによ抄、各判定サイクルでの応動状況を判定す
ることができ、高速な対応が可能である。

ｌＥｓ図によって演算部における応動を訝明する。

そして第５図ＦｉＡ相１相地絡がらＡＢ相２相短絡に事
故が進展し、その後Ｂ相ｌ相地絡に事故様相が変化した
場合の人相及びＢ相電流を模擬的に示したものであり、
Ｃ相については省略している。

なお時刻ｔ。−’４４は動作判定時刻を示す。

第５図において、入力変成器ＴＲ，からのリレー人力Ｉ
Ａに比例した出カマｈｔｄ、時刻１．とｔ４との間でＡ
相１相地絡事故の発生により、時刻ｔ４　以借大歌な値
となり、時刻ｔ’ｓとＦ１４との間でＡＢ相２相短絡事
故発生によりこの状態は継続し、時刻ｔ、４とｔ□との
間でのＢ相１相地絡に事故様相が変化するまで続く、又
、入力変成器ＴＲ，からのリレー人カＩ、　に比例した
出カマ１＃ｉ、時刻ｔ□以以後負負値となり、Ｂ相１相
地絡に進展し、時刻”２９とｔ、の間で事故除去される
までこの状態を続ける。なお、波形と共に示すＳ＋、ｓ
−は夫々基準量Ｓ７　　が正のと灸と、負のと真の基準
レベルを示−Ｆ６ ｔｌＩＬ５図においてリレー人カ■ム　につぃての応動
を説明する。時刻ｔｍ　Ｉ　ｔｄ間における事故発生後
も、出カマ、は時刻ｔ、　Ｋよる判定まではレベルＳ十
よりその人声さが小さめため、レベルＳ十に対する比較
回路１３での比較結果は、ｓａ＜ｓｌであって判定信号
Ｓ、ＦｉｒＯＪである。時刻ｔ、における判定では、ｖ
　＞８＋、即ち、Ｓｓ＞Ｓｙ　　であるため判定信号５
ａＦｉｒｌＪとなる。この状態は時刻ｔ１１における判
定まで続き、その後ｒＯＪとなる。

又、レベルＳ−［おける判定については、時刻’ＩＴま
で及び時刻ｔＩＩ以後における判定では、ｖ　　＞Ｓ−
１即ち、Ｓ、）Ｓ、であるため、判定信号Ｓ。

は「１」であり、時刻ｔ、７以後時刻１１までの判定で
けｒＯＪとなる。判定信′＠Ｓ、の値は、各時刻での判
定のようになるが、この判定信号Ｓ　を読み込む演算部
１２での判定は次のように行なわれる。時刻ｔ、　Ｋお
ける判定でＦｉｓ＋レベルについての判定信号Ｓ、が「
１」であることから、リレー人力が整定値より大きいと
判定する。この判定は時刻ｔｌｌにおける判定まで同じ
である。しかし時刻ｔ１！における判定では、Ｓ十しベ
ルについての判定信号Ｓ、が「０」になるため、リレー
人ヵが整〒値より小さいと判定する。この状態は時刻ｔ
１まで続く。時刻ｔ、、における判定でＦｉＳ−レベル
についての判定信号Ｓ、が「０］であることから、リレ
ー人力が整定値より大きいと判定し、この判定は時刻ｔ
Ｈの判定まで同じである。そ【７てｔ２□における判定
でＳ−レベルについての判定信号Ｓ８　　が「１」であ
ることからリレー人力が整定値より小さいと判定する。

以上のように演算部１２ではＳ十しベルに関して判定信
号が「１」、又はＳ−レベルに関して判定信号が「０」
のとき、リレー人力が整定値より大きいと判定する。こ
の判定方法は入力信号を全波整流１．てＳ十しベルのみ
で判定する方法と全く等価である。上記判定信号Ｓ＄　
に関する演算部１２における判定結果は、演算部１２に
おける限時復帰（ＴＤＤ）処理によって連続化される。

そのため時刻ｔ！、において、リレー人力が整定値より
小さいと判定された後も、時刻ｔ０まで、このＴＤＤ時
間だけ動作判定結果が保持される。以上の説明から明ら
かなように、このＴＤＤ時間時間ハイサイクル程度いこ
とになる。

第ｓ６＜おいてリレー人力ＩＢ　Ｋついての応動も全く
同じに考えることができ、次の通りである。

なお、リレー人力ＩＡとＩ、との判定はシリーズに行な
われるため、■、の判定タイミングは珠に関する処理時
間だけ遅れるが第５図においては同一として記載してい
る。そして出カマ　に関する判定信号Ｓ８の値の変化け
マ□の場合と全く同様に考えることができる。即ち、演
算部１２が判定信号Ｓ８を読み込み、これを判定した結
果は、時刻ｔＩ７〜ｔ　及びｔ２？〜ｔ、。の間Ｆｉｒ
　Ｉ　Ｊとなり、その他２ は「０」となる。この判定結果ＦｉｖＡ　の場合と同様
ＴＤＤ処理によって連続化され、ＴＤＤ時間、即ち、時
刻ｔ４゜オでの限時復帰、とがる。

以上説明したように、リレー人カーえ、■、とも全波整
流と等価の方法で独立して演算処理が々される。この各
相毎の独立した演算処理結果ＶｉＩＥ４図で説明したよ
うにフラッグ処理に結びつけられている。しかも１１４
図の演算処理では動作判定がＩムｅ　ＩＢのＨＩＫ行な
われる。

そのため、第５図の応動では、時刻１．　〜ｔ３２では
、ＩＡ　Ｋ関する動作判定によってフラッグが「１」と
なり、時刻ｔ、２においてＩＡ　　に関する動作判定結
果が不動作になった後は、ＩＩ　Ｋ関する動作判定によ
ってフラッグが「１」となり時刻ｔ１〜ｔ４Ｇまで連続
して「１」となる。したがって前記フラッグ「１」の値
により、リレー出力８１１が出力される。

第６図は演算処理方法の他の実施例である。本実施例に
おいては限時復帰時間の記憶を１個所とし、全１１レ一
人力においてこれを共用するようにしたものである。そ
してＳｔ＠ｐ　ＦＢ’の判定処理が前虻第４図々示演算
処理方法と異なる点は、Ｓｔ＠ｐ　ｆｌと５ｔｅｐ　ｆ
、□とがなく、５ｔｅｐ　ｆ、。の判定処理において、
Ｓ　　＝１のと＊　ＦｉＳｔｅｐ　Ｆｇ’外に処理の実
行を移すことである、同様にして５ｔｓｐ　Ｆ４’の動
作出力処理が第４図々示演算処理方法と異なる点は５ｔ
ｅｐｔＫよ暮フラッグの判定処理とＳｔすｆｌ、による
ＩＩ リレー出力のリセット処理との間に％　５ｔｅｐ　ｒｌ
ｌによる限時復帰中か否かの判定処理とＳｔ＠ｐ　ｆｌ
２による限時復帰時間を短縮する処理が挿入されたこと
である。

そこで５ｔｏｐＦ’Ｈの動作出力処理では、先ず、５ｔ
ｓｐ　ｆ＋＠のフラッグの判定処理ｔｌ−実行する。こ
ｆ）判定においてフラッグが「１」のときは、リレー人
力のいずれかが動作したことになり、次に５ｔｅｐｆ１
ｙに移ってリレー出力８１１の出力処理を実行する。一
方％　Ｓ”ｌ）　ｆ（＠においてフラッグが「０」のと
きはリレー人力のいずれも動作し々いことを意味するた
め、Ｓ　ｔ　＠　ｐ　ｆ　１１による限時珈帰中か否か
の処理を実行する。しかし、リレー人力のいずれかが動
作すると、５ｔｅｐ　ｆｓにより限時復帰時間がセット
されるので、この限時復帰の記憶値を判定することによ
り、リレー人力のいずれかが動作した後、一定時間経過
したか否かを判定できる、そのため、この記憶値が「０
」のときは、全リレー人力とも不動作と判定し、Ｓ　ｔ
　ｅ　ｐ　ｆ　１ｇによりリレーｍ力のリセット処理を
実行する。一方、「０」でないと負は、全リレー人力の
うちいずれかが動作した後一定時間が経過してい攻いの
で限時復帰中と判定１５、次に５ｔｅｐ　ｆｌｌにより
限時復帰時間を蝮縮する処理を実行し、更に５ｔｅｐ　
ｆＨによる前記リレー出力処理を実行する。なお、この
演算処理での限時復帰時間に３相入力を全波整流したも
のを処理することと等価であるため、６波の正波処理と
等価となり、電気角６０°以上に相当する時間とすれば
よい。

か７図は演算処理方法の他の実施例である。本実施例に
おいては各判定サイクルの始めに５ｔｅｐ　ｆ、。

をもうけてタイマーによるリセット処理を実行する。そ
ｌ、てこの処理は通常のマイクロコンピュータが内蔵す
るタイマーを用い、その値を零にセットしてからスター
トする。前記リセット処理がなされて後に前記同様Ｓ　
ｔ　＠ｐ　ｆ　＋による整定値の読み込みが実行さね、
る。５ｔｅｐ　ｆ２ｏにおけるタイマー判定処理１ｌｔ
Ｓｔｅｐ　ｆ、、とＳ　ｔ　ｅ　ｐ　ｆ、８の後に実行
される。

このＳｔ＠ｐ　ｆ２゜のタイマー判定処理により一定時
間経過したか否かを判定し、もし一定時間経過していな
ければ、前記一定時間経過するまで５ｔｅｐ　ｆｚ。

を繰り返し、その後Ｓｔ＠ｐ　ｆｌ、に戻る。他の処理
は第４図に説明した通りである、本実施例の演算方法を
用いれば、判定サイクルの繰り返し時間を常に一定にす
ることが可能であり、動作時間、り帰時間及び限時復帰
時間を管理する上で有効となる。

第８図は演算処理方法の更に他の実施例である。

本実施例においては５ｔｅｐ　ｆｙの判定処理に際し、
Ｓｓ　＝１のとき、及び５ｔｅｐ　ｆ、。の判定処理に
際し５８＝０のとき、即ち、リレー人力≧基準童である
場合に１連続判定回数（例えば２回）になって初めで、
リレー人力≧基準量と判定し、次の５ｔｅｐｆ８による
限時復帰時間セットを実行する。そして連続判定回数が
所定回数に達しないと負は、リレー人力〈基準量とみな
して５ｔｅｐｆ１１Ｖｃより限時復帰時間処理を実行す
る。以上の処理を行々うことにより、ノイズによる誤不
動作対策が得られる。

第９図は本発明による保護継電器の他の実施例構成図で
ある。図中の符員は第３図に対応しており、異なる点は
基準量発生回路のみである。第９図において、＋極の電
源÷ＶｃｃとＯｖとの間の電圧は直列に接続された抵抗
Ｒ，、Ｒ，、・・・ＲＭＫよって分圧され、夫々の分圧
値Ｐτ　Ｐｌ・・・Ｐ；１はマルチプレクサ回路１１’
に入力される。この分圧値Ｐ　　、Ｐ　　・・・Ｐ　は
整定回路に整定可能な値の全て１　２　　ト１ に対応できるよう構成される。同様に、−極の電源−Ｖ
ＣＣと０■との間の電圧は直列に接続された抵抗Ｒ，，
Ｒ，・・・ＲＭ　［よって分圧され、夫々の分圧値Ｐ、
　、　Ｐ、・・・Ｐ、、　ＨＭＰＸ　１１’に入力され
る。そしてこの分圧値Ｐτ、Ｐ；・・・ＰＭ−１は前記
分圧値Ｐ１゜Ｐ２・・・〜−１の夫々と大−さが等しく
、かつ極性は反対の値である。そこでＭＰＸ　ｉｆは演
算部１２から出力されるデジタルコードＢ９Ｊにより、
前記分圧値Ｐ　　、Ｐ　　・・・Ｐ　　％ｐ；　、　ｐ
；・・・ＰＭ−１のうちから１１　　　　　　２　　　
　　　　Ｍ−１つを選択して基準量Ｓ７　　を出力する
。又、演算部１２は前記整定値Ｓ１゜を読み込み、この
整定値８１０に対応した前記基準量Ｓ７　　を出力する
ようデジタルコードＳ、ｌ　を出力する。この正、負の
基準量は前記演算処理方法における５ｔｅｐ　ｆ、及び
５ｔｅｐ　ｆｓに対応１２、しかもこれらは選択操作に
よって実施される。

１１ＦＩＯ図は本発明による保腫継電器の更に他の実施
例構成図である。図中の符号は第９図に対応しており、
異なる点は基準量としての各分圧イーを切換操作してＭ
ＰＸ　１１’［入力することである。即ち、１６はスイ
ッチであって複数の入力のうちから１つを選択して出力
する切換構造を２組有し、これらは互に連動する。スイ
ッチ１６の第１の入力側ＶＣ＃″ｉ分圧値Ｐ１・・・Ｐ
Ｍ−１が入力し、第２の入力側］Ｋは分圧値Ｐ、−・・
・ＰＭ−１が入力して、スイッチを操作することにより
、スイッチ出力Ｓ　　、！：Ｓ　　には夫々絶対値が等
しく極性の異なる電圧値が得られ、この出力はＭＰＸ　
１１’へ入力される。このＭＰＸ　１１’は演算部１２
から出力される整定切換信４ｓ、’を入力し、この信号
Ｂ、ｔにより前記出力Ｓ＋とＳ−のうちの一方を基準量
Ｓ７　　として出力量る。なお第９図における整定回路
は本実施例ではもうけていない。

以上第１０図の実施例では整定値の設定がスイッチ１６
を切換えることで行なわれる。したがって演算部１２に
おける演算処理では整定値を、ａみ込む処理が不要であ
り、第４図における演算処理を例にとれば、次のように
変更することが可能である。

即ち、Ｓｔ＠ｐ　ｆ、の整定値の読み込み処理及び５ｔ
ｅｐｆ２　　の整定値の変襖は不要であり、５ｔｅｐ　
ｆｓの正の基準目出力の代りＶＣＭＰＸ　１１’から出
力Ｓ十を出力するように整定切換信号Ｓ、／の出力処理
を行ない、父、５ｔｅｐｆ＠の代りにＭＰＸ　１１’か
ら出力Ｓ−を出力するようＫＩｌｌ定切換信−ａｓ、’
の出力処理を行なう。

なお本実施例では整定値を読み込まないので整定値の値
を監視することは不可能となるが、反対に演算処理が少
なくてすみ、かつ（ロ）路構成も簡単化できる利点を有
する。

上駅奴明になる各（ロ）路構成においては基準量として
正及び負の値を用いた演算部処理によって動作時間を速
める方法をとっているが、リレー人力の入口回路に全波
整流回路を用いることにより、基準量とＩ２て片側の極
性の基準量のみで判定してもよい、その場合には第４図
の演算方法において、５ｔｅｐ　ｆ　　−５ｔｅｐ　ｆ
、。が共に不要となって、演算処理内容が更に減少する
ことと々す、更に処理能カッ低いマイクロコンピュータ
を用いることができる利点を有する。又、全波整流回路
を第３図におけるＭＰＸ　１１と比較回路１３との間に
挿入しても、選択信４”ｓ、出力後、判定信号Ｓ、を入
力する１での応答に遅れ時間が影響することとなるが、
反対に回路数が減少する効果がある。

上記各実施例でに３相電流のみを入力とした３相形継電
器について説明したが、前記構成に限定されるものでは
なく、例えば２回線分の電流６相分を人力し、３相過電
流継電器を２台分内蔵することも可能である。又、３相
形継電器と単一量継電器の組合せ、例えば３相形過電流
継を器と地絡過電圧継電器の組合せも可能であることは
勿論である。この場合、単一量継電器の演算処理は本発
明の３相形継電器の演算処理方法の一部を用いればよい
。

なお継電器要素が複数の場合は必要に応じて整定回路に
複数のスイッチを用いればよいことも勿論である。

以上説明した如く、本発明によれば複数の交流入力電流
を順次選択し、正負の各極性を有する基準量に対して時
間関係をもって比較し、その結果を共通の記憶（ロ）路
に配憶することにより、一連の動作を演算処理するよう
構成［７たので、回路規模を大きくすることなく動作時
間及び復帰時間を速くすることが可能であると同時に、
各３相形継電器の一１路の榛準化がｏＴ能となる。更に
同一（ロ）路構成において３相形継電器′ｆ２組以上内
敵することも、単一１１１ｉ継貞器を付加することも可
能な保護継市器を・提供することかで負る。

【図面の簡単な説明】

ＩＥＩ図は従来の３相形過１［１５を継電器の構成図、
第２図はデジタル形継電器の構成図、ａ［３図は本発明
による憬神継電器の一実施例回路構成図、第゛４図は演
算処理方法の一実施例、第５図は応動説明−、ｗｌ、６
図Ｆｉ３相形過電流継電器に対する他の演算処理方法の
一実施例、第７図は他の演算処理方法の一実施例、第８
図は史に他の演算処理方法の一実施例、第９図は本発明
による保ｍ継電器の他の実施例回路構成図、第１Ｏ図は
史に他の実施例Ｌｐｌ路構成図である。 ＴＲ，、ＴＲ，、ＴＲ１・・・入力変成器ＭＰＸ・・・
マルチプレクサ回路 ＣＯＭ・・・比較回路 ｃｐｕ・・・演算部 特許出鮪人　東京芝浦電気株式会社 代理人　弁理士　石　井　紀　男 第２図 壓３図

Claims (1)

1. 【特許請求の範囲】 ｉｌｌ系統からの複数の入力電気量を導入し、前記入力
   電気量が基準量より大々ることを検出して動作する保＃
   １継電器において、前駅複数の入力電気量のうちから３
   相系統電流を順次選択して出力する選択（ロ）路と、基
   準量を出力する基準量出力回路と、萌紀選択回路からの
   選択出力と前記基準量出力回路からの基準量とを夫々入
   力し大小関係比較を行々う比較回路と、前記基準量出力
   回路に対して整定値を設定する整定回路と、一連の演算
   動作を時系列的に繰り返し動作する演算部とをそなえ、
   前記演算部Ｆｉ整定回路からの整定値信号を入力し前記
   整定＠′に対応したデジタルコードを基準量出力回路に
   導出する機能と、選択回路に対して選択信号を導出する
   機能と、比較回路からの判定信号を読み込み各相電流に
   対する判定結果を共通の記憶装置に記憶する機能とを夫
   々有し、系統におけるいかなる相の過電流事故に対して
   も一括動作判定処理を行々い得ることを特徴とする保線
   継電器。 （２）系統からの複数の入力電気量を導木し、前記入力
   電気量が基準量より大なることを検出し、て動作する保
   ＾継電器において、前記複数の入力電気量のうちから３
   相系統電流を順次選択して出力する第１の選択回路と、
   基準量をデジタル的に整定し順次選択して出力するｌ１
   Ｅ２の選択回路と、前記第１の選択回路からの選択出力
   と前記第２の選択回路からの基準量とを入力し大小関係
   比較を行なう比較回路と、前記第２の選択回路に対して
   整定値を設定する整定回路と、一連の演算動作を時系列
   的に繰り返し動作する演算部とをそなえ、前記演算部は
   整定回路からの整定値信号を入力し、前記整定値に対応
   したデジタルコードを第２０遺折回路に導出する機能と
   、前記第１の選択回路に対して選択信号を導出する機能
   と、前記比較回路、からの判定信置を読み込み各相電流
   に対する判定結果を共通の記憶装置に記憶する機能とを
   夫々有し、系統におけるいかなる相の過電流事故に対し
   ても一括動作判定処理を行ない得ることを特徴とする保
   護継電器。 （３）入力端子が整定値に対応した基準量より大きいと
   判定したとき、一定時間の限時復帰を行なう一時復帰手
   段を３相の動作判定毎にもうけ、前記入力’ｉｉｒ　ｉ
   、が整定値に対応した基準量より大きいと判定したとき
   及び前記限時復帰手段によって限時１４Ｊ帰中と判定し
   たとき、各相入力１１流が整定値より大きいと判定する
   ことを特徴とする特許請求の範囲第１項又＃ｉ第２項記
   載の保護継電器。 （４）入力電流が整定値に対応した基準量より大きいと
   判定したとき各相の動作判定に対して限時復帰動作を開
   始するための時間セット手段を共用して用いると共に、
   ３相の動作判定後に配憶手段によって不動作を判定した
   とき限時復帰時間を短縮し、かつ前記配憶手段の動作と
   前記限時復帰時間の短縮動作との判定結果によって動作
   判定を行なうことを特徴とする特許請求の範囲！ｓ１項
   又は第２項記載の保−継電器。 （５）各入力′＃Ｍ、流に対して繰り返し判定を一定時
   間とする手段を備えたことを特徴とする特許請求の範囲
   第１項又は第２項記載の保護継電器。 （６）各入力寛流九対する動作判定をするに際し、複数
   回の照合結果を本とに動作判定を決定することを特徴と
   する特許請求の範囲第１項又は第２墳紀軟の保護継電器
   。 （７）演算部からのデジタルコードが導入される第２の
   選択回路の入力段に１極性に応じたスイッチをもうけ、
   前記スイッチを連動して動作することによりデジタル変
   換された整定値を導入し、かつ比較回路に対して基準量
   として出方することを特徴とする特許請求の範囲第２項
   記載の保護継電器。