DE3536265A1 - Schaltungsanordnung zur netzfrequenzunabhaengigen leistungsstellung und zu deren linearisierung - Google Patents

Schaltungsanordnung zur netzfrequenzunabhaengigen leistungsstellung und zu deren linearisierung

Info

Publication number
DE3536265A1
DE3536265A1 DE19853536265 DE3536265A DE3536265A1 DE 3536265 A1 DE3536265 A1 DE 3536265A1 DE 19853536265 DE19853536265 DE 19853536265 DE 3536265 A DE3536265 A DE 3536265A DE 3536265 A1 DE3536265 A1 DE 3536265A1
Authority
DE
Germany
Prior art keywords
frequency
circuit arrangement
counter
digital
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853536265
Other languages
English (en)
Inventor
Karl-Diether Dipl Ing Nutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19853536265 priority Critical patent/DE3536265A1/de
Publication of DE3536265A1 publication Critical patent/DE3536265A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M5/257—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M5/2573—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
    • H02M5/2576—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur netzfrequenzunabhängigen Leistungsstellung und zu deren Linearisierung bei der Phasenanschnittsteuerung mit einer Zündimpulsformereinheit, in der durch Vergleichsbildung einer Steuer- oder Regelspannung mit einer periodischen Vergleichsspannung ein Zündimpuls für einen Phasenanschnittwinkel erzeugt wird.
Bei Schaltungsanordnungen für die Phasenanschnittsteuerung ergeben sich aufgrund von Bauelementtoleranzen Streuungen für den Phasenanschnittwinkel α bei vorgegebenen Steuerspannungen.
Außerdem ist die Leistungsstellung dabei nicht unabhängig von der Netzfrequenz.
Um beispielsweise die Streuungen von Bauelementen wie Kapazitäten oder Widerständen zu kompensieren, sind Abgleichvorgänge und Justagen notwendig. Betreibt man beispielsweise eine Schaltungsanordnung zur Phasenanschnittsteuerung statt an einer Netzspannung mit 50 Hz an einem Netz mit einer anderen Frequenz, ist die vorgegebene, eingestellte Leistungsübertragung nicht mehr die gleiche. Bei linear verlaufenden periodischen Vergleichsspannungen wird deshalb durch Variation von Widerständen oder Kapazitäten der Verlauf der periodischen Vergleichsspannung auf die aktuelle Netzfrequenz so eingestellt, daß der einmal gewählte Stellbereich vollständig erhalten bleibt. Desweiteren ist die vom Verbraucher aufgenommene Leistung keine lineare Funktion der Steuer- oder Regelspannung.
Deshalb liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Schaltungsanordnung für eine Phasenanschnittsteuerung anzugeben, die keine Abgleichvorgänge erforderlich macht, die an Netzspannungen mit verschiedenen Frequenzen betrieben werden kann, ohne daß dabei der Stellbereich geändert werden muß und die eine Linearisierung der Leistungsstellung bewirkt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die periodische Vergleichsspannung über einen von Schaltungsmitteln eines digitalen Regelkreises gesteuerten Oszillator im eingeregelten Zustand in ihrem zeitlichen Verlauf so beeinflußt wird, daß am Ende der halben Periodendauer der Netzfrequenz der die Vergleichsspannung liefernde Digital-Analog Wandler als digitalen Endwert immer einen Sollwert erreicht, und daß die Vergleichsspannung einen nichtlinearen Verlauf hat, der an die Leistungskennlinie angenähert ist.
Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die erfindungsgemäße Schaltungsanordnung hat den wesentlichen Vorteil, daß beispielsweise das Betreiben eines Verbrauchers in Ländern mit sowohl 50 Hz als auch 60 Hz Teilnetzen ohne jede Änderung der Beschaltung möglich ist.
Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und soll im folgenden näher beschrieben werden:
Es zeigen:
Fig. 1: Ein Blockschaltbild zur netzfrequenzunabhängigen Leistungsstellung und zu deren Liniearisierung bei der Phasenanschnittsteuerung.
Fig. 2: Ein Diagramm der Leistungskennlinie P (α), normiert auf die maximale Leistung bei einem ohmschen Verbraucher sowie die digital erzeugte Treppenfunktion U Tr und die periodische Vergleichsspannung.
Fig. 3: Eine Modifikation der in Fig. 2 gezeigten Treppenfunktion U Tr , approximiert an die Leistungskennlinie (P (α)).
Fig. 4: Den zeitlichen Verlauf des Laststromes I L bei einem ohmschen Verbraucher und einem vorgegebenen Zündwinkel.
Das in Fig. 1 gezeigte Blockschaltbild zeigt eine Zündimpulsformereinheit 1, bestehend aus einer eingangsseitigen Komparatorstufe K, deren einem Eingang eine über den Digital-Analog Wandler D/A 3 gewandelte Steuer- oder Regelspannung U St und deren anderem Eingang die über den Digital-Analog Wandler D/A 1 gewandelte periodische Vergleichsspannung U V zugeführt ist.
Das Ausgangssignal der Komparatorstufe K ist einer Triggerlogik L zugeführt, die eine Endstufe V ansteuert, deren Ausgangssignal einen Zündimpuls U Z für einen Phasenanschnittwinkel α an die Gate-Elektrode des Halbleiterschaltelementes, in Form eines Thyristors oder Triacs, abgibt.
Der Eingang des Digital-Analog Wandlers D/A 1 wird vom Ausgang des Zählers Z angesteuert, der wesentlicher Bestandteil des digitalen Regelkreises R ist, und dessen Zähleingang T vom Ausgang der programmierbaren Teilerstufe PT angesteuert wird. Diese wird über die Vorteilerstufe VT vom gesteuerten Oszillator VCO angesteuert, dessen Sollfrequenz über den Digital-Analog Wandler D/A 2 spannungsabhängig geregelt ist.
Ein weiterer Ausgang des Zählers Z ist mit dem Polygondecoder PD verbunden, dessen Ausgang dem Frequenzteilereingang E der programmierbaren Teilerstufe PT zugeführt ist. Der dritte Ausgang des Zählers Z ist dem Eingang der Komparatoreinheit K 1, K 2 zugeführt.
Dem Eingang der Synchronisierstufe Syn ist die netzfrequente Spannung U N zugeführt und das Ausgangssignal U syn der Synchronisierstufe Syn ist je einem Eingang des ersten und zweiten AND-Gatters AND 1 bzw. AND 2 zugeführt. Der jeweils andere Eingang dieser AND-Gatter wird von einem entsprechenden Signal U 1 bzw. U 2 der Vorteilerstufe VT angesteuert. Das Ausgangssignal des AND-Gatters AND 1 ist dem Reset-Eingang R Z des Zählers Z zugeführt, und das Ausgangssignal des AND-Gatters AND 2 ist jeweils einem Eingang zweier AND-Gatter AND 3 und AND 4 mit je drei Eingängen zugeführt. Dem zweiten Eingang des AND-Gatters AND 3 ist das Ausgangssignal U K1 und dem zweiten Eingang des AND-Gatters AND 4 das Ausgangssignal U K2 der Komparatoreinheit K 1, K 2 zugeführt.
Der dritte Eingang des AND-Gatters AND 3 bzw. AND 4 ist dem Zählerausgang Max bzw. Min des Vorwärts-Rückwärts- Zählers VR-Z verbunden. Der Ausgang des AND-Gatters AND 3 bzw. AND 4 steuert den Rückwärts- bzw. Vorwärts Eingang RE, VE des Vorwärts-Rückwärts Zählers VR-Z an, dessen Ausgangssignal dem Digital-Analog Wandler D/A 2 zugeführt ist.
Die Funktionsweise der Schaltungsanordnung in Fig. 1 soll anhand der Fig. 2 erläutert werden:
Der Oszillator VCO, der beispielsweise spannungsabhängig geregelt ist, erzeugt eine Frequenz, die um eine Sollfrequenz f S schwingt, die über die Vorteilerstufe VT und die nachgeschaltete programmierbare Teilerstufe PT in die Zählfrequenz f Z heruntergeteilt wird. Im Zähler Z wird durch Inkrementieren die Zählfrequenz f Z bis zum halben Periodenende der Netzfrequenz ausgezählt.
Beim Inkrementieren werden bestimmte Vergleichszählerstände Z n (n = 1, 2, 3, 4, 5) über den Polygondecoder durch Vergleichsbildung abgefragt, der dadurch über den Frequenzteilereingang E der programmierten Teilerstufe PT das Frequenzteilerverhältnis verändert. Im bevorzugten Ausführungsbeispiel kommen die Frequenzen f 0, f 1, f 2 zur Anwendung, wobei die Frequenzverhältnisse wie 1 : 2 : 6 sind.
Bei einem 7 bit Zähler Z soll die Inkrementierung beispielsweise bis zu einen Sollwert Z Soll = 100 innerhalb der halben Periode T/2 der Netzfrequenz f N erfolgen. Das Steuern der Zählfrequenz f Z über den Polygondecoder und die programmierbare Teilerstufe PT erfolgt bezüglich der halben Periodendauer T/2 abschnittsweise, wenn feste Vergleichszählerstände Z n von z. B. 20, 40, 60, 80, 100 erreicht werden sollen.
Zur Linearisierung der Leistungsstellung startet der Zählmodus für den Zähler Z dabei mit der kleinsten Frequenz f Z = f 0/6. Bei Erreichen des ersten Vergleichszählerstandes Z 1 steuert der Polygondecoder PD das Frequenzteilerverhältnis auf f Z = f 0/2, bis der Vergleichszählerstand Z 2 erreicht wird, danach wird analog mit der Zählfrequenz f Z = f 0 weitergezählt, bis Z 3 erreicht wird, dann wird wieder mit f Z = f 0/2 und anschließend mit f Z = f 0/6 weitergezählt bis zum Ende der halben Periodendauer T/2 der Netzfrequenz f N .
Die unterschiedlichen Zählfrequenzen f Z und die Vergleichszählerstände Z n = (n = 1, 2, 3, 4, 5) werden so gewählt, daß der digital-analog gewandelte Zählerstand des Zählers Z in Form der Treppenfunktion U Tr optimal an die Leistungskennlinie P (α) angepaßt ist, die in den Fig. 2 und 3 als stetige Funktion P/P max dargestellt ist.
Diese Funktion kann durch eine mathematische Beziehung der Art y = 1/2 · sin (2α) + (π - α) dargestellt werden und ergibt sich durch Berechnung des Leistungsintegrals als Funktion des Phasenanschnittwinkels α für eine ohmsche Last. Der Laststrom I L hat dabei einen Verlauf gemäß Fig. 4.
Da die mathematische Funktion einen punktsymmetrischen Verlauf zu einem transformierten Koordinatensystem hat, dessen Koordinatenursprung bei α = 90° und P/P max = 50% hat, ergibt sich für den periodischen Wechsel der Zählfrequenzen die Reihenfolge: f 0/6, f 0/2, f 0, f 0/2, f 0/6. Anschließend erfolgt über den Reset-Eingang R Z des Zählers Z ein Rücksetzen und der beschriebene Vorgang wird von neuem synchron mit der Netzfrequenz eingeleitet.
Zur Steuerung bzw. Regelung der Sollfrequenz f S des Oszillators VCO wird der Zählerstand des Zählers Z über die Komparatoreinheit K 1, K 2 die die zwei Ausgangssignale U K1 und U K2 liefert, abgefragt und mit einem vorgegebenen Sollwert Z Soll , beispielsweise 100, verglichen.
Ist der Zählerstand am Ende der Periode der Netzfrequenz f N größer als der vorgegebene Sollwert, nimmt das Signal U K1 einen logischen High-Pegel an, der dem AND- Gatter AND 3 mit drei Eingängen zugeführt wird. Weisen diese drei Eingänge alle gleichzeitig einen High-Pegel auf, wird vom Ausgang dieses AND-Gatters der Rückwärts- Eingang RE des Vorwärts-Rückwärts-Zählers VR-Z angesteuert, der um einen Schritt zurückgesetzt wird, und durch Wandlen dieses dekrementierten Wertes über den Digital- Analog Wandler D/A 2 wird der Oszillator VCO mit einer geringeren Stellspannung angesteuert, wodurch dessen Frequenz reduziert und der Sollfrequenz f S angenähert wird.
Ist der Zählerstand am Ende der halben Periode der Netzfrequenz f N kleiner als der vorgegebene Sollwert, nimmt das Signal U K2 einen logischen High-Pegel an, der dem AND-Gatter AND 4 mit ebenfalls drei Eingängen zugeführt wird. Weisen diese drei Eingänge alle gleichzeitig einen High-Pegel auf, wird vom Ausgang des AND-Gatters AND 4 der Vorwärts Eingang VE des Vorwärts-Rückwärts-Zählers VR-Z angesteuert, der um einen Schritt erhöht wird, und durch Wandeln dieses inkrementierten Wertes über den Digital-Analog Wandler D/A 2 wird der Oszillator VCO mit einer größeren Stellspannung angesteuert. wodurch dessen Frequenz erhöht und der Sollfrequenz f S angenähert wird.
Für den Fall, daß der Zählerstand des Zählers Z am Ende der halben Periode der Netzfrequenz exakt den vorgegebenen Sollwert Z Soll erreicht hat, zeigen die beiden Ausgangssignale U K1 und U K2 einen logischen Low-Pegel und die Sollfrequenz f S des Oszillators wird nicht verändert.
Die Ablaufsteuerung für den Zählmodus des Vorwärts- Rückwärts-Zählers VR-Z erfolgt über die Synchronisierstufe Syn, die ein aus dem Nulldurchgang der Netzfrequenz abgeleitetes Signal U Syn liefert, welches den AND- Gattern AND 1 und AND 2 zugeführt ist. Dem anderen Eingang des AND-Gatters AND 1 bzw. AND 2 ist ein von der Vorteilerstufe VT abgeleitetes Steuersignal U 1 bzw. U 2 zugeführt. Diese beiden Signale sind gegeneinander um eine halbe Periodendauer der Frequenz der Vorteilerstufe VT versetzt. Dadurch wird bewirkt, daß mit dem Nulldurchgang der Netzfrequenz f N über das AND-Gatter AND 1 der Reset-Eingang R Z des Zählers Z erst dann angesteuert wird, wenn zuvor über das AND-Gatter AND 3 oder AND 4 der Zählmodus des Vorwärts-Rückwärts Zählers VR-Z definiert wurde. Zur Begrenzung des Zählvorgangs des Vorwärts- Rückwärts Zählers VR-Z ist dem AND-Gatter AND 3 ein Begrenzerwert Min für das Minimum und dem AND-Gatter AND 4 ein Begrenzerwert Max für das Maximum zugeführt.
Die Vorgabe der Steuer- oder Regelspannung U St erfolgt über den Digital-Analog Wandler D/A 3, der einen vorgegebenen Konstantwert in eine analoge Spannung U K wandelt, aus der mittels des Potentiometers P die Steuer- oder Regelspannung U St abgeleitet wird.
Dabei entspricht der vorgebene Konstantwert dem Sollwert Z Soll . Durch diese Maßnahme ist gewährleistet, daß immer der gleiche Stellbereich vollständig ausgeschöpft wird und daher keine Abgleich- oder Anpassungsmaßnahmen notwendig sind.
Eine Variation der Netzfrequenz f N bewirkt über den digitalen Regelkreis R, daß die Oszillatorfrequenz so nachgeführt wird, daß der Zähler Z den Sollwert erreicht.
Die programmierbare Teilerstufe PT kann prinzipiell mehr oder weniger Frequenzteilerverhältnisse als im ausgeführten Beispiel aufweisen. Außerdem kann der Polygondecoder die bezüglich der Linearisierung der Leistungsstellung abschnittsweise vorgenommene Steuerung des Frequenzteilerverhältnisses so vornehmen, daß eine Approximation der periodischen Vergleichsspannung U V an eine andere Leistungskennlinie P (α) beispielsweise für ohmisch-induktive Verbraucher vorgenommen werden kann.
Eine schaltungstechnische Variante zur Approximation der periodischen Vergleichsspannung U V an die Leistungskennlinie P (α) kann darin bestehen, daß im Blockschaltbild der Fig. 1 der Polygondecoder PD und die programmierbare Teilerstufe PT entfallen. Dafür wird der aktuelle Zählerstand des Zählers Z über eine Logikschaltung oder über ein ROM einem Multiplexer zugeführt, der einen wichtenden Digital- Analog Wandler steuert. Dadurch erhält man eine Treppenfunktion mit äquidistanten Zeitabstufungen und gewichteten Amplitudenabstufungen zur Erzeugung einer nichtlinearen Funktion.
Die Netzfrequenzunabhängigkeit wird dabei im digitalen Regelkreis R über den spannungsgesteuerten Oszillator VCO, wie bereits beschrieben, geregelt.

Claims (15)

1) Schaltungsanordnung zur netzfrequenzunabhängigen Leistungsstellung und zu deren Linearisierung bei der Phasenanschnittsteuerung mit einer Zündimpulsformereinheit (1), in der durch Vergleichsbildung einer Steuer- oder Regelspannung (U St ) mit einer periodischen Vergleichsspannung (U V ) ein Zündimpuls (U Z ) für einen Phasenanschnittwinkel (α) erzeugt wird, dadurch gekennzeichnet, daß die periodische Vergleichsspannung (U V ) über einen von Schaltungsmitteln (VT, PT, Z, PD, AND, VR-Z, K 1, K 2) eines digitalen Regelkreises (R) gesteuerten Oszillator (VCO) im eingeregelten Zustand in ihrem zeitlichen Verlauf so beeinflußt wird, daß am Ende der halben Periodendauer (T/2) der Netzfrequenz (f N ) der die Vergleichsspannung (U V ) liefernde Digital-Analog Wander (D/A 1) als digitalen Endwert immer einen Sollwert (Z soll ) erreicht, und daß die Vergleichsspannung (U V ) einen nichtlinearen Verlauf hat, der an die Leistungkennlinie (P(α)) angenähert ist.
2) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Stellgröße für den Regelvorgang die Frequenz des Oszillators (VCO) um eine Sollfrequenz (f S ) geregelt wird.
3) Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Verlauf der periodischen Vergleichsspannung (U V ) dadurch der Leistungskennlinie P (α) angepaßt wird, daß eine Treppenfunktion (U Tr ) erzeugt wird mit definierter und variabler Anzahl von Stufen und definierter und variabler Stufenbreite.
4) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zur Erzeugung des nichtlinearen Verlaufs der periodischen Vergleichsspannung (U V ) die geregelte Frequenz des Oszillators (VCO) über eine Vorteilerstufe (VT) und einen nachgeschalteten Polygondecoder (PD) in einer programmierbaren Teilerstufe (PT) bezüglich der halben Periodendauer (T/2) der Netzfrequenz (f N ) abschnittsweise heruntergeteilt wird, und die dadurch erzeugte Zählfrequenz (f Z ) über einen Zähler (Z) zur Erzeugung der Treppenfunktion (U Tr ) durch Inkrementierung ausgezählt wird und mittels eines nachgeschalteten ersten Digital-Analog Wandlers (D/A 1) in die periodische Vergleichsspannung (U V ) gewandelt wird.
5) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der gesteuerte Oszillator (VCO) über einen zweiten Digital-Analog Wandler (D/A 2) von einem Vorwärts-Rückwärts Zähler (VR-Z) als Bestandteil des digitalen Regelkreises (R) angesteuert wird, dessen Zählmodus am Ende der halben Periodendauer (T/2) der Netzfrequenz (f N ) in Abhängigkeit vom erreichten Zählerstand eines Zählers (Z) gesteuert ist.
6) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Zählerstand des Zählers (Z) über eine Komparatoreinheit (K 1, K 2) auf einen definierten Sollwert (Z Soll ) abgefragt wird, der bei einer Unterschreitung den Vorwärtszählmodus und bei einer Überschreitung den Rückwärtszählmodus für den Vorwärts-Rückwärts-Zähler (VR-Z) bestimmt.
7) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der aktuelle Zählerstand des Zählers (Z) dem Polygondecoder (PD) zugeführt ist, in dem durch Vergleichsbildung mit vorgegebenen festen Vergleichszählerständen (Z n ) das Frequenzteilerverhältnis des programmierbaren Teilers (PT) gesteuert wird.
8) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Frequenzteilerverhältnis in der programmierbaren Teilerstufe (PT), so gewählt ist, daß der über den ersten Digital-Analog Wandler (D/A 1) gewandelte Zählerstand des Zählers (Z) funktional an die Leistungskennlinie (P (α)) bei der Phasenanschnittsteuerung angenähert ist.
9) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Frequenzteilerverhältnis in der programmierbaren Teilerstufe (PT) sich wie 1 : 2 : 6 verhält.
10) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß über eine Synchronisierstufe (Syn), der die netzfrequente Spannung (U N ) zugeführt ist, und logischer Verknüpfungsglieder (AND 2, AND 3, AND 4) des digitalen Regelkreises (R) der Vorwärts- oder Rückwärtszählmodus des Vorwärts-Rückwärts- Zählers (VR-Z) am Ende jeder halben Periodendauer (T/2) der Netzfrequenz (f N ) festgelegt wird.
11) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Synchronisiersignal (U Syn ) der Synchronisierstufe (Syn) jeweils einem Eingang eines ersten und zweiten AND-Gatters (AND 1, AND 2) zugeführt ist, und daß dem anderen Eingang des ersten AND-Gatters (AND 1) ein erstes Ausgangssignal (U 1) und dem anderen Eingang des zweiten AND-Gatters (AND 2) ein zweites Ausgangssignal (U 2) der Vorteilerstufe (VT) zugeführt ist.
12) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Ausgangssignal des zweiten AND-Gatters (AND 2) jeweils dem ersten Eingang zweier weiterer AND-Gatter (AND 3, AND 4) mit je drei Eingängen zugeführt ist, daß dem zweiten Eingang des weiteren AND-Gatters (AND 3) das Ausgangssignal (U K1) der Komparatoreinheit (K 1, K 2) und dem dritten Eingang dieses AND-Gatters ein Signal für den minimalen Zählerstand (Min) des Vorwärts-Rückwärts-Zählers (VR-Z) zugeführt ist.
13) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß dem zweiten Eingang des weiteren AND-Gatters (AND 4) das Ausgangssignal (U K2) der Koparatoreinheit (K 1, K 2) und dem dritten Eingang dieses Gatters ein Signal für den maximalen Zählerstand (Max) des Vorwärts-Rückwärts-Zählers (VR-Z) zugeführt ist.
14) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Steuer- oder Regelspannung (U St ) über einen dritten Digital-Analog Wandler (D/A 3) und das Ausgangssignal des ersten Digital- Analog Wandlers (D/A 1) als periodisches Vergleichssignal (U V ) der Zündimpulsformereinheit (1) zugeführt sind.
15) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Sollwert (Z Soll ) der Komparatoreinheit (K 1, K 2) identisch mit einem vorgegebenen digitalen Konstantwert des dritten Digital-Analog Wandlers (D/A 3) ist, aus dem die analoge Spannung (U K ) gebildet wird.
DE19853536265 1985-10-11 1985-10-11 Schaltungsanordnung zur netzfrequenzunabhaengigen leistungsstellung und zu deren linearisierung Withdrawn DE3536265A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853536265 DE3536265A1 (de) 1985-10-11 1985-10-11 Schaltungsanordnung zur netzfrequenzunabhaengigen leistungsstellung und zu deren linearisierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853536265 DE3536265A1 (de) 1985-10-11 1985-10-11 Schaltungsanordnung zur netzfrequenzunabhaengigen leistungsstellung und zu deren linearisierung

Publications (1)

Publication Number Publication Date
DE3536265A1 true DE3536265A1 (de) 1987-04-16

Family

ID=6283327

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853536265 Withdrawn DE3536265A1 (de) 1985-10-11 1985-10-11 Schaltungsanordnung zur netzfrequenzunabhaengigen leistungsstellung und zu deren linearisierung

Country Status (1)

Country Link
DE (1) DE3536265A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2714235A1 (fr) * 1993-12-20 1995-06-23 Crouzet Automatismes Procédé et circuit d'alimentation d'un moteur électrique à courant alternatif.
WO1999043075A1 (fr) * 1998-02-20 1999-08-26 Crouzet Automatismes Procede de commande par angle de phase
DE19537354B4 (de) * 1995-10-06 2004-03-18 Siemens Ag Verfahren und Vorrichtung zur Bestimmung eines Stromwertes eines digital geregelten Leistungsteils

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1348552A (de) * 1964-04-10
DE1763344A1 (de) * 1967-05-13 1971-10-21 Philips Nv Steuervorrichtung fuer gesteuerte Gleichrichter
FR2264420A1 (de) * 1974-03-15 1975-10-10 Picanol Nv
DE2950241A1 (de) * 1978-12-14 1980-06-19 Naoyuki Murakami Phasensteuerschaltung
US4326160A (en) * 1978-09-28 1982-04-20 Siemens Aktiengesellschaft Control unit for static converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1348552A (de) * 1964-04-10
DE1763344A1 (de) * 1967-05-13 1971-10-21 Philips Nv Steuervorrichtung fuer gesteuerte Gleichrichter
FR2264420A1 (de) * 1974-03-15 1975-10-10 Picanol Nv
US4326160A (en) * 1978-09-28 1982-04-20 Siemens Aktiengesellschaft Control unit for static converter
DE2950241A1 (de) * 1978-12-14 1980-06-19 Naoyuki Murakami Phasensteuerschaltung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Buch: U.Tietze, Ch.Schenk: Springer-Verlag: Halbleiter-Schaltungstechnik, fünfte,überarbeiteteAufl., Berlin, Heidelberg, New York 1980,S701-703 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2714235A1 (fr) * 1993-12-20 1995-06-23 Crouzet Automatismes Procédé et circuit d'alimentation d'un moteur électrique à courant alternatif.
DE19537354B4 (de) * 1995-10-06 2004-03-18 Siemens Ag Verfahren und Vorrichtung zur Bestimmung eines Stromwertes eines digital geregelten Leistungsteils
WO1999043075A1 (fr) * 1998-02-20 1999-08-26 Crouzet Automatismes Procede de commande par angle de phase
FR2775364A1 (fr) * 1998-02-20 1999-08-27 Crouzet Automatismes Procede de commande par angle de phase

Similar Documents

Publication Publication Date Title
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
EP1157320B1 (de) Verfahren zur erzeugung einer geregelten gleichspannung aus einer wechselspannung und stromversorgungseinrichtung zur durchführung des verfahrens
WO2016037770A1 (de) Vorrichtung und verfahren zum erzeugen eines signals mit einem einstellbaren tastverhältnis
DE3343883A1 (de) Verfahren und einrichtung zur zweipunktregelung eines laststromes
DE3536265A1 (de) Schaltungsanordnung zur netzfrequenzunabhaengigen leistungsstellung und zu deren linearisierung
DE2728563A1 (de) Roentgendiagnostikgenerator mit einem seinen hochspannungstransformator speisenden wechselrichter
DE3246930A1 (de) Umschaltung eines verbrauchers von einem elektrischen netz auf ein stromversorgungsaggregat
DE2932049A1 (de) Frequenz- und phasengeregelter hochfrequenzoszillator
DE4108406A1 (de) Verfahren zur leistungssteuerung
DE2010046C3 (de) Zündsteuergerät für einen netzgeführten Stromrichter
DE2829998C2 (de) Verfahren zum Regeln der Phasenlage der Ausgangsspannung eines Wechselrichters
EP0557599A1 (de) Verfahren zur Steuerung eines digitalen Pulsstufenmodulators PSM
DE2757505A1 (de) Roentgendiagnostikgenerator, bei dem die roentgenroehrenspannung ueber den roentgenroehrenstrom geregelt wird
DE4426764A1 (de) Verfahren zur Ansteuerung eines Pulswechselrichters durch Stellbefehle eines Pulsmustergenerators
DE3534066C2 (de)
EP0125385B1 (de) Vorrichtung zur Erzeugung geregelter und/oder einstellbarer Gleichspannungen oder Gleichströme
EP1107456B1 (de) Verfahren zum Regeln der von einem frequenzsteuerbaren Oszillator abgegebenen Ausgangsfrequenz
DE2434711A1 (de) Steuersatz fuer einen stromrichter
DE102011080110A1 (de) Verfahren zum Erzeugen eines Taktsignals
DE4322597C2 (de) Anordnung zur hochauflösenden Analog/Digital-Wandlung von Signalen mit unterschiedlichen Signalamplituden
DE2919994C2 (de) Digitaler Frequenz-Synthetisierer
DE3137267C2 (de) Schaltungsanordnung zur Erzeugung von breitenmodulierten Impulsfolgen
EP0106022A2 (de) Verfahren und Vorrichtung zum Ermitteln der Ausgangs-Grundschwingung eines Stellgliedes und Anwendung zur Steuerung eines in ein Versorgungsnetz einspeisenden Stellgliedes
EP0735659B1 (de) U-Umrichter mit Vorgabe für Frequenz und Spannungskurvenform
DE2757053A1 (de) Steuersystem fuer einen impulsbreiten-steuerinverter

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee