DE3533373C2

DE3533373C2 -

Info

Publication number: DE3533373C2
Application number: DE19853533373
Authority: DE
Inventors: Uwe Dipl.-Ing. 7150 Backnang De Bloemker; Samad 7151 Allmersbach De Bani-Mostafa
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1985-09-19
Filing date: 1985-09-19
Publication date: 1989-02-23
Also published as: DE3533373A1

Description

Die Erfindung betrifft ein Verfahren bzw. eine Schaltungsanordnung zur Durchführung desselben zur Taktrückgewinnung aus einem empfangenen Digitalsignal gemäß Oberbegriff des Anspruchs 1 bzw. 3.

Solche Verfahren bzw. Schaltungsanordnungen sind bekannt, z. B. durch die US-PS 40 27 335 oder durch Peter Kahl "Digitale Übertragungstechnik", R. v. Deckers Verlag G. Schenck, 3 Lfg. Mai 1984, S. 11, Bild 2.2.2.1-4; 4. Lfg. Nov. 1985, S. 29, Anhang 2.2.4-1 und 4. Lfg. Nov. 1985, S. 18 bis 20, 2.5.3.1.4.1.1 Kanaleinheit KES.

Eine solche Schaltungsanordnung ist in Fig. 1 dargestellt. Das hier CMI-codierte empfangene Datensignal beinhaltet die phasenrichtige Taktinformation in den negativen Signalflanken. Die Ableitung von Anstoßimpulsen aus diesen negativen Signalflanken erfolgt in einer Impulsschaltung IS, in der durch eine NOR-Verknüpfung des CMI-Signals mit dem invertierten und durch eine Verzögerungsleitung verzögerten CMI-Signal das Anstoßimpulssignal erzeugt wird. Diese Impulse entstehen somit bei Dauer-Null im Abstand von einer Taktperiode, bei Dauer-Einsen im Abstand von 2 Taktperioden, spätestens aber im Abstand von 3 Taktperioden bei gemischten Folgen.

In einem anschließenden Verstärker V, in dessen Ausgangspfad ein Resonanzkreis LC liegt, wird die Taktschwingung mit den so erzeugten Anstoßimpulsen angestoßen. Über eine Entkoppelstufe 1 wird der am Resonanzkreis abgegriffene Takt zu einem anschließenden Decoder DEC geführt, der aus dem CMI-Eingangssignal das gewünschte binäre Datensignal erzeugt. Nachteil dieser Schaltungsanordnung ist, daß bei Pegelaus fall keine Taktrückgewinnung mehr möglich ist. Zum Zwecke ei ner Fehlerratenanzeige bei fehlendem Signal ist jedoch ein Takt und zu dessen Erzeugung damit ein zusätzlicher Taktge nerator erforderlich, der durch eine Pegelüberwachung einge schaltet wird.

Der vorliegenden Erfindung lag deshalb die Aufgabe zugrunde, ein Verfahren bzw. eine Schaltungsanordnung zur Durchführung desselben anzugeben, die es ermöglichen, ohne einen zusätz lichen Taktgenerator auszukommen.

Die Lösung dieser Aufgabe erfolgt durch die Merkmale des An spruchs 1 bzw. 3.

Die Vorteile liegen darin, daß das Verfahren zur Taktgewin nung, auch bei Pegelausfall des eingehenden Empfangssignals, einen nur unwesentlichen zusätzlichen Aufwand erfordert, wo bei die Schaltungsanordnung für die Taktrückgewinnung um nur wenige unaufwendige Bauteile ergänzt zu werden braucht.

Es folgt nun die Beschreibung der Erfindung anhand der Figu ren.

Fig. 1 zeigt die schon beschriebene Schaltung zur Taktrückge winnung nach dem Stande der Technik.

In Fig. 2 sind einige Signale über der Zeit aufgetragen, die an der Schaltungsanordnung nach Fig. 1 bzw. Fig. 3 anstehen.

Fig. 3 zeigt die Anordnung nach Fig. 1, verbessert und er gänzt um die erfindungsgemäße Anordnung.

Fig. 4 schließlich zeigt einen Ausschnitt der Anordnungen nach Fig. 1 oder 3, wobei der Resonanzkreis Anzapfungen auf weist.

In der Fig. 2 ist unter A das Binärsignal BIN über der Zeit aufgetragen, das am Ausgang des Decoders DEC der Fig. 1 bzw. 3 durch Umwandlung aus dem am Eingang anstehenden CMI-Signal erhältlich ist. Bei B ist das eingangsseitige CMI-Signal aufgetragen. Darunter ist das mit C bezeichnete, durch das Verzögerungsglied τ verzögerte und invertierte Eingangssi gnal aufgezeichnet. Am Ausgang D des NOR-Verknüpfungsglie des 1 erhält man die positiven Ansteuerimpulse für die Basis des Transistors V 1, der den Resonanzkreis LC zum An schwingen bringt.

In Fig. 3 ist dieselbe Impulserzeugerschaltung IS mit einem Inverter 1, dem Verzögerungsglied τ und dem NOR-Glied 1 erkennbar. Erkennbar ist ferner ein Differenzverstärker DV mit den Elementen des Einfachverstärkers V gemäß Fig. 1, nämlich dem Resonanzkreis LC, dem denselben anstoßenden Tran sistor V 1, den nicht näher bezeichneten Widerständen zur Einstel lung des Arbeitspunktes des Transistors V 1 und dem 1-Verknüp fungsglied, das über einen ebenfalls nicht näher bezeichne ten Kondensator mit dem LC-Resonanzkreis, der im Kollektor pfad des Transistors V 1 liegt, gekoppelt ist. Am Ausgang des 1-Verknüpfungsgliedes steht der gewonnene Takt an, mit dem der folgende Decodierer DEC das eingangsseitige CMI-Signal zum Binärsignal BIN umwandelt.

Erfindungsgemäß ist der Verstärker zu einem Differenzverstär ker ausgebildet mittels eines zweiten Transistors V 2, der mit dem ersten Transistor V 1 über einen gemeinsamen Emitterwider stand gekoppelt ist. Über einen nicht näher bezeichneten Vor widerstand an seiner Basis ist der Arbeitspunkt des zweiten Transistors V 2 einstellbar.

Über einen Koppelkondensator ist die Basis dieses zweiten Transistors V 2 wechselstrommäßig ansteuerbar und zwar über ein in der einfachsten Ausführung aus einem Widerstand be stehenden Dämpfungsglied Dg durch den zurückgewonnenen Takt. Durch die Dämpfung in der Taktrückführung wird gewährlei stet, daß der erste Eingang des Differenzverstärkers, also die Basis des ersten Transistors V 1, dominiert.

Fallen keine Anstoßimpulse für die Basis des ersten Transi stors V 1 mehr an, wird auf die Basis des Transistors V 2 so viel Spannung zurückgekoppelt, daß nunmehr der Schwingkreis am Kollektor des Transistors V 1 durch diese Spannung erregt wird.

Um die Kreisgüte des Resonanzkreises zu erhöhen, wird der Kollektor des Transistors V 1 an eine Anzapfung der Resonanz kreisdrossel L gelegt. Die Auskopplung des Taktsignals zur Entkopplungsstufe 1 erfolgt dann an dem Verbindungspunkt zwischen den beiden Resonanzkreiskapazitäten C′ und C′′. Eine solche Anordnung zeigt ausschnittsweise die Fig. 4.

Der Differenzverstärker gemäß Schaltungsbeispiel der Fig. 3 ist mit pnp-Transistoren ausgeführt. Selbstverständlich ist die Schaltung auch mit npn-Transistoren realisierbar.

Claims

1. Verfahren zur Taktrückgewinnung aus einem empfangenen digitalen Signal, wobei der Takt mittels eines auf die Taktfrequenz abgeglichenen Resonanzkreises erzeugt wird, der durch das empfangene Signal oder durch ein von ihm abgeleitetes Signal angestoßen wird und dessen Ausgangssignal mittels eines binären 1- oder Schwellwertgliedes in das binäre Taktsignal umgewandelt wird, dadurch gekennzeichnet,
daß das binäre Taktsignal derart auf den Resonanzkreis (L, C) zurückgekoppelt wird, daß bei ausbleibendem Anstoßsignal (D) der Schwingungszustand aufrechterhalten bleibt,
daß bei vorhandenem Anstoßsignal (D) dieses gegenüber dem rückgekoppelten Signal dominant ist,
daß die Rückkopplung über ein Dämpfungsglied (Dg) erfolgt,
daß ein Differenzverstärker (DV) vorgesehen ist, in dessen einem Ausgangskreis der Resonanzkreis (L, C) liegt und an dessen einem Eingang (V 1) das Anstoßsignal (D) und an dessen anderem Eingang (V 2) das Rückkoppelsignal anliegt,
daß dessen Ausgangssignal auf das binäre 1- oder Schwellwertglied ausgekoppelt wird, und
daß der Eingang des Dämpfungsglieds (Dg) mit dem Ausgangspunkt des binären 1- oder Schwellwertgliedes und der Ausgang des Dämpfungsgliedes über einen Koppelkondensator mit dem anderen Eingang (V 2) des Differenzverstärkers verbunden sind.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Anstoßsignal (D) aus Flanken gleicher Richtung des empfangenen digitalen Signals (CMI) abgeleitet wird.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Resonanzkreis ein Parallelkreis ist, dessen Kapazität durch die Serienschaltung zweier Kondensatoren (C′, C′′) realisiert ist (Fig. 4).