DE3530999A1 - Verfahren zur herstellung von halbleiteranordnungen - Google Patents

Verfahren zur herstellung von halbleiteranordnungen

Info

Publication number
DE3530999A1
DE3530999A1 DE19853530999 DE3530999A DE3530999A1 DE 3530999 A1 DE3530999 A1 DE 3530999A1 DE 19853530999 DE19853530999 DE 19853530999 DE 3530999 A DE3530999 A DE 3530999A DE 3530999 A1 DE3530999 A1 DE 3530999A1
Authority
DE
Germany
Prior art keywords
epitaxial
edge zones
peripheral edge
semiconductor wafers
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853530999
Other languages
English (en)
Other versions
DE3530999C2 (de
Inventor
Harald Dipl Ing Dr Matthes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Semiconductor GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19853530999 priority Critical patent/DE3530999A1/de
Publication of DE3530999A1 publication Critical patent/DE3530999A1/de
Application granted granted Critical
Publication of DE3530999C2 publication Critical patent/DE3530999C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen.
Halbleiterscheiben werden zur Herstellung bestimmter Strukturen unter anderem Epitaxie-Prozessen unterzogen.
Dabei werden auf die einzelnen Halbleiterscheiben im Falle der Gasphasenepitaxie unter Einhaltung bestimmter Temperaturen und zeitlicher Abläufe epitaktische Schich­ ten aufgewachsen.
Insbesondere bei der Verwendung von III-V Halbleiter­ substraten, die vorzugsweise aus Gallium-Arsenid oder Gallium-Phosphid bestehen können, ergeben sich beim Aufwachsen ternärer Gallium-Arsenid-Phosphid-Epitaxie­ schichten infolge der vom Substrat abweichenden Gitter­ konstanten Materialverspannungen, die zu Scheibenver­ wölbungen führen können. Verwölbte Scheiben lassen sich aber nur schwer weiterverarbeiten, z.B. bei photolitho­ graphischen Prozessen.
Bei binären Verbindungen des Halbleiterausgangsmate­ rials steht zusätzlich das Problem der Sprödigkeit im Vordergrund.
Deshalb liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung von Halbleiter­ scheiben anzugeben, bei dem aus dünnen Einzelscheiben stabilere Verarbeitungseinheiten geschaffen werden, die verwölbungs- und bruchunempfindlich sind und außerdem durch ihre höhere Packungsdichte bei bestimmten Bear­ beitungsschritten, z.B. Ätzprozessen, einen höheren Materialdurchsatz erlauben.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß je zwei Halbleiterscheiben mit ihren Rückseiten anein­ andergelegt werden und daß durch einen Epitaxieprozeß beim Aufbringen epitaktischer Schichten auf den Vorder­ seiten gleichzeitig die peripheren Randzonen epitak­ tisch miteinander verwachsen werden.
Weitere vorteilhafte Ausgestaltungen der Erfindung er­ geben sich aus den Unteransprüchen.
Das erfindungsgemäße Verfahren hat den wesentlichen Vorteil, daß die zusammengewachsenen Halbleiterscheiben gegenseitig die Biegekräfte während des Aufwachsens kompensieren und dadurch die planaren Oberflächen er­ halten bleiben. Durch die doppelte Dicke der geschaf­ fenen Verbundenheit ist außerdem die Bruchempfindlich­ keit bei der Weiterverarbeitung wesentlich reduziert. Darüber hinaus kann durch dieses Herstellungsverfahren eine höhere Packungsdichte im Epitaxie-Reaktor bzw. bei der Weiterverarbeitung erreicht werden.
Ein Ausführungsbeispiel der Erfindung ist in den Figu­ ren dargestellt und wird im folgenden näher beschrie­ ben.
Es zeigen:
Fig. 1a: Die Schichtenstruktur einer Halbleiter­ scheibe mit einer konventionell aufge­ wachsenen Epitaxieschicht.
Fig. 1b: Die Schichtenstruktur von zwei epitak­ tisch verwachsenen Halbleiterscheiben nach dem erfindungsgemäßen Verfahren.
Fig. 1c: Die separierten Halbleiterscheiben nach Abtrennen der Randzonen.
Die in Fig. 1a gezeigte Struktur einer Halbleiterschei­ be 1 mit einer Epitaxie-Schicht 4 weist eine konkave Verwölbung auf, die je nach Prozeßführung bzw. Material­ kombination bei der Epitaxie mehr oder weniger stark sein kann und für photolithographische Prozesse störend ist, da dann keine linearen Abbildungen mehr möglich sind. Da außerdem Gallium-Arsenid, Gallium-Phosphid bzw. Gallium-Arsenid-Phosphid äußerst spröde Materia­ lien für Halbleiteranordnungen sind, kann das für ein­ zelnen Bearbeitungsschritte notwendige Ansaugen bei verwölbten Scheiben leicht zum Bruch des relativ teue­ ren Halbleitermaterials führen.
Das Verwölbungsproblem tritt besonders bei der epitak­ tischen Beschichtung von GaAs bzw. GaP-Substraten mit ternärem Gallium-Arsenid-Phosphid als Folge der unter­ schiedlichen Gitterkonstanten auf.
Heute werden nur relativ kleine Scheibendurchmesser verarbeitet. Beim Übergang zu größeren Scheibendurch­ messern würden sich die genannten Probleme noch deut­ lich verschärfen.
In Fig. 1b ist deshalb eine Anordnung von Halbleiter­ scheiben 1, 2 gezeigt, die die bereits erwähnten Nach­ teile bei der Epitaxie und Weiterverarbeitung einer einzelnen Halbleiterscheibe nicht aufweist.
Dazu werden je zwei Halbleiterscheiben 1, 2 mit ihren unbearbeiteten Rückseiten aufeinandergelegt und über kammartig ausgestaltete Substrathalter aus Quarz fixiert und in den Epitaxie-Reaktor eingebracht.
Die so eingespannten Scheiben werden oberflächlich mit den Schichten 4 epitaktisch bewachsen. Aber auch in den peripheren Randzonen 3 erfolgt ein epitaktisches Ver­ wachsen der beiden Halbleiterscheiben. Dadurch entsteht eine stabile Einheit mit den geannten Vorteilen.
Bei der Herstellung epitaktischer Schichten von Gallium- Arsenid auf einem Substrat aus Gallium-Arsenid für be­ stimmte Anwendungszwecke wird als Herstellungsverfahren die Flüssigphasenepitaxie (LPE) verwendet. Dazu werden die Rückseiten der einzelnen Halbleiterscheiben mit SiO2 präpariert, so daß nur im Bereich der peripheren Randzonen 3 ein epitaktisches Verwachsen stattfinden kann.
Die epitaxierten Halbleiterscheiben bleiben für die noch folgenden Bearbeitungsprozesse der Oberflächen solange wie möglich zusammen. Erst zur Bearbeitung der Rückseiten werden in einem weiteren Arbeitsschritt die peripheren Randzonen 3 abgetrennt, so daß die einzelnen Halbleiterscheiben 1 bzw. 2 wieder separiert sind.
Das erfindungsgemäße Verfahren eignet sich auch für Halbleiterausgangsmaterialien, die in die Gruppe IV des Periodensystems eingeordnet sind, wie beispielsweise Silizium. Insbesondere dann, wenn relativ große Schei­ bendurchmesser handhabbar sein sollen und Scheibenver­ wölbungen vermieden werden sollen, kann das Verfahren vorteilhaft eingesetzt werden.

Claims (6)

1. Verfahren zur Herstellung von Halbleiteranordnungen, dadurch gekennzeichnet, daß je zwei Halbleitersubstrate (1, 2) mit ihren Rückseiten aneinandergelegt werden und daß durch einen Epitaxieprozeß beim Aufbringen epitak­ tischer Schichten auf den Vorderseiten gleichzeitig die peripheren Randzonen (3) epitaktisch miteinander ver­ wachsen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem epitaktischen Verwachsen der peripheren Randzonen (3) und der Durchführung der Prozeßschritte auf den Vorderseiten die Randzonen (3) abgetrennt wer­ den, um die einzelnen Halbleiterscheiben (1 bzw. 2) wieder zu separieren.
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch die Verwendung bei der Gasphasenepitaxie (VPE).
4. Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch die Verwendung bei der Flüssig­ phasenepitaxie (LPE).
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß als Material für die Halb­ leitersubstrate III-V Verbindungshalbleiter verwendet werden.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß als Material für die Sub­ strate Halbleiter der Gruppe IV des Periodensystems verwendet werden.
DE19853530999 1985-08-30 1985-08-30 Verfahren zur herstellung von halbleiteranordnungen Granted DE3530999A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853530999 DE3530999A1 (de) 1985-08-30 1985-08-30 Verfahren zur herstellung von halbleiteranordnungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853530999 DE3530999A1 (de) 1985-08-30 1985-08-30 Verfahren zur herstellung von halbleiteranordnungen

Publications (2)

Publication Number Publication Date
DE3530999A1 true DE3530999A1 (de) 1987-03-05
DE3530999C2 DE3530999C2 (de) 1989-07-27

Family

ID=6279744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853530999 Granted DE3530999A1 (de) 1985-08-30 1985-08-30 Verfahren zur herstellung von halbleiteranordnungen

Country Status (1)

Country Link
DE (1) DE3530999A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2718026A1 (de) * 1976-04-22 1977-11-10 Fujitsu Ltd Verfahren zum aufwachsen einer duennschicht aus der dampfphase

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2718026A1 (de) * 1976-04-22 1977-11-10 Fujitsu Ltd Verfahren zum aufwachsen einer duennschicht aus der dampfphase

Also Published As

Publication number Publication date
DE3530999C2 (de) 1989-07-27

Similar Documents

Publication Publication Date Title
DE10247017B4 (de) SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE68917350T2 (de) Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten.
DE69827824T2 (de) Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
DE69509678T2 (de) Epitaktische züchtung von silizium carbidund so hergestellte silizium carbid-strukturen
EP0475378A1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE19802977A1 (de) Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
DE102010030358A1 (de) Verfahren zum Abtrennen einer Substratscheibe
DE69204794T2 (de) Verfahren zur Züchtung von heteroepitaktischen Schichten.
DE2039172A1 (de) Kristallaufwachsvorrichtung und -verfahren
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
EP1571242A2 (de) Herstellung von Substratwafern für defektarme Halbleiterbauteile, ihre Verwendung, sowie damit erhaltene Bauteile
DE2404276C3 (de) Verfahren zum Aufwachsen einer einkristallinen Schicht aus Halbleitermaterial auf ein Substrat
DE3530999C2 (de)
DE102015102735B4 (de) Halbleitersubstratanordnungen und ein Verfahren zum Bilden einer Halbleitersubstratanordnung
DE60024667T2 (de) Sic-einkristall und herstellungsverfahren dafür
DE69619316T2 (de) Verbesserte Maskierungsverfahren während der Herstellung einer Halbleiteranordnung
DE2163075C2 (de) Verfahren zur Herstellung von elektrolumineszierenden Halbleiterbauelementen
DE69318271T2 (de) Verfahren zum Wachstum von Verbundhalbleitern auf einer Siliziumscheibe
DE1444430A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE102019130745A1 (de) Verfahren und Trägerelement zur Herstellung einer Waferschicht
DE3604260A1 (de) Fluessigkeitsepitaxieverfahren
DE4139159C2 (de) Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter
DE3002671A1 (de) Verfahren zur herstellung eines siliciumcarbidsubstrats

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB

8327 Change in the person/name/address of the patent owner

Owner name: VISHAY SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee