DE3520626C2 - - Google Patents

Info

Publication number
DE3520626C2
DE3520626C2 DE19853520626 DE3520626A DE3520626C2 DE 3520626 C2 DE3520626 C2 DE 3520626C2 DE 19853520626 DE19853520626 DE 19853520626 DE 3520626 A DE3520626 A DE 3520626A DE 3520626 C2 DE3520626 C2 DE 3520626C2
Authority
DE
Germany
Prior art keywords
layer
dopant
intrinsic
intrinsic layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19853520626
Other languages
English (en)
Other versions
DE3520626A1 (de
Inventor
Gottfried H. Dr.-Ing. Bauer
Gerhard Dipl.-Ing. Bilger
Hans-Dieter Dipl.-Phys. Mohring
Christoph E. Dipl.-Ing. Nebel
Sascha M. Dipl.-Ing. 7000 Stuttgart De Paasche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bloss Werner Heinz Prof Dr-Ing 7065 Winterbach De
Original Assignee
Bloss Werner Heinz Prof Dr-Ing 7065 Winterbach De
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bloss Werner Heinz Prof Dr-Ing 7065 Winterbach De filed Critical Bloss Werner Heinz Prof Dr-Ing 7065 Winterbach De
Priority to DE19853520626 priority Critical patent/DE3520626A1/de
Publication of DE3520626A1 publication Critical patent/DE3520626A1/de
Application granted granted Critical
Publication of DE3520626C2 publication Critical patent/DE3520626C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Description

Die Erfindung betrifft einen Halbleiter oder Mischhalbleiter aus einer amorphen Dünnschicht aus einem Stoff der vierten Gruppe des Periodensystems, die eine p- oder n-dotierte, eine intrinsische und eine n- oder p-dotierte Schicht aufweist, und ein Verfahren zu seiner Herstellung.
Amorphe Dünnschichten zur Bildung von Halbleitern und Misch­ halbleitern werden üblicherweise für technische Anwendungen in Gasentladungen abgeschieden. Die Dotierung erfolgt durch Zumi­ schung von Dotiergasen während der einzelnen Abscheidungspha­ sen. Um ein Verschleppen von Dotiergas zu vermeiden, werden üb­ licherweise für die Abscheidung von p-i-n-Strukturen aus amor­ phem Silizium (a-Si:H) oder ähnlichen Stoffen Dreikammerreak­ toranlagen vorgesehen. Bei der Herstellung von amorphen Sili­ ziumdünnschicht-Solarzellen wird beispielsweise so verfahren, daß in der ersten Kammer auf ein Substrat und einen metalli­ schen oder einen transparenten hochleitenden Kontakt durch Gas­ entladungen aus Silan (SiH4) und Diboran (B2H6) eine p-dotierte Schicht abgeschieden wird, auf die in der nächsten Kammer aus Silan eine intrinsische Schicht abgeschieden wird, auf die in der dritten Kammer durch Zugabe von Phosphin (PH3) oder Arsin (AsH3) eine n-dotierte Schicht abgeschieden wird. In der Praxis zeigt sich, daß die Struktur der p-dotierten Schicht stark be­ einträchtigt ist und daß offenbar zwischen der p- und der i-Schicht präparationsbedingt Interfacezustände auftreten, die die Ausbeute von p-i-n Solarzellen vermindern.
Typische Beispiele für Halbleiter und Mischhalbleiter der vor­ stehend geschilderten Art und ihre Herstellungsverfahren sind in JARECT Vol. 16, Amorphous Semiconductor Technologies & Devi­ ces (1984), S.180 bis 199 und S.212 bis 217 beschrieben. Insbe­ sondere in Fig. 5.3.8 ist der Aufbau eines derartigen Halblei­ ters dargestellt, wobei eine sehr ausgeprägte p-dotierte Schicht dargestellt ist, auf der eine i-Schicht aufgetragen ist.
Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiter oder einen Mischhalbleiter zu schaffen, bei welchem die geschilder­ ten Nachteile (Dotierstoffverschleppung, Interfacezustände) vermieden werden.
Durch diese Ausbildung wird erwartet, vor allem die präpara­ tionsbedingten Interfacezustände zu vermeiden und so den Wirkungsgrad zu verbessern.
In weiterer Ausgestaltung der Erfindung wird zum Herstellen ei­ nes Halbleiters oder Mischhalbleiters vorgesehen, daß auf eine einen Dotierstoff enthaltende Schicht auf einem Substrat oder einem Kontakt eine einteilige intrinsische Schicht abgeschieden ist, in deren Randzone Dotierstoff eingebaut ist, dessen Konzen­ tration ausgehend von dem Substrat oder Kontakt mit einem gra­ duellen Dotierungsprofil abnimmt, der die intrinsische Schicht bildende Stoff abscheidet, wobei die Abscheidungsparameter der­ art gewählt sind, daß während des Schichtaufbaus im wesentlichen alle Dotierstoffatome aus der den Dotierstoff enthaltenden Schicht herausgelöst und in die intrinsische Schicht eingebaut werden. Dadurch erhalten die erste dotierte Schicht und die in­ trinsische Schicht eine einheitliche Struktur, bei welcher au­ ßerdem Interfacezustände vermieden werden können. Die vor der Abscheidung der intrinsischen Schicht vorhandene Dotierstoff­ schicht kann aus reinem Dotierstoff oder aus einer Mischung des Dotierstoffes mit einem anderen Stoff bestehen, wobei in dieser Schicht dann mindestens ca. ein Prozent Dotierstoff vorhanden sein soll.
In weiterer Ausgestaltung der Erfindung wird vorgesehen, daß die Abscheidung der intrinsischen Schicht auf einen metalli­ schen Dotierstoff durchgeführt wird. In diesem Falle spielt die Dicke der Dotierstoffschicht keine Rolle, da die metallische Dotierstoffschicht elektrisch leitend ist. Bei einer Solarzelle kann sie beispielsweise direkt als elektrischer Kontakt und un­ ter Umständen auch direkt als Substrat verwendet werden, auf welchem der Halbleiter oder Mischhalbleiter aufgebaut wird.
In weiterer Ausgestaltung der Erfindung wird vorgesehen, daß die Abscheidung der intrinsischen Schicht bei einer Temperatur des Substrats von 150°C bis 350°C durchgeführt wird. Durch die Substrattemperatur während des Schichtaufbaus läßt sich ebenfalls das Dotierungsprofil einstellen. Durch die Wahl der Substrattemperatur wird die in die intrinsische Schicht einge­ baute Wasserstoffmenge beeinflußt, wobei bei höherer Temperatur weniger und bei geringerer Temperatur mehr Wasserstoff einge­ baut wird. Korreliert zur Konzentration des eingebauten Wasser­ stoffs wandern die Dotierstoffatome in die intrinsische Schicht, d.h. bei höherer Temperatur ergibt sich ein steileres Dotie­ rungsprofil als bei niedrigerer Substrattemperatur.
In weiterer Ausgestaltung der Erfindung wird vorgesehen, daß durch die Plasmaparameter der Entladung die Energie und/oder die Anzahl und der überwiegend vorhandene Typ der die intrin­ sische Schicht aufbauenden Radikalen eingestellt wird. Durch die Plasmaparameter lassen sich die potentielle und die kineti­ sche Energie der Radikalen variieren, wobei mit höherer Energie ein stärkerer Wanderungseffekt der Dotieratome erreicht wird, d.h. ein flacheres Dotierungsprofil. Die kinetische Energie läßt sich durch die gewählte Gaszusammensetzung, die Geometrie der Reaktorkammer und die angelegte Spannung steuern. Die po­ tentielle Energie der Radikalen ist von der Art (Größe der SiH4-Bruchstücke) bestimmt, wobei kleinere Bruchstücke eine höhere potentielle Energie aufweisen und zu einem entsprechend flacheren Dotierungsprofil führen. Der Typ der Radikalen (SiH n , n=0 . . . 3) läßt sich beispielsweise durch den Gesamtdruck einstellen, wobei bei niedrigeren Drücken von beispielsweise 2 bis 5 mal 10-3 mbar kleinere Bruchstücke erhalten werden. Darü­ ber hinaus läßt sich durch die Art der Gasentladung die Art der Radikalengeneration (Zersetzung von SiH4 oder Si2H6, oder Sput­ tern von Si-Kathoden) die Ausbildung der Bruchstücke steuern.
Aufgrund der vorliegenden Erfindung wurden Versuche durchge­ führt, deren Ergebnisse anhand der nachstehenden Diagramme nä­ her erläutert werden. Es handelt sich dabei um noch nicht opti­ mierte Vorversuche, die jedoch bereits bei unter Anwendung der Erfindung die Herstellung von effizienten Solarzellen erlaubten.
Fig. 1 zeigt einen Teilschnitt durch einen erfindungs­ gemäß aufgebauten Halbleiter,
Fig. 2 ein Diagramm der normierten Borkonzentration über der Schichtdicke bei verschiedenen Abscheidungs­ verfahren und
Fig. 3 ein Diagramm normierter Borkonzentrationen über der Schichtdicke unter Einsatz des gleichen Ab­ scheidungsverfahrens, jedoch bei unterschiedlichen Substrattemperaturen.
In diesem Fall ist auf einem Substrat 1 aus Glas eine Metallschicht 2 als Kontakt aufgebracht, auf der die erfindungsgemäße einteilige Schicht aus einer p-dotierten 3 und einer intrinsischen Schicht 4 abgeschieden wurde. Auf der Metallschicht 2 wurde zunächst durch Cosputtern eine Bor-Siliziumschicht mit 80% Bor und 20% Silizium aufgetragen. Danach wurde mit verschiedenen Verfahren eine intrinsische Schicht 4 aufgetragen, in welche die Dotierstoffatome hineingewandert sind. Die Dotierungsprofile sind in Fig. 2 als normierte Borkonzentration aufgetragen. Die Borkonzentrationen wurden mit der SIMS-Tiefenprofil-Oberflächenanalysetechnik ermittelt. Das mit der Kurve 6 dargestellte Tiefenprofil wurde durch ein Hochfrequenzsputtern (Kathodenzerstäubung) erhalten, welches mit 13,5 MHz und 1 kV durchgeführt wurde. Es herrschte ein Partialdruck von 10-2 mbar für Argon und 10-3 mbar für Wasserstoff. Bei diesem Aufbringen der intrinsischen Schicht sind etwa 90% der Radikalen Siliziumatome, so daß sich ein flaches Dotierungsprofil ergibt, das einer relativ tiefen Eindringung der Dotierstoffatome in die intrinsische amorphe Siliziumschicht entspricht.
Die Kurve 7 der Fig. 2 zeigt das Dotierungsprofil bei einer Gleichstromglimmentladung, bei der mit 3×10-1 mbar Partialdruck für Silan (SiH4), 1 kV und 0,1 mA/cm2 Stromdichte gearbeitet wurde. Das Substrat 1 war als Anode geschaltet. Bei dieser Art der Erzeugung der intrinsischen Schicht besteht die überwiegen­ de Radikalenart aus SiH2 und SiH3 Bruchstücken.
Die Kurve 8 zeigt ein Dotierungsprofil, das nach einer Gleich­ strom-Glimmentladung ähnlich dem Dotierungsprofil nach der Kur­ ve 7 erhalten wurde, wobei jedoch zum Unterschied das Substrat nicht als Anode geschaltet und lokal völlig vom Plasma getrennt wurde (CVD-Abscheidung mit Plasma zur SiH4-Vordissoziation). Es zeigt sich, daß dann nochmal ein steileres Dotierungsprofil erhalten wird, was darauf zurückzuführen sein kann, daß dann, wenn das Substrat als Anode geschaltet ist, die ankommenden Elektronen die Verbindungen des Dotierstoffes aufbrechen.
Die vorstehenden Schichtstrukturen wurden alle bei einer Sub­ strattemperatur T s von 250°C erhalten. Die Substrattemperatur hat ebenfalls einen wesentlichen Einfluß auf das Dotierungspro­ fil, wie durch die dem Diagramm nach Fig. 3 zugrunde liegenden Versuchen nachgewiesen wurde. In dem Diagramm nach Fig. 3 ist das Ergebnis von Versuchen dargestellt, bei welchem durch Hoch­ frequenzsputtern die intrinsische Schicht entsprechend dem Do­ tierungsprofil der Kurve 6 nach Fig. 2 aufgetragen wurde. Die Kurve 6 in Fig. 3 entspricht mithin der Kurve 6 in Fig. 2, da ebenfalls bei einer Substrattemperatur von 250°C, d.h 523 Kelvin gearbeitet wurde. Bei einer Substrattemperatur T s von 450 Kelvin wurde das Dotierungsprofil entsprechend der Kurve 6 a gemessen. Durch die Verringerung der Substrattemperatur wird die in die intrinsische Schicht eingebaute Wasserstoffmenge erhöht, so daß die Dotierstoffatome entsprechend tiefer in die intrinsische Schicht hineinwandern. Bei einer Erhöhung der Substrattemperatur T s auf 575 Kelvin wurde das Dotierungsprofil entsprechend der Kurve 6 b gemessen. Durch die Erhöhung der Substrattemperatur T wird die in die intrinsische Schicht eingebaute Wasserstoffmenge reduziert, so daß die Dotierstoff­ atome weniger tief in die intrinsische Schicht hineinwandern.
Unter Verwendung der Abscheidungsverfahren, deren Dotierungs­ profile durch die Kurven 7 und 8 dargestellt sind, wurden in noch nicht optimierten Vorversuchen Solarzellen hergestellt. Es wurde eine intrinsische Schicht mit der p-Dotierung entspre­ chend den Kurven 7 und 8 hergestellt, die insgesamt eine Dicke von 500 nm aufwies. Anschließend wurde eine n-Dotierung durch Zumischung von Phosphin (PH3) über eine Schichtdicke von 20 bis 30 nm vorgenommen. Es zeigte sich, daß der durch das erfindungsgemäße Verfahren in die intrinsische Schicht eingebaute Dotierstoff elektronisch aktiv war. Messungen ergaben eine Kurzschlußstromdichte von ca. 10 mA/cm2 und eine Leerlaufspannung von ca. 650 mV.
Selbstverständlich sind auch noch andere Abscheidungsverfahren möglich, um eine amorphe, intrinsische Dünnschicht zu erhalten, in die Dotierstoffatome eingebaut werden, die aus einer vorher aufgetragenen Dotierstoffschicht herausgelöst werden. Beispielsweise ist es möglich, das CVD-Verfahren (chemical-va­ por-deposition) anzuwenden. Es ergeben sich dann bei Substrat­ temperaturen von 250°C und im übrigen gleichen Bedingungen Do­ tierungsprofile, die etwa der Kurve 8 nach Fig. 2 entsprechen.
Das erfindungsgemäße Verfahren zum Einbauen von Dotierstoffato­ men in die intrinsische Schicht läßt sich sowohl für p- als auch für n-Dotierungen anwenden. Wenn isolierende Dotierstoffe verwendet werden, wie Bor für eine p-Dotierung oder Phosphor oder Arsen für eine n-Dotierung, so muß die vorher aufgetragene Dotierschicht so dünn sein, daß sie im wesentlichen vollständig während des Wachstums der intrinsischen Schicht abgebaut wird, so daß keine Isolierschicht bestehen bleibt. Dieses Problem besteht nicht, wenn elektrisch leitende, metallische Dotierstoffe verwendet werden, beispielsweise für eine p-Dotierung Aluminium, Gallium, Indium oder Thallium und für eine n-Dotierung Antimon.
Der erfindungsgemäße Aufbau eines Halbleiters oder Mischhalb­ leiters mit einer amorphen Dünnschicht ist in gleicher Weise wie für amorphe Siliziumschichten (a-Si:H) auch für andere amorphe Mischhalbleiter durchführbar, beispielsweise a-SiC:H, a-SiN:H, a-SiGe:H, a-SiSn:H oder a-SiPb:H sowie auch weitere kein Silizium enthaltende Halbleiter möglich. Entsprechend der Erfindung aufgebaute Halbleiter oder Mischhalbleiter eignen sich nicht nur für Solarzellen, sondern insbesondere auch wegen der Möglichkeit einer großflächigen Schichtabscheidung mit der möglichen gezielten lokalen Dotierung durch nur an bestimmten Orten mit hoher Genauigkeit aufgetragene Bereiche von Dotier­ stoffschichten für die Elektrophotographie, für optische Detektoren oder Feldeffekttransistoren o.dgl.

Claims (5)

1. Halbleiter oder Mischhalbleiter mit einer amorphen Dünn­ schicht aus einem Stoff der vierten Gruppe des Periodensystems, die eine p- oder n-dotierte, eine intrinsische und eine n- oder p-dotierte Schicht aufweist, dadurch gekennzeichnet, daß auf einem Substrat oder einem Kontakt eine einteilige intrinsische Schicht abgeschieden ist, in deren Randzone Dotierstoff einge­ baut ist, dessen Konzentration ausgehend von dem Substrat oder Kontakt mit einem graduellen Dotierungsprofil abnimmt.
2. Verfahren zum Herstellen eines Halbleiters oder Misch­ halbleiters nach Anspruch 1, dadurch gekennzeichnet, daß auf eine einen Dotierstoff enthaltende Schicht der die intrinsische Schicht bildende Stoff abgeschieden wird, wobei die Abschei­ dungsparameter derart gewählt sind, daß während des Schichtauf­ baus im wesentlichen alle Dotierstoffatome aus der den Dotier­ stoff enthaltenden Schicht herausgelöst und in die intrinsische Schicht eingebaut werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Abscheidung der intrinsischen Schicht auf einen metalli­ schen Dotierstoff durchgeführt wird.
4. Verfahren nach Anspruch 2 oder 3 , dadurch gekennzeich­ net, daß die Abscheidung der intrinsischen Schicht bei einer Temperatur des Substrats von ca. 150°C. bis ca. 350°C durch­ geführt wird.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch ge­ kennzeichnet, daß durch die Plasmaparameter der Entladung die Energie und/oder die Anzahl der die intrinsische Schicht auf­ bauenden Radikalen eingestellt wird.
DE19853520626 1985-06-08 1985-06-08 Halbleiter oder mischhalbleiter und verfahren zu seiner herstellung Granted DE3520626A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853520626 DE3520626A1 (de) 1985-06-08 1985-06-08 Halbleiter oder mischhalbleiter und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853520626 DE3520626A1 (de) 1985-06-08 1985-06-08 Halbleiter oder mischhalbleiter und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
DE3520626A1 DE3520626A1 (de) 1986-12-11
DE3520626C2 true DE3520626C2 (de) 1990-03-22

Family

ID=6272807

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853520626 Granted DE3520626A1 (de) 1985-06-08 1985-06-08 Halbleiter oder mischhalbleiter und verfahren zu seiner herstellung

Country Status (1)

Country Link
DE (1) DE3520626A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012653A (ko) * 1992-11-09 1994-06-24 이헌조 박막트랜지스터 제조방법

Also Published As

Publication number Publication date
DE3520626A1 (de) 1986-12-11

Similar Documents

Publication Publication Date Title
DE3153270C2 (de) Verfahren zum Herstellen von dotiertem Halbleitermaterial durch Glimmentladung
DE3881066T2 (de) Dünnschichttransistor.
DE2943211C2 (de) Amorphe Halbleiter auf Silizium- und/oder Germaniumbasis, ihre Verwendung und ihre Herstellung durch Glimmentladung
DE69331522T2 (de) Mikrowellengespeistes abscheideverfahren mit regelung der substrattemperatur.
DE2940994C2 (de)
DE3280455T3 (de) Biegsame photovoltaische Vorrichtung.
DE69636253T2 (de) Verfahren zur Herstellung einer Silizium Solarzelle und so hergestellte Solarzelle
DE4019209C2 (de)
DE3411702C2 (de)
DE69125554T2 (de) Verfahren zur Herstellung einer Solarzelle aus amorphem Silizium
DE3426338C2 (de)
DE3244626A1 (de) Sperrschicht-fotoelement und herstellungsverfahren dafuer
DE3135393A1 (de) Verfahren zum herstellen einer lichtempfindlichen amorphen legierung und diese enthaltendes bauelement
EP0180751A2 (de) Verfahren zum Herstellen von Galliumarsenid-Dünnschicht-Solar-zellen
DE112012003057T5 (de) Verfahren zum Stabilisieren von hydriertem, amorphem Silicium und amorphen, hydrierten Siliciumlegierungen
DE69213759T2 (de) Halbleiter vorrichtung und herstellungsverfahren mittels mikrowellen-niederschlag.
DE2711365C2 (de)
DE3700620A1 (de) Halbleiterkoerper und verfahren zum herstellen desselben
DE102013207490B4 (de) Kosteneffiziente PECVD-Abscheidung mit hoher Leistung für Solarzellen
DE102012104140A1 (de) Verbesserte Emitterstruktur und Verfahren zur Herstellung einer Silicium-Solarzelle mit Heteroübergang
EP0949688A1 (de) Dünnschichtsolarzelle, Verfahren zu deren Herstellung sowie Vorrichtung zur Durchführung des Verfahrens
DE3140139C2 (de)
EP1829117A1 (de) Verfahren zur herstellung einer dünnschichtsolarzelle mit mikrokristallinem silizium sowie schichtfolge
DE3244661A1 (de) Verfahren zur herstellung einer festphasenlegierung
EP0541033A2 (de) Verfahren zur Herstellung von polykristallinen Silizium-Dünnschicht-Solarzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee