DE3519413C2

DE3519413C2 -

Info

Publication number: DE3519413C2
Application number: DE3519413A
Authority: DE
Inventors: Youichiro Itami Hyogo Jp Taki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-05-30
Filing date: 1985-05-30
Publication date: 1988-06-16
Also published as: KR900005231B1; JPS60254823A; US4705968A; KR850008050A; DE3519413A1

Description

Die Erfindung betrifft eine Halbleiterschaltungsvorrichtung nach dem Oberbegriff des Patentanspruchs 1. Sie umfaßt eine erste Menge von Dioden und eine Menge von Transistoren, wobei jeder der Transistoren einen ersten Anschluß, einen zweiten Anschluß und einen dritten Anschluß aufweist und über seinen ersten und zweiten Anschluß leitet, wobei sein dritter Anschluß eine Basiselektrode enthält, an die ein Potential angelegt wird, um den Transistor leitend zu machen.

Fig. 1 zeigt eine konventionelle LSTTL Ausgangsschaltung. In Fig. 1 wird ein Eingangssignal an die Kathode einer SBD-Schottky-Sperrschicht-Diode 1 angelegt. Die Anode der SBD ist über einen Widerstand 2 mit einer Hochpoten tialquelle 3 verbunden. Ein erster Transistor 4 umfaßt einen SBD npn Transistor (Schottky-geklammerter npn Tran sistor). Die Basis des ersten Transistors ist mit der Anode der SBD verbunden, während der Kollektor des ersten Transistors über einen Widerstand 5 mit der Hoch potentialquelle 3 verbunden ist. Ein zweiter Transistor 6 umfaßt einen SBD npn Transistor, der zwischen einem Ausgangsanschluß 7 und einer Niedrigpotentialquelle 8 angeschlossen bzw. verbunden ist, die geerdet ist. Die Basis des zweiten Transistors ist mit dem Emitter des ersten Transistors verbunden. Ein dritter Transistor 9 umfaßt ebenso einen SBD npn Transistor. Der Kollektor des dritten Transistors ist über einen Widerstand 10 mit der Hochpotentialquelle 3 verbunden, wobei der Emitter über einen Widerstand 11 mit der Niedrigpotentialquelle 8 verbunden ist. Seine Basis ist mit dem Kollektor des ersten Transistors verbunden. Ein vierter Transistor 12 umfaßt einen npn Transistor, der zwischen dem Kollektor des dritten Transistors 9 und dem Ausgangsanschluß 7 angeordnet ist. Die Basis des vierten Transistors ist mit dem Emitter des dritten Transistors verbunden.

Eine Darlington-Schaltung umfaßt den dritten und vier ten Transistor 9 und 12 und legt einen Strom von der Hochpotentialquelle 3 an den Ausgangsanschluß 7 an, wenn das Potential am Ausgangsanschluß 7 hoch ist. Der Wider stand 11 leitet den Strom an der Basis des vierten Tran sistors ab.

Ein fünfter Transistor 13 umfaßt einen SBD npn Transi stor. Die Basis des fünften Transistors 15 ist über einen Widerstand 14 mit dem Emitter des ersten Transi stors 4 verbunden, dessen Kollektor über einen Wider stand 15 mit der Basis des zweiten Transistors 6 verbun den ist. Sein Emitter ist mit der Niedrigpotentialquelle 8 verbunden. Der fünfte Transistor 15 entlädt die Ladung an der Basis des zweiten Transistors 6.

Im Betrieb wird ein Niedrigpegeleingangssignal an die Kathode des SBD angelegt. In diesem Zeitpunkt fließt Strom von der Hochpotentialquelle 3 zum Widerstand 2 und die SBD 1, so daß das Potential an der Basis des ersten Transistors 4 geringer ist als die Summe der Basisemi terspannung V _BE ₄ des ersten Transistors 4 und der Basis emitterspannung V _BE ₆ des zweiten Transistors 6. Folg lich sind der erste und zweite Transistor nicht lei tend. Andererseits ist der dritte Transistor 9 leitend und der Strom I _{H 11}, der durch den Widerstand 11 fließt, wird durch die folgende Formel (A) ausgedrückt:

I _{H 11} = (V _CC-V _{BE 9})/R₁₁ . . . (A),

wobei V _CC die Spannung der Hochpotentialquelle, V _{BE 9} die Basisemitterspannung des dritten Transistors 9 und R₁₁ der Widerstandswert des Widerstandes 11 ist. Wenn der dritte Transistor 9 leitend ist, wird das Potential an der Basis des vierten Transistors 12 ausreichend sein, um den vierten Transistor in den leitenden Zustand zu überführen. Ist der zweite Transistor 6 nichtleitend und der vierte Transistor 12 leitend, entsteht ein Hochpegelpotential am Ausgangsanschluß 7.

Wenn ein Hochpegeleingangssignal an die Kathode der SBD 1 angelegt wird, wird das Potential an der Basis des ersten Transistors 4 größer als die Summe der Basisemitterspannung V _{BE 4} des ersten Transistors 4 und der Basisemitterspannung V _{BE 6} des zweiten Transistors 6, so daß erste und zweite Transistor 4 und 6 leitend wird. Der dritte Transistor 9 wird ebenfalls leitend und der Strom I _{L 11} fließt durch den Widerstand 11 und wird durch die folgende Formel oder Gleichung (B) ausgedrückt:

I _L ₁₁ = (V _sat ₄ + V _BE ₆ - V _BE ₉)/R ₁₁. . . (B),

wobei V _sat ₄ die Kollektor-Basissättigungsspannung am ersten Transistor 4 und V _BE ₆ die Basisemitterspannung am zweiten Transistor 6 ist.

Der vierte Transistor 12 ist nichtleitend, weil der Strom I _L ₁₁, der durch den Widerstand 11 fließt, sehr ge ring ist. Als Ergebnis wird der zweite Transistor 6 lei tend und der vierte Transistor 12 wird nichtleitend, so daß die Spannung am Ausgangsanschluß 7 gering ist.

Im allgemeinen beträgt die Durchbruchsspannung BV _ECR eines npn Transistors ungefähr 6 V und die Durchbruchsspannung BV _CEO eines SBD npn Transistors ungefähr 10 V, so daß in der Schaltung nach dem Stand der Technik die Durchbruchspannung der Ausgangsschaltung bestimmt ist durch die Durchbruchsspannung BV _ECR des vierten Transi stors 12, wenn das Ausgangssignal am Ausgangsanschluß 7 hoch ist. Außerdem hängt die Durchbruchsspannung BV _ECR des vierten Transistors 12 ab vom Wert des Widerstandes und ist größer, wenn der Wert des Widerstandes klein oder gering ist (die Durchbruchsspannung BV _ECR wird be rechnet, wenn der Emitter eines Transistors eine an ihn angelegte Spannung aufweist, wobei am Kollektor eine Standardspannung anliegt und wobei der Widerstand 11 zwischen der Basis und der Standardspannung angeschlos sen ist).

Wenn andererseits die Spannung am Ausgangsanschluß hoch ist, fließt ein Teil des Verbraucherstromes I _H ₁₁ von der Hochpotentialquelle 3 über den Widerstand 5, die Basis emitterstrecke des dritten Transistors 9 und den Wider stand 11 zur Niedrigpotentialquelle 8. Daher hängt der Stromverbrauch ab vom Wert des Widerstandes 11 und nimmt bei einem kleineren Wert des Widerstandes zu, wie dies sich aus der Formel (A) ergibt.

Als Ergebnis ist festzustellen, daß die Vorrichtung nach diesem Stand der Technik die folgenden Nachteile aufweist. Wenn die Ausgangsanschlußspannung hoch ist, nimmt der Stromverbrauch I _H ₁₁ zu, wenn der Wert des Widerstandes 11 abnimmt, um die Durchbruchsspannung der Ausgangsschaltung anzuheben, während die Durchbruchsspannung gering wird, wenn der Wert des Widerstandes 11 größer gemacht wird, um den Strom I _H ₁₁ abzusenken.

Wenn andererseits die Ausgangsanschlußspannung gering ist, wenn der vierte Transistor 12 leitend wird, hängt die Durchbruchsspannung der Ausgangsschaltung ab von der Steh-Spannung BV _CEO. Der Verbrauchsstrom I _L ₁₁ ist sehr gering, wie dies klar aus der obigen Formel (B) ersichtlich ist.

Eine integrierte Halbleiterschaltungsvorrichtung der eingangs genannten Art ist aus der US-PS 44 13 194 bekannt.

Es ist Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschaltungsvorrichtung nach dem Oberbegriff des Patentanspruchs 1 zu schaffen, welche eine Ausgangsschaltung mit einer größeren Durchbruchsspannung aufweist. Außerdem soll die Ausgangsschaltung einen geringeren Stromverbrauch aufweisen.

Diese Aufgabe wird mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 1 gelöst.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Eine Ausführungsform der Erfindung wird im folgenden anhand der Zeichnungen näher beschrieben und erläutert. Darin zeigt

Fig. 1 eine schematische Schaltung einer konventio nellen LSTTL Ausgangsschaltung,

Fig. 2 eine schematische Schaltung einer LSTTL Ausgangsschaltung nach der vorliegenden Erfindung, und

Fig. 3 ein Diagramm zur Erklärung der in den Schal tungen der Fig. 1 und 2 verwendeten Symbole.

In den Fig. 1 und 2 sind ähnliche Elemente entsprechend bezeichnet. Mit Bezug auf Fig. 2 umfaßt eine vierte Transistorschaltung 16 einen SBD npn Transistor mit einem npn Transistor 16 a und einer SBD 16 b, um die Durchbruchsspannung des npn Transistors 16 a zu erhöhen. Die Anode des SBD 16 b ist mit der Basis des Transistors 16 a verbunden. Die Kathode des SBD 16 b ist mit dem Kol lektor des Transistors 16 a verbunden. Der Transistor 16 a ist außerdem zwischen dem Kollektor des dritten Transi stors 9 und dem Ausgangsanschluß 7 angeordnet. Die Ba sis des Transistors 16 a ist mit dem Emitter des dritten Transistors 9 verbunden. Die Darlington-Schaltung umfaßt den dritten und vierten Transistor 9 und 16 und legt einen Strom von der Hochpotentialquelle 3 an den Aus gangsanschluß 7 an, wenn der Ausgang des Ausgangsan schlusses hoch ist. Die Anode eines SBD 17 ist mit der Basis des Transistors 16 a über einen Widerstand 18 ver bunden. Die Kathode des SBD 17 ist mit dem Ausgangsan schluß 7 verbunden. Die SBD 17 wird für das Ansteigen bzw. Erhöhen der Durchbruchsspannung des vierten Tran sistors 16 verwendet, wenn das Ausgangspotential am Aus gangsanschluß 7 hoch ist. Der Widerstand 18 ist zum Ab leiten des Stromes an der Basis des Transistors 16 a vor gesehen. Der Widerstand 18 kann durch den Widerstand 5 der leitenden Schicht während der Vorrichtungsherstel lung ersetzt werden.

Wenn ein Niedrigpegeleingangssignal an die Kathode des SBD 1 angelegt wird, fließt ein Strom von der Hochpo tentialquelle 3 zum Widerstand 2 und die SBD 1, so daß das Potential an der Basis des ersten Transistors gerin ger ist als die Summe der Basisemitterspannung V _BE ₄ des ersten Transistors 4 und der Basisemitterspannung V _BE ₆ des zweiten Transistors 6. Folglich werden der erste und zweite Transistor 4 und 6 nichtleitend. Das Poten tial an der Basis des dritten Transistors 9 ist nahezu das gleiche, als das Potential an der Hochpotentialquel le 3, so daß der dritte Transistor 9 und der npn Transi stor 16 a des vierten Transistors 16 leitend werden. Folg lich wird ein Hochpotential an den Ausgangsanschluß ange legt. In diesem Zeitpunkt ist der zweite Transistor 6 nichtleitend und der Strom fließt nicht in die SBD 17 und den Widerstand 18. Hieraus resultiert ein niedrige rer Stromverbrauch am Schaltungsausgang.

Wenn ein Hochpegeleingangssignal an die Kathode der SBD 1 angelegt wird, ist das Potential an der Basis des ersten Transistors 4 höher als die Summe der Basisemit terspannung V _BE ₄ des ersten Transistors 4 und dem Basis emitterspannungsabfall V _BE ₆ des zweiten Transistors 6, so daß der erste und zweite Transistor 4 und 6 leitend werden. Da die SBD 17 und der zweite Transistor 6 zwi schen dem Emitter des dritten Transistors 9 und der Niedrigpotentialquelle 8 angeordnet sind und da der erste Transistor 4 leitend ist, wird der dritte Transi stor 9 nichtleitend. Da die Ladung an der Basis des npn Transistors 16 a entladen wird über den Widerstand 18, die SBD 17 und dem zweiten Transistor 6, wird der npn Transistor 16 a ebenfalls nichtleitend. Folglich er scheint ein Niedrigpegelausgangssignal am Ausgangsan schluß 7.

Da in der Ausgangsschaltung nach der vorliegenden Er findung der vierte Transistor 16 a eine SBD npn Transi storschaltung mit einem npn Transistor 16 a und der SBD 16 b aufweist, die zwischen der Basis und dem Kollektor des npn Transistors 16 a angeschlossen ist, wird die Durchbruchsspannung BV _CEO des vierten Transistors er höht. Folglich wird die Durchbruchsspannung der Ausgangs schaltung erhöht, wenn das Ausgangspotential am Ausgangs anschluß 7 hoch ist.

Claims

1. Integrierte Halbleiterschaltungsvorrichtung, umfas send eine erste Menge von Dioden und eine Menge von Transistoren, wobei jeder der Transistoren einen ersten Anschluß, einen zweiten Anschluß und einen dritten Anschluß aufweist und über seinen ersten und zweiten Anschluß leitet, wobei sein dritter Anschluß eine Basiselektrode enthält, an die ein Potential an gelegt wird, um den Transistor leitend zu machen, wo bei die Vielzahl der Transistoren gekennzeichnet ist durch
einen ersten Transistor, dessen dritter Anschluß an die Eingangssignalleitung angeschlossen ist, und des sen erster Anschluß mit einer ersten Potentialquelle verbunden ist,
einen zweiten Transistor, dessen dritter Anschluß mit dem zweiten Anschluß des ersten Transistors verbunden ist, dessen zweite Elektrode an eine zweite Potential quelle angeschlossen ist und dessen erster Anschluß mit einem Ausgangsanschluß verbunden ist,
einen dritten Transistor, dessen dritter Anschluß mit dem ersten Anschluß des ersten Transistors verbunden ist, und dessen erster Anschluß an die erste Potential quelle angeschlossen ist, und
einen vierten Transistor, zwischen dessen ersten und dritten Anschlüssen die erste Menge der Dioden vorge sehen ist, dessen dritter Anschluß außerdem an den zweiten Anschluß des dritten Transistors angeschlossen ist, dessen zweiter Anschluß mit dem Ausgangsanschluß verbunden ist und dessen erster Anschluß außerdem mit dem ersten Anschluß des dritten Transistors verbunden ist, wobei die erste Menge der Dioden außerdem eine zweite Diode aufweist, die zwischen dem ersten An schluß des zweiten Transistors und dem dritten Anschluß des vierten Transistors vorgesehen ist.

2. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß außerdem eine zweite Menge von Dioden vorgesehen ist, wobei zwischen den ersten und dritten Anschlüssen jeder der ersten, zweiten und dritten Transistoren die zweite Menge der Dioden vorgesehen ist.

3. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jede der Dioden in der ersten und zweiten Menge von Dioden eine Schottky-Sperrschicht-Diode aufweist.

4. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß außerdem eine Eingangsdiode vorgesehen ist, welche zwischen der Eingangssignalleitung und dem dritten Anschluß des ersten Transistors vorgesehen ist.