DE3510425C2 - - Google Patents

Info

Publication number
DE3510425C2
DE3510425C2 DE19853510425 DE3510425A DE3510425C2 DE 3510425 C2 DE3510425 C2 DE 3510425C2 DE 19853510425 DE19853510425 DE 19853510425 DE 3510425 A DE3510425 A DE 3510425A DE 3510425 C2 DE3510425 C2 DE 3510425C2
Authority
DE
Germany
Prior art keywords
output
pulse
input
inputs
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19853510425
Other languages
English (en)
Other versions
DE3510425A1 (de
Inventor
Gerhard Dipl.-Ing. Steuerwald
Guenter Dipl.-Ing. 6800 Mannheim De Bange
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri AG Germany
Original Assignee
Asea Brown Boveri AG Germany
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AG Germany filed Critical Asea Brown Boveri AG Germany
Priority to DE19853510425 priority Critical patent/DE3510425A1/de
Publication of DE3510425A1 publication Critical patent/DE3510425A1/de
Application granted granted Critical
Publication of DE3510425C2 publication Critical patent/DE3510425C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0256Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults injecting test signals and analyzing monitored process response, e.g. injecting the test signal while interrupting the normal operation of the monitored system; superimposing the test signal onto a control signal during normal operation of the monitored system

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

Die Erfindung bezieht sich auf eine Einrichtung zur Prü­ fung von Peripheriegeräten bei Mikrocomputer- oder Pro­ zeßrechnersystemen gemäß dem Oberbegriff der nebengeord­ neten Ansprüche 1, 3, 4 und 8. Die Erfindung bezieht sich desweiteren auf ein Verfahren zum Betreiben der Einrichtung.
Eine solche Einrichtung ist aus der DE-OS 21 30 917 be­ kannt. Dort wird ein System zum Prüfen eines Einga­ be-/Ausgabesteuerwerks in einem Rechnersteuersystem be­ schrieben bei dem zwischen der Prozeßeinheit und einer Eingabe- und Ausgabeschaltung eines Eingabe-/Ausgabe­ steuerwerks ein Sperrgatter und eine ODER-Schaltung vor­ gesehen sind. Der Rechner führt dem Sperrgatter ein den Prüfzustand herstellendes Prüfschrittsignal zu, worauf das Eingabe-/Ausgabesteuerwerk von der Prozeßeinheit ge­ trennt wird. Anschließend führt der Rechner der Eingabe­ Schaltung und der Ausgabeschaltung über die ODER-Schal­ tung ein Prüfsignal zu. Der Rechner liest das Ausgangs­ signal der Eingabe- und der Ausgabeschaltung und prüft dadurch diese Schaltungen. Wesentlich bei diesem System ist, daß der Signalfluß zwischen peripherer Prozeßein­ heit und Rechner während der Prüfung zu unterbrechen ist.
Aus Elektronische Rechenanlagen, Heft 4, 1978, Seite 186 bis 194 ist ein Weg zur kostengünstigen Prüfung von Mi­ kroprozessor-Bauelementen und Mikrocomputern bekannt. Dabei erfolgt die Überprüfung der Mikroprozessor-Zen­ traleinheit und der Schnittstellenbausteine durch schrittweise Verifizierung aller Befehle mit kritischen Datenmustern unter Benutzung standardisierter Tester­ stellungsvorschriften. Im Fehlerfall wird vor Abbruch des Testprogrammes ein Fehlercode auf ein externes Zu­ satzgerät ausgegeben, wodurch eine Diagnose der Fehler­ ursache erfolgen kann.
Eine ähnliche Einrichtung zur Fehlererkennung bei Mikro­ computer oder Prozeßrechnersystemen ist aus den BBC- Nachrichten 1981, Heft 10, Seite 343 bis 352 bekannt und ist beispielsweise bei der Antriebssteuerung von Dreh­ stromlokomotiven oder bei der Fernsteuerautomatik für Schiffshauptmaschinen einsetzbar.
Dabei werden Systemprüfungen, die einen größeren Zeit­ aufwand erfordern, mit Hintergrundprogrammen in Zeiten mit geringer Rechnerauslastung durchgeführt. Eine ent­ sprechende Kontrolle stellt dabei sicher, daß die Hin­ tergrundprogramme auch tatsächlich in festgelegten Ab­ ständen vollständig durchgeführt werden. Ziel dieser Tests ist, die Fehleroffenbarungszeit zu verringern und die überwachten Funktionsanteile zu vergrößern. Zu den wichtigsten Testprogrammen gehören die Blocksicherung für Festwertspeicher und der Test der Schreib-Lese-Spei­ cher. Beim Festwertspeicher-Test überprüft der Rechner die Programmbefehlssätze und die festgespeicherten Da­ ten. Der Schreib-Lese-Speicher wird auf die Fähigkeit überwacht, jede beliebige Zeichenkombination korrekt aufzunehmen, veränderungsfrei zu speichern und fehler­ frei wieder abzugeben.
Bei diesen bekannten Überwachungssystemen ist es jedoch nicht vorgesehen, neben der Mikrocomputer-Zentraleinheit auch die Mikrocomputer-Peripherie einem Test zu unter­ ziehen.
Der Erfindung liegt die Aufgabe zugrunde, eine Einrich­ tung zur Prüfung von Peripheriegeräten bei Mikrocompu­ ter- oder Prozeßrechnersystemen anzugeben, bei der der fest verdrahtete Signalfluß zwischen zentraler Rechen­ einheit und Peripheriegerät während der Prüfung nicht unterbrochen werden muß.
Diese Aufgabe wird alternativ durch die in den Ansprü­ chen 1, 3, 4 und 8 gekennzeichneten Merkmale gelöst.
Die mit der Erfindung erzielbaren Vorteile bestehen ins­ besondere darin, daß die angegebene Einrichtung wenig aufwendig ist und eine lückenlose Kontrolle aller Peri­ pheriegeräte ermöglicht. Zur Anpassung der Peripheriege­ räte an das Testverfahren ist nur wenig Zusatzaufwand nötig. Der Betriebszustand "Prüfen" ist ohne Rückwirkun­ gen auf den Prozeß herstellbar.
Vorteilhafte Ausgestaltungen der erfindungsgemäßen Ein­ richtung sowie Verfahren zum Betreiben der Einrichtung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird nachstehend anhand der in den Zeich­ nungen dargestellten Ausführungsbeispiele erläutert. Es zeigt
Fig. 1 eine Einrichtung zum offline-Test von Periphe­ riegeräten eines Prozeßrechners oder Mikrocom­ puters,
Fig. 2 eine online-Prüfung von Impulsgebern,
Fig. 3 eine online-Prüfung von analogen dynamischen Betriebswerten,
Fig. 4 eine Variante beim offline-Test von Eingabege­ räten für Impulseingaben,
Fig. 5 eine Variante beim offline-Test von Ausgabege­ räten für binäre Ausgaben,
Fig. 6 eine Variante beim offline-Test von Ausgabege­ räten für Impulsausgaben.
In der Fig. 1 ist eine Einrichtung zum offline-Test von Peripheriegeräten eines Prozeßrechners oder eines Mikro­ computers dargestellt. Eine zentrale Recheneinheit 1, insbesondere ein Prozeßrechner oder ein Mikrocomputer ist mit verschiedenen Peripheriegeräten verbunden, und zwar z. B. mit einem Eingabegerät 2 für binäre Eingaben, einem Eingabegerät 3 für analoge Eingaben, einem Einga­ begerät 4 für Impulseingaben, einem Ausgabegerät 5 für binäre Ausgaben, einem Ausgabegerät 6 für analoge Ausga­ ben und zwei Ausgabegeräten 7, 8 für Impulsausgaben. Während des Normalbetriebes empfängt der Prozeßrechner 1 in bekannter Weise Signale von den Eingabegeräten 2, 3 und 4 und steuert die Ausgabegeräte 5, 6, 7 und 8 ent­ sprechend an. Für den Test der Peripheriegeräte besitzt der Prozeßrechner 1 ein zusätzliches Diagnoseprogramm oder einen eigenen Diagnoserechner.
Das Eingabegerät 2 für binäre Eingaben weist z. B. drei binäre Eingabekanäle E 1, E 2, E 3 auf, die jeweils mit den ersten Eingängen zugeordneter ODER-Gatter 9 verbunden sind. Diese Eingabekanäle E 1...E 3 sind z. B. an die Schaltkontakte prozeßseitiger Schütze 10 (z. B. Hilfs­ schütze zur Schaltzustandsmeldung von Schaltgeräten) oder an potentialfreie Hilfskontakte anderer Eingabeele­ mente angeschlossen, die im angezogenen Zustand eine Betriebsspannung UB als binäres "1"-Signal an das Einga­ begerät 2 durchschalten. Bei offenen Schützkontakten liegt dem Eingabegerät ein "0"-Signal an.
Die zweiten Eingänge der ODER-Gatter 9 sind miteinander über einem Summenprüfeingang PE 1 verbunden und dem Aus­ gang eines Prüfschalters 11 zugeleitet. Der Steuerein­ gang des Prüfschalters 11 ist über einen binären Vorga­ bekanal BV mit dem Prozeßrechner 1 verbunden. Der Ein­ gang des Schalters 11 ist an den ersten Umschaltkontakt eines Umschalters 12 angeschlossen, dessen zweiter Um­ schaltkontakt mit den Schaltkontakten der prozeßseitigen Schütze 10 verbunden ist. Am Eingang des Umschalters 12 liegt die Betriebsspannung UB an. Der Steuereingang des Umschalters 12 ist über einen binären Kanal BT an den Prozeßrechner 1 angeschlossen. Der Umschalter 12 kann alternativ hierzu als manuell bedienbarer Prüfschalter ausgebildet sein.
Die den Ausgängen der ODER-Gatter 9 zugeordneten poten­ tialgetrennten Ausgänge des Eingabegerätes 2 für binäre Eingaben sind direkt mit dem Prozeßrechner 1 verbunden.
Während des normalen Betriebes wird die Betriebsspannung UB über den Umschalter 12 an die Schaltkontakte der pro­ zeßseitigen Schütze 10 gelegt und das Eingabegerät 2 empfängt je nach Schaltzustand des Schützes 10 oder der Hilfskontakte binäre "1"- bzw. "0"-Signale als Stellgrö­ ße (Meldungen, Dateneinsteller). Der Prüfschalter 11 ist offen, so daß den zweiten Eingängen der ODER-Gatter 9 jeweils "0"-Signale vorliegen.
Zum Test des Eingabegerätes 2 wird der Umschalter 12 in die Stellung "Prüfen" gebracht, d. h. die Spannung UB wird an den Prüfschalter 11 gelegt. Gleichzeitig wird die Spannungsversorgung der Schütze 10 oder der Hilfs­ kontakte unterbrochen. Diese Umschaltung wird z. B. durch ein Signal auf den binären Kanal BT vom Prozeßrechner 1 veranlaßt. Zur Vorgabe eines "0"-Signales bleibt der Prüfschalter 11 offen, so daß alle Eingänge der ODER- Gatter 9 mit "0"-Signalen versorgt werden. Zur Vorgabe von "1"-Signalen wird der Prüfschalter 11 durch ein Si­ gnal auf dem binären Vorgabekanal BV geschlossen, so daß den zweiten Eingängen der ODER-Gatter 9 die Betriebs­ spannung UB über den Summenprüfeingang PE 1 als "1"-Si­ gnal zugeführt wird. Die Auswertung, ob die Vorgaben des "0"- bzw. des "1"-Signales im Prozeßrechner 1 richtig ankommen, erfolgt mit Hilfe des zusätzlichen Diagnose­ programms oder des übergeordneten Diagnoserechners. Eventuell fehlerhafte Eingabekanäle werden erkannt und lokalisiert.
Das Ausgabegerät 5 für binäre Ausgaben ist ebenfalls über mehrere Leitungen - im Ausführungsbeispiel über drei Leitungen - direkt mit dem Prozeßrechner 1 verbun­ den. Diese Leitungen sind an die Eingänge von Schaltstu­ fen 13 angeschlossen, deren Ausgänge mit den Anoden von Dioden 14 und mit den Erregerspulen von Schaltrelais 15 verbunden sind. Die weiteren Anschlüsse der Schaltre­ lais-Erregerspulen liegen auf Betriebsspannung. Die mit­ einander verbundenen Kathoden der Dioden 14 sind über einen gemeinsamen Prüfeingang BP am Prozeßrechner 1 an­ geschlossen.
Die Schaltkontakte der Relais 15 sind mit Ausgangskanä­ len A 1, A 2, A 3 verbunden. Bei Vorliegen eines "1"-Signa­ les am Eingang einer der Schaltstufen 13 wird die Schaltstufe leitend und die Schaltkontakte des zugeord­ neten Relais 15 werden geschlossen.
An die Ausgabekanäle A 1...A 3 sind als Prozeßstellglieder z. B. Schaltgeräte über eine eigene Spannungsquelle ange­ schlossen. Während des normalen Betriebes steuert der Prozeßrechner 1 diese Schaltgeräte über das Ausgabegerät 5 potentialfrei an (Steuerbefehle).
Zum Test des Ausgabegerätes 5 wird die Betriebsspannung der nachgeordneten Schaltgeräte ausgeschaltet. Durch den Prozeßrechner 1 werden in einem ersten Schritt die Schaltstufen 13 mit "1"-Signalen beaufschlagt. Folglich sind die Schaltstufen 13 leitend und die Schaltrelais 15 werden angesteuert. Das über die Dioden 14 abgegriffene und dem Prozeßrechner 1 über den Prüfausgang BP zugelei­ tete Signal weist bei intakten Ausgabekanälen den "0"-Status auf. In einem zweiten Schritt werden sukzes­ sive die Schaltstufen 13 vom Prozeßrechner 1 mit "0"-Signalen beaufschlagt und bei jeder Vorgabe eines "0"-Signales wird das Signal des Prüfausgangs BP auf den "1"-Status vom Prozeßrechner 1 überprüft. Weist das Sig­ nal des Prüfausganges BP trotz Vorgabe eines "0"-Signa­ les den "0"-Status auf, so ist der entsprechende Ausga­ bekanal A 1...A 3 defekt.
Das Eingabegerät 3 für analoge Eingaben weist z. B. drei analoge Eingabekanäle E 4, E 5, E 6 auf, die jeweils mit den ersten Eingängen zugeordneten Additionsstellen 16 verbunden sind. Die jeweils zweiten Eingänge der Additi­ onsstellen 16 sind miteinander verbunden und über einen Prüfeingang PE 2 an den Ausgang eines Umschalters 17 an­ geschlossen.
Der Steuereingang des Umschalters 17 wird über einen analogen Vorgabekanal AV vom Prozeßrechner 1 angesteu­ ert. Alternativ hierzu kann der Umschalter 17 auch als manuell bedienbarer Prüfschalter ausgebildet sein. Der Umschalter 17 besitzt drei wahlweise schaltbare Eingän­ ge, und zwar einen spannungslosen ersten Eingang, einen zweiten Eingang mit einer definierten positiven Spannung +U und einem dritten Eingang mit einer definierten nega­ tiven Spannung -U.
Die Ausgänge der Additionsstellen 16 sind jeweils mit Verstärkern 18 beschaltet. Die den Ausgängen der Ver­ stärker 18 entsprechenden Ausgänge des Eingabegerätes 3 für anloge Eingaben sind direkt mit dem Prozeßrechner 1 verbunden.
Während des normalen Betriebes werden dem Prozeßrechner über die analogen Eingabekanäle E 4...E 6 des Eingabegerä­ te 3 Stellgrößen wie z. B. Temperaturmeßwerte, Druckmeß­ werte, Strommeßwerte, Spannungswerte sowie weitere Ist- und Sollwerte als analoge Spannungen zugeführt. Der Um­ schalter 17 ist auf den spannungslosen ersten Eingang geschaltet.
Zum Test des Eingabegerätes 3 werden in einem ersten Schritt die Signalpegel der analogen Eingabekanäle E 4...E 6 vom Prozeßrechner 1 gemessen und abgespeichert. Danach wird in einem zweiten Schritt der Umschalter 17 über den analogen Vorgabekanal AV derart angesteuert, daß die definierte positive Spannung +U über den Prüf­ eingang PE 2 an die Additionsstellen 16 gelangt. Die durch das Übertragungsverhalten der Eingabekanäle be­ dingten Änderungen werden vom Prüfprogramm erfaßt und kontrolliert. In einem dritten Schritt wird den Additi­ onsstellen 16 über den Umschalter 17 die definierte ne­ gative Spannung -U zugeleitet und die dadurch bedingten Änderungen werden in gleicher Weise vom Prozeßrechner 1 kontrolliert. Eventuell fehlerhafte Eingabekanäle werden erkannt und lokalisiert.
Bei bestimmten Istwertgebern, z. B. Stromerfassung, kann sich die Additionsstelle 16 auch im Geber selbst befin­ den, so daß in diesem Fall beim Test auch das Verhalten der Übertragungsleitung vom Istwertgeber zum Eingabege­ rät 3 berücksichtigt wird.
Das Ausgabegerät 6 für analoge Ausgaben ist ebenfalls über mehrere Leitungen - im Ausführungsbeispiel über drei Leitungen - direkt mit dem Prozeßrechner 1 verbun­ den. An diese Leitungen sind über Verstärker 19 Ausgabe­ kanäle A 4, A 5, A 6 angeschlossen. An jedem Ausgabekanal liegt eine Diode 20 mit ihrer Kathode. Die miteinander verbundenen Anoden dieser Dioden 20 werden einer Kipp­ stufe 21 zugeführt, die ausgangsseitig (AP-) am Prozeß­ rechner 1 liegt.
An jedem Ausgabekanal A 4...A 6 liegt ferner eine Diode 22 mit ihrer Anode. Die untereinander verbundenen Kathoden dieser Dioden 22 werden einer weiteren Kippstufe 23 zu­ geleitet, die ausgangsseitig (AP+) am Prozeßrechner 1 liegt.
Das Ausgabegerät 6 dient während des normalen Betriebes z. B. zur analogen Ansteuerung von Prozeß-Stellgliedern, z. B. von Stellwiderständen usw.
Das Prüfverfahren zum Test des Ausgabegerätes 6 gleicht dem im Zusammenhang mit dem Ausgabegerät 5 beschriebenen Verfahren, d. h. die Vorgabe erfolgt selektiv für jeden Kanal und die Abfrage erfolgt summarisch über veroderte Ausgänge. In einem ersten Schritt wird vom Prozeßrechner 1 eine Prüfspannung "0" vorgegeben. Bei intaktem Ausga­ begerät 6 dürfen die beiden Kippstufen 21, 23 nicht an­ sprechen. In einem zweiten Schritt wird vom Prozeßrech­ ner 1 sukzessive eine negative Prüfspannung an die ein­ zelnen Verstärker 19 vorgegeben. Bei intakten Kanälen spricht jeweils die Kippstufe 21 an und gibt über den Minimalwert-Ausgabekanal AP- ein Signal an den Prozeß­ rechner 1 ab. In einem dritten Schritt wird vom Prozeß­ rechner sukzessive eine positive Prüfspannung an die einzelnen Verstärker 19 vorgegeben. Bei intakten Kanälen spricht jeweils die Kippstufe 23 an und gibt über den Maximalwert-Ausgabekanal AP+ ein Signal an den Prozeß­ rechner 1 ab.
Das Eingabegerät 4 für Impulseingaben weist z. B. drei Impuls-Eingabekanäle E 7, E 8, E 9 auf, die jeweils an die ersten Eingänge zugeordneter Exklusiv-ODER-Gatter 24 an­ geschlossen sind. Die zweiten Eingänge dieser Exklusiv- ODER-Gatter 24 sind miteinander verbunden und liegen über einem Prüfeingang PE 3 am Ausgang einer Schaltstufe 25. Der Steuereingang dieser Schaltstufe 25 ist an einen Impuls-Vorgabekanal IV des Prozeßrechners 1 angeschlos­ sen. Die den Ausgängen der Gatter 24 zugeordneten Aus­ gänge des Eingabegerätes 4 sind direkt mit dem Prozeß­ rechner 1 verbunden.
Während des normalen Betriebes empfängt der Prozeßrech­ ner 1 über das Eingabegerät 4 z. B. Impulsreihen von Drehzahlimpulsgebern oder Einzelimpulse eines di/dt-Ge­ bers als Stellgrößen. Die Auswertung der Frequenz- bzw. Zeitinformation erfolgt im Prozeßrechner 1.
Im Betriebszustand "Prüfen" ist sichergestellt, daß an den Eingängen E 7...E 9 keine Impulsreihen anfallen. Zum Test des Eingabegerätes 4 wird der Impuls-Vorgabekanal IV vom Prozeßrechner 1 aktiviert. Die Schaltstufe 25 beaufschlagt infolgedessen die Gatter 24 über den Prü­ feingang PE 3 mit einer geeigneten Pulsspannung. Da Si­ gnaländerungen über die Gatter 24 bewirkt werden, dürfen die Eingabekanäle E 7...E 9 dabei statisch auf "0"- oder "1"-Signal liegen, was z. B. bei angeschlossenen Gebern möglich ist. Die Auswertung der vom Impuls-Vorgabekanal abgegebenen und vom Prozeßrechner 1 empfangenen Fre­ quenz- bzw. Zeitinformation erfolgt im Prozeßrechner 1. Eventuell defekte Impuls-Eingabekanäle werden erkannt und lokalisiert.
Die Ausgabegeräte 7 bzw. 8 für Impulsausgaben sind über mehrere Leitungen - im Ausführungsbeispiel über jeweils drei Leitungen - direkt mit dem Prozeßrechner 1 verbun­ den. An diese Leitungen sind über Verstärker 26 Ausgabe­ kanäle A 7, A 8, A 9 beim Gerät 7 bzw. Ausgabekanäle A 10, A 11, A 12 beim Gerät 8 angeschlossen. An jedem Ausgabeka­ nal liegt eine Diode 27 mit ihrer Anode. Die miteinander verbundenen Kathoden der dem Ausgabegerät 7 zugeordneten Dioden 27 liegen an einem ersten Eingang einer Auswer­ tungsstufe 28. Der zweite Eingang dieser Auswertungsstu­ fe 28 ist mit den Kathoden der dem Ausgabegerät 8 zuge­ ordneten Dioden verbunden.
Der Steuereingang der Auswertungsstufe 28 liegt über einem Startsignalkanal IPS am Prozeßrechner 1. Die Aus­ gänge der Auswertungsstufe 28 sind über Fehlersignalka­ näle IP 1, IP 2 mit dem Prozeßrechner 1 verbunden.
Die Ausgabegeräte 7 und 8 dienen während des normalen Betriebes z. B. zur Abgabe von Bitmustern an binär anzu­ steuernde Prozeß-Stellglieder. Diese Bitmuster werden vom Prozeßrechner 1 erzeugt und über die Geräte 7, 8 entsprechend verstärkt weitergegeben.
Zum Test der Ausgabegeräte 7 und 8 gibt der Prozeßrech­ ner 1 festgelegte Bitmuster an die Verstärker 26 ab. Gleichzeitig empfängt die Auswertungsstufe zu Beginn eines Bitmusters ein Startsignal über den Kanal IPS vom Rechner 1. Die Auswertungsstufe 28 überprüft die an den Ausgabekanälen A 7...A 12 anstehenden Bitmuster auf Rich­ tigkeit und gibt ein Fehlersignal über den Kanal IP 1 an den Rechner 1b, falls ein Bitmuster der Kanäle A 7...A 9 fehlerhaft ist. Bei einem fehlerhaften Bitmuster an ei­ nem der Kanäle A 10...A 12 empfängt der Rechner 1 ein Feh­ lersignal von der Auswertungsstufe 28 über den Kanal IP 2. Auch bei diesem Test gilt wiederum das Prinzip der selektiven Ansteuerung der einzelnen Ausgabekanäle und der summarischen Abfrage über veroderte Ausgänge. Wahl­ weise kann die Impulsauswertung durch das Prüfprogramm im Rechner 1 erfolgen.
Parallel an beiden Geräten 7, 8 anstehende bzw. überlap­ pende Impulse müssen beim Test auch beiden Geräten 7, 8 parallel vorgegeben werden. Durch die beiden getrennten Eingänge der Auswertungsstufe 28 erfolgt eine parallele Auswertung.
Die vorab beschriebenen offline-Tests können während Be­ triebspausen durchgeführt werden. Gewisse Funktionen, z. B. Drehzahlimpulsgeber, können jedoch während einer Betriebspause, z. B. bei Stillstand eines Antriebs, nicht überprüft werden. In diesem Fall werden derartige Funk­ tionen betriebsmäßig überwacht.
In Fig. 2 ist hierzu beispielhaft eine online-Prüfung von Impulsgebern dargestellt. Es ist ein Eingabegerät 4 für Impulseingaben vorgesehen, das wie unter Fig. 1 be­ schrieben aufgebaut und mit dem Prozeßrechner 1 ver­ schaltet ist. Zusätzlich ist eine Überwachungsschaltung mit Speicher 29 vorhanden, die eingangsseitig mit den Eingabekanälen E 7, E 8 verbunden ist. Diese Eingabekanäle E 7, E 8 sind an Drehzahlimpulsgeber angeschlossen.
Um eine spannungsausfallsichere Speicherung von Störun­ gen zu gewährleisten, wird die Überwachungsschaltung 29 von einer eigenen, gegen Ausfall gesicherten Spannungs­ quelle US versorgt. Der Prozeßrechner 1 ist über einen Impulsspeicherkanal IS und einen Impulsfehlerkanal IF mit der Überwachungsschaltung 29 verbunden. Während des normalen Betriebes werden die Drehzahlimpulsgeber mit Hilfe der Überwachungsschaltung 29 kontrolliert. Fehler­ zustände werden registriert, spannungsausfallsicher ge­ speichert und stehen zur Auswertung zur Verfügung. Durch ein Signal des Rechners 1 über den Impulsspeicherkanal IS wird die Überwachungsschaltung 29 veranlaßt, even­ tuell während des Betriebes aufgetretene Fehlerzustände über den Impulsfehlerkanal IF an den Prozeßrechner 1 zu melden.
In Fig. 3 ist als weiteres Beispiel einer betriebsmäßi­ gen Überwachung eine online-Prüfung von analogen dynami­ schen Betriebswerten dargestellt. Es ist ein Eingabege­ rät für analoge Eingaben 3 vorgesehen, das wie unter Fig. 1 beschrieben aufgebaut und mit dem Prozeßrechner 1 verschaltet ist. Zusätzlich ist eine Überwachungsschal­ tung mit Speicher 30 vorhanden, die eingangsseitig mit den Eingabekanälen E 4, E 5 verbunden ist. Diese Eingabe­ kanäle E 4, E 5 sind an analoge Meßwertgeber für Betriebs­ werte wie Spannungen und Ströme angeschlossen. Alterna­ tiv hierzu kann die Überwachung und Steuerung auch vom Prozeßrechner 1 durchgeführt werden.
Um äußere Einflüsse bei Grenzwertüberschreitungen dieser dynamischen Betriebswerte lokalisieren zu können (z. B. Fahrdrahtspannungsunregelmäßigkeiten bei einer Loksteue­ rung), können der Überwachungsschaltung 30 über einen Kanal UD Uhrzeit und Datum der Grenzwertüberschreitung eingegeben werden. Der Prozeßrechner 1 ist über einen analogen Speicherkanal AS und einen analogen Grenzwert­ kanal AG mit der Überwachungsschaltung 30 verbunden.
Während des normalen Betriebes werden die an den Einga­ bekanälen E 4, E 5 anstehenden analogen Betriebswerte von der Überwachungsschaltung 30 kontrolliert. Die Grenzwer­ te werden registriert und gespeichert. Durch ein Signal des Rechners 1 über den analogen Speicherkanal AS wird die Überwachungsschaltung 30 veranlaßt, die während des Betriebes aufgetretenen Grenzwerte über den analogen Grenzwertkanal AG an den Prozeßrechner 1 zu melden.
In Fig. 4 ist eine Variante beim offline-Test von Einga­ begeräten 4 für Impulseingaben dargestellt. Dabei werden Frequenz- bzw. Impulsdauer im Eingabegerät 4 direkt aus­ gewertet. Zu diesem Zweck ist ein Auswerteteil 31 vorge­ sehen, das die Ausgangssignale des Eingabegerätes 4 emp­ fängt und auswertet. Zu Beginn der Pulsspannung wird dem Auswerteteil 31 wie der Schaltstufe 25 ein Startsignal über den Impuls-Vorgabekanal IV zugeleitet. Wird vom Auswerteteil 31 eine fehlerhafte Pulsspannung erkannt, so wird dem Prozeßrechner 1 über einen Impulsauswerteka­ nal IA ein binäres Fehlersignal zugeleitet. Diese Va­ riante beim Test von Eingabegeräten 4 für Impulseingabe eignet sich besonders bei der di/dt-Erfassung. In diesem Fall können z. B. passende Grenzwert-Pulse zugeführt wer­ den, die den Auswerteteil 31 gerade zum bzw. gerade noch nicht zum Ansprechen bringen.
In Fig. 5 ist eine Variante beim offline-Test von Ausga­ begeräten 5 für binäre Ausgaben dargestellt. Dabei sind die Kollektoren der Schalttransistoren 13 nicht mit Hil­ fe der Dioden 14 verodert, sondern die Kollektoran­ schlüsse der Schalttransistoren 13 sind jeweils mit Ein­ gängen eines Exklusiv-ODER-Gatters 32 verbunden. Aus­ gangsseitig ist das Exklusiv-ODER-Gatter 32 über den Prüfeingang BP am Prozeßrechner 1 angeschlossen. Die übrige Beschaltung ist wie unter Fig. 1 beschrieben.
Im Unterschied zum Ausgabegerät 5 gemäß Fig. 1 wird beim Ausgabegerät 5 gemäß Fig. 5 erkannt, wenn beim sukzessi­ ven Durchschalten der Ausgabekanäle A 1...A 3 neben der gewünschten Schaltstufe noch eine weitere Schaltstufe (oder mehrere weitere Schaltstufen) ansprechen. Dieser Fehlerfall kann z. B. durch eine fehlerhafte Querverbin­ dung in einem Ansteuer-Schaltkreis hervorgerufen werden. Da beim Exklusiv-ODER-Gatter 32 nur dann ein "1"-Signal am Ausgang erscheint, wenn genau ein Eingang ein "1"-Signal aufweist, nimmt der Summenprüfausgang BP ein "0"-Signal an, wenn zwei oder mehr Ausgänge gleich­ zeitig ansprechen.
In Fig. 6 ist eine Variante beim offline-Test von Ausga­ begeräten 7, 8 für Impulsausgaben dargestellt. Dabei sind die Impulsausgabekanäle A 7...A 9 bzw. A 10...A 12 nicht mit Hilfe der Dioden 27 verodert, sondern jeweils mit Ein­ gängen eines Exklusiv-ODER-Gatters 33 bzw. 34 verbunden. Ausgangsseitig sind die Exklusiv-ODER-Gatter 33 und 34 mit der Auswertungsstufe 28 verbunden.
Im Unterschied zu den Ausgabegeräten 7 und 8 gemäß Fig. 1 wird bei den Ausgabegeräten 7 und 8 gemäß Fig. 6 erkannt, wenn beim Durchschalten der Ausgabekanäle A 7...A 9 und A 10...A 12 neben der gewünschten Schaltstufe noch eine weitere Schaltstufe (oder mehrere weitere Schaltstufen) ansprechen, da die Exklusiv-ODER-Gatter 33 und 34 nur dann ein "1"-Signal an die Auswertungsstufe 28 abgeben, wenn genau einer ihrer Eingänge ein "1"-Si­ gnal aufweist.

Claims (10)

1. Einrichtung zur Prüfung von Peripheriegeräten bei Mikrocomputer- oder Prozeßrechnersystemen mit einer zentralen Recheneinheit, dadurch gekennzeichnet, daß die analogen Eingabekanäle (E 4...E 6) eines jeden Eingabege­ rätes (3) für analoge Eingaben an die ersten Eingänge von in den Eingabegeräten enthaltenen Additionsstellen (16) angeschlossen sind, deren miteinander verbundene zweiten Eingänge am Ausgang eines Umschalters (17) lie­ gen, dessen Steuereingang mit der zentralen Rechenein­ heit (1) verbunden ist und dessen Umschaltkontakte mit unterschiedlichen definierten Spannungen (+U, -U) beauf­ schlagbar sind.
2. Einrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Eingabegerät (3) für analoge Eingaben zur betriebsmäßigen Grenzwertüberwachung von Eingaben mit einer an seine Eingänge anschließbaren Überwachungs­ schaltung mit einem Speicher (30) für Grenzwerte verbun­ den ist.
3. Einrichtung zur Prüfung von Peripheriegeräten bei Mikrocomputer- oder Prozeßrechnersystemen mit einer zentralen Recheneinheit, dadurch gekennzeichnet, daß an die analogen Ausgabekanäle (A 4...A 6) eines jeden Ausga­ begerätes (6) für analoge Ausgaben jeweils zwei Dioden (20, 22) antiparallel angeschlossen sind, daß die Dioden zur Bildung eines Anodensterns bzw. eines Kathodensterns jeweils mit gleicher Elektrode miteinander verbunden sind, daß der Anodenstern zur Minimalwertbildung und der Kathodenstern zur Maximalwertbildung dienen und an die zentrale Recheneinheit (1) über eigene Ausgabekanäle angeschlossen sind und daß von der zentralen Rechenein­ heit (1) eine Spannung "0", eine positive und eine nega­ tive Prüfspannung über Verstärker (19) an die analogen Ausgabekanäle (A 4...A 6) schaltbar sind.
. 4. Einrichtung zur Prüfung von Peripheriegeräten bei Mikrocomputer- oder Prozeßrechnersystemen mit einer zentralen Recheneinheit, dadurch gekennzeichnet, daß bei Ausgabegeräten (5; 7, 8) für binäre bzw. Impulsausgaben, bei denen jedes Gerät mehrere Ausgabekanäle aufweist, eine selektive Ansteuerung der einzelnen Ausgabekanäle (A 1, ...A 12) von der zentralen Recheneinheit (1) bei sum­ marischer Abfrage über ein mit den Ausgabekanälen ein­ gangsseitig verbundenes Exklusiv-ODER-Gatter (32, 33, 34) und einen einzigen, durch den Ausgang des Exklusiv-ODER­ Gatters gebildeten, zur zentralen Recheneinheit (1) füh­ renden Prüfausgang erfolgt.
5. Einrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Impulsausgabekanäle (A 7...A 12) eines jeden Ausgabegerätes (7, 8) für Impulsausgaben über das Exklusiv-ODER-Gatter (33, 34) dem Eingang einer zur Über­ prüfung von Bitmustern dienenden Auswertungsstufe (28) zugeleitet sind und die Auswertungsstufe über einen den Beginn eines Bitmusters ankündigenden Startsignalkanal (IPS) und fehlerhafte Bitmuster meldende Fehlersignalka­ näle (IP 1, IP 2 mit der zentralen Recheneinheit (1) ver­ bunden ist.
6. Verfahren zum Betreiben der Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß zur Prüfung von Ausgabegeräten (5) für binäre Ausgaben von der zentralen Recheneinheit (1) in einem ersten Schritt binäre "0"-Si­ gnale und in einem zweiten Schritt binäre "1"-Signale an die binären Ausgabekanäle (A 1, A 2, A 3) geschaltet werden.
7. Verfahren zum Betreiben der Einrichtung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß zur Prüfung von Ausgabegeräten (7, 8) für Impulsaus­ gaben von der zentralen Recheneinheit (1) sequentielle Pulsreihen an die Impulsausgabekanäle (A 7...A 12) ge­ schaltet werden.
8. Einrichtung zur Prüfung von Peripheriegeräten bei Mikrocomputer- oder Prozeßrechnersystemen mit einer zentralen Recheneinheit, dadurch gekennzeichnet, daß die Impulseingabekanäle (E 7...E 9) eines jeden Eingabegerätes (4) für Impulseingaben an die ersten Eingänge von Exklu­ siv-ODER-Gattern (24) angeschlossen sind, deren mitein­ ander verbundene zweiten Eingänge am Ausgang einer Schaltstufe (25) liegen, deren Eingang mit der zentralen Recheneinheit (1) verbunden ist, zur Vorgabe von Puls­ spannungen unterschiedlicher Frequenz- bzw. Zeitinforma­ tion.
9. Einrichtung nach Anspruch 8, dadurch gekenn­ zeichnet, daß das Eingabegerät (4) für Impulseingaben zur betriebsmäßigen Überwachung von Impulsspannungen mit einer an seine Ausgänge anschließbaren Überwachungs­ schaltung mit einem Speicher (29) für Impulsfehlerzu­ stände verbunden ist.
10. Einrichtung nach Anspruch 8, dadurch gekenn­ zeichnet, daß das Eingabegerät (4) für Impulseingaben mit einem mit seinen Ausgängen verbundenen Auswerteteil (31) zur Frequenz- bzw. Impulsdauer-Auswertung von Puls­ spannungen verbunden ist.
DE19853510425 1984-11-30 1985-03-22 Verfahren und einrichtung zur fehlererkennung bei mikrocomputer- oder prozessrechnersystemen Granted DE3510425A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853510425 DE3510425A1 (de) 1984-11-30 1985-03-22 Verfahren und einrichtung zur fehlererkennung bei mikrocomputer- oder prozessrechnersystemen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3443774 1984-11-30
DE19853510425 DE3510425A1 (de) 1984-11-30 1985-03-22 Verfahren und einrichtung zur fehlererkennung bei mikrocomputer- oder prozessrechnersystemen

Publications (2)

Publication Number Publication Date
DE3510425A1 DE3510425A1 (de) 1986-06-05
DE3510425C2 true DE3510425C2 (de) 1989-08-10

Family

ID=25826974

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853510425 Granted DE3510425A1 (de) 1984-11-30 1985-03-22 Verfahren und einrichtung zur fehlererkennung bei mikrocomputer- oder prozessrechnersystemen

Country Status (1)

Country Link
DE (1) DE3510425A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4024287A1 (de) * 1990-07-31 1992-02-06 Porsche Ag Steuergeraet mit einem mikrorechner

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3531901A1 (de) * 1985-09-04 1987-03-12 Siemens Ag Verfahren zur ueberpruefung der funktionstuechtigkeit einer datenausgabeeinheit eines mikroprozessors
US5182803A (en) * 1986-12-12 1993-01-26 Heidelberger Druckmaschinen Ag System for inputting and/or outputting signals of a digital control system for a printing machine including a digital filter
DE3642500A1 (de) * 1986-12-12 1988-06-23 Heidelberger Druckmasch Ag System zur ein- und/oder ausgabe von signalen eines digitalen steuersystems
DE3835303A1 (de) * 1988-10-17 1990-04-19 Hartmann & Braun Ag Schaltung zum ueberwachen analoger eingangskreise auf ueberfunktion
DE4304215A1 (de) * 1993-02-12 1994-08-25 Bosch Gmbh Robert Elektronische Steuervorrichtung für einen elektromotorischen Antrieb, insbesondere Garagentorantrieb

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4024287A1 (de) * 1990-07-31 1992-02-06 Porsche Ag Steuergeraet mit einem mikrorechner

Also Published As

Publication number Publication date
DE3510425A1 (de) 1986-06-05

Similar Documents

Publication Publication Date Title
DE3206891C2 (de)
DE2258917B2 (de) Regelvorrichtung mit mindestens zwei parallelen signalkanaelen
EP0712360B1 (de) Regelschaltung für bremsanlagen mit abs und/oder asr
EP1805567B1 (de) Verfahren und automatisierungssystem zum bedienen und/oder beobachten mindestens eines feldgerätes
DE3024370A1 (de) Redundantes steuersystem
EP0658831B1 (de) Rechnergestütztes Entwurfsverfahren für ein programmierbares Automatisierungssystem
DE3510425C2 (de)
EP0436818B1 (de) Diagnosesystem für eine digitale Steuereinrichtung
EP2239752A1 (de) Sichere Schalteinrichtung und modulares fehlersicheres Steuerungssystem
EP0031025B1 (de) Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung
DE3108871A1 (de) Einrichtung zur funktionspruefung eines mehrrechnersystems
EP1131685B1 (de) Verfahren zum überprüfen einer ausgabeeinheit
EP0239780A2 (de) Verfahren zur Erfassung und Meldung von Fehlern und Ursachen für Störungen im Ablauf von durch Automatisierungsmittel gesteuerten oder geregelten Prozessen
DE2023117A1 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
DE10238547A1 (de) Steuersystem und Verfahren zur Fehlerbehebung in elektronischen Einheiten oder Teilnetzen
DE2839345C2 (de)
DE102020112955B4 (de) Reiheneinbaugerät, Automatisierungssystem und Verfahren zur Prozessautomation
WO2004061405A2 (de) Verfahren und system zur fehleranalyse von kraftfahrzeug-steuergeräten und entsprechendes steuergerät
DE3531901C2 (de)
DE3225823C2 (de)
WO1997035260A1 (de) Bussegment beziehungsweise busanschaltung zum anschliessen einer baugruppe einer speicherprogrammierbaren steuerung an einen bus
EP0458300A2 (de) Funktionsprüfung rechnergesteuerter elektrischer Betätigungskomponenten in einem Kraftfahrzeug
EP0425897B1 (de) Verfahren zum Betrieb eines Steuerungssystems
EP4220460A1 (de) Bestimmung einer störungsursache einer störung im betrieb eines cyber-physischen systems
DE2903383B1 (de) Testgeraet fuer addressierbare digitale Schaltungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: BBC BROWN BOVERI AG, 6800 MANNHEIM, DE

8127 New person/name/address of the applicant

Owner name: ASEA BROWN BOVERI AG, 6800 MANNHEIM, DE

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE