DE3483455D1 - Verfahren zur selbstheilung von hochintegrierten schaltungen und selbstheilende hochintegrierte schaltung. - Google Patents

Verfahren zur selbstheilung von hochintegrierten schaltungen und selbstheilende hochintegrierte schaltung.

Info

Publication number
DE3483455D1
DE3483455D1 DE8484901307T DE3483455T DE3483455D1 DE 3483455 D1 DE3483455 D1 DE 3483455D1 DE 8484901307 T DE8484901307 T DE 8484901307T DE 3483455 T DE3483455 T DE 3483455T DE 3483455 D1 DE3483455 D1 DE 3483455D1
Authority
DE
Germany
Prior art keywords
healing
self
highly integrated
integrated circuit
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8484901307T
Other languages
English (en)
Inventor
Warren Marwood
Patrick Clarke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commonwealth of Australia
Original Assignee
Commonwealth of Australia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commonwealth of Australia filed Critical Commonwealth of Australia
Application granted granted Critical
Publication of DE3483455D1 publication Critical patent/DE3483455D1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
DE8484901307T 1983-04-11 1984-04-09 Verfahren zur selbstheilung von hochintegrierten schaltungen und selbstheilende hochintegrierte schaltung. Expired - Fee Related DE3483455D1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AUPF882683 1983-04-11
PCT/AU1984/000053 WO1984004225A1 (en) 1983-04-11 1984-04-09 Self repair large scale integrated circuit

Publications (1)

Publication Number Publication Date
DE3483455D1 true DE3483455D1 (de) 1990-11-29

Family

ID=3770086

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8484901307T Expired - Fee Related DE3483455D1 (de) 1983-04-11 1984-04-09 Verfahren zur selbstheilung von hochintegrierten schaltungen und selbstheilende hochintegrierte schaltung.

Country Status (7)

Country Link
US (1) US4698807A (de)
EP (1) EP0142510B1 (de)
JP (1) JPH0616270B2 (de)
CA (1) CA1219965A (de)
DE (1) DE3483455D1 (de)
NZ (1) NZ207742A (de)
WO (1) WO1984004225A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758999A (en) * 1984-12-03 1988-07-19 The Commonwealth Of Australia Systolic architectures for sonar processing
DE3681463D1 (de) * 1985-01-29 1991-10-24 Secr Defence Brit Verarbeitungszelle fuer fehlertolerante matrixanordnungen.
US4722084A (en) * 1985-10-02 1988-01-26 Itt Corporation Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits
GB8612454D0 (en) * 1986-05-22 1986-07-02 Inmos Ltd Redundancy scheme for multi-stage apparatus
US4928022A (en) * 1987-07-17 1990-05-22 Trw Inc. Redundancy interconnection circuitry
US4920497A (en) * 1987-10-27 1990-04-24 State University Of New York Method for rendering usuable a defective raw programmable logic array and a defective programmable logic array rendered usable by this method
US5020059A (en) * 1989-03-31 1991-05-28 At&T Bell Laboratories Reconfigurable signal processor
US4962381A (en) * 1989-04-11 1990-10-09 General Electric Company Systolic array processing apparatus
US5280607A (en) * 1991-06-28 1994-01-18 International Business Machines Corporation Method and apparatus for tolerating faults in mesh architectures
US5271014A (en) * 1992-05-04 1993-12-14 International Business Machines Corporation Method and apparatus for a fault-tolerant mesh with spare nodes
US5513313A (en) * 1993-01-19 1996-04-30 International Business Machines Corporation Method for generating hierarchical fault-tolerant mesh architectures
US6408402B1 (en) 1994-03-22 2002-06-18 Hyperchip Inc. Efficient direct replacement cell fault tolerant architecture
EP1046994A3 (de) * 1994-03-22 2000-12-06 Hyperchip Inc. Direkte Zellenersetzung für fehlertolerante Architektur mit gänzlich integrierten Systemen und mit Mitteln zur direkten Kommunikation mit Systembediener
US6067633A (en) * 1998-03-31 2000-05-23 International Business Machines Corp Design and methodology for manufacturing data processing systems having multiple processors
US6120449A (en) * 1998-11-25 2000-09-19 General Electric Company Method and apparatus for compensating for inoperative elements in ultrasonic transducer array
JP3968057B2 (ja) * 2003-06-18 2007-08-29 日本電信電話株式会社 Ｎ＋１冗長構成デバイス切替制御装置
US20100241783A1 (en) * 2009-03-23 2010-09-23 Honeywell International Inc. Memory node for use within a data storage system having a plurality of interconnected memory nodes
CN105975435A (zh) * 2016-06-17 2016-09-28 广东工业大学 一种含开关及连线故障的处理器阵列的重构方法
CN109788498A (zh) * 2018-12-04 2019-05-21 天津大学 传感器网络中基于冗余节点选择调度模型的拓扑修复方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665418A (en) * 1968-07-15 1972-05-23 Ibm Status switching in an automatically repaired computer
US3665173A (en) * 1968-09-03 1972-05-23 Ibm Triple modular redundancy/sparing
US3654610A (en) * 1970-09-28 1972-04-04 Fairchild Camera Instr Co Use of faulty storage circuits by position coding
US3805039A (en) * 1972-11-30 1974-04-16 Raytheon Co High reliability system employing subelement redundancy
US4533993A (en) * 1981-08-18 1985-08-06 National Research Development Corp. Multiple processing cell digital data processor
US4438494A (en) * 1981-08-25 1984-03-20 Intel Corporation Apparatus of fault-handling in a multiprocessing system

Also Published As

Publication number Publication date
JPH0616270B2 (ja) 1994-03-02
EP0142510B1 (de) 1990-10-24
EP0142510A4 (de) 1987-12-17
NZ207742A (en) 1988-06-30
WO1984004225A1 (en) 1984-10-25
CA1219965A (en) 1987-03-31
EP0142510A1 (de) 1985-05-29
JPS60501032A (ja) 1985-07-04
US4698807A (en) 1987-10-06

Similar Documents

Publication Publication Date Title
DE3483455D1 (de) Verfahren zur selbstheilung von hochintegrierten schaltungen und selbstheilende hochintegrierte schaltung.
DE3673775D1 (de) Verfahren zur bildung von kontakten und gegenseitigen verbindungen fuer integrierte schaltungen.
DE3381215D1 (de) Integrierte halbleiterschaltungen und verfahren zur herstellung.
DE3580946D1 (de) Verfahren und system zum verstehen und belegen von schaltungsmustern.
DE3685124D1 (de) Integriertes halbleiterschaltungsbauelement und verfahren zu seiner herstellung.
DE3689228D1 (de) Verfahren zur Modellierung und zur Fehlersimulation von komplementären Metalloxidhalbleiterschaltungen.
DE3382234D1 (de) Verfahren und struktur zur verwendung beim konzept und aufbau elektronischer systeme in halbleitern.
DE3586666D1 (de) Karte mit ic-baustein und verfahren zur herstellung derselben.
DE3582556D1 (de) Verfahren zum herstellen von kontakten fuer integrierte schaltungen.
DE3481453D1 (de) Verfahren zur platzierung von elementen.
DE3782646D1 (de) Vorrichtung und verfahren zur verbindung von schaltungspackungen.
DE69009088D1 (de) Verbindungsverfahren für Schaltungen und Klebefilm dafür.
DE3485112D1 (de) Verfahren zur bildung logischer schaltungen.
DE69005691D1 (de) Behandlung von Kupferfolie für gedruckte Schaltungen.
DE69311432D1 (de) Schnittstelle zur Kopplung von elektronischen Schaltungen
DE3483309D1 (de) Verfahren zur herstellung von isolationsgraeben in integrierten schaltungsanordnungen.
DE3673359D1 (de) Verfahren zur herstellung von gedruckten schaltungsplatten.
DE3576900D1 (de) Verfahren zum herstellen von gedruckten schaltungen.
DE3481398D1 (de) Verfahren und schaltungsanordnung zur kompensation von uebersprech- u./o. echosignalen.
DE3587780D1 (de) Elektronisches Bauelement und Verfahren zur Herstellung.
DE3786785D1 (de) Verfahren zur herstellung von mos-bauelementen fuer integrierte schaltungen.
DE69123095D1 (de) Verfahren und Vorrichtung für den Rückfluss von gedruckten Schaltungen
DK80184D0 (da) Fremgangsmade og kredsloeb til behandling af impulser
DE3580025D1 (de) Halbleiter auf isolator-(soi)-anordnungen und verfahren zur herstellung von soi integrierten schaltungen.
DE3485089D1 (de) Verfahren zur herstellung von halbleitervorrichtungen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee