DE3435355A1 - Speicheranordnung mit speicherzellen vom floating-gate-typ - Google Patents

Speicheranordnung mit speicherzellen vom floating-gate-typ

Info

Publication number
DE3435355A1
DE3435355A1 DE19843435355 DE3435355A DE3435355A1 DE 3435355 A1 DE3435355 A1 DE 3435355A1 DE 19843435355 DE19843435355 DE 19843435355 DE 3435355 A DE3435355 A DE 3435355A DE 3435355 A1 DE3435355 A1 DE 3435355A1
Authority
DE
Germany
Prior art keywords
memory
gate
floating
memory cells
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843435355
Other languages
English (en)
Other versions
DE3435355C2 (de
Inventor
Hartmut Dr. 8013 Haar Schrenk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19843435355 priority Critical patent/DE3435355A1/de
Publication of DE3435355A1 publication Critical patent/DE3435355A1/de
Application granted granted Critical
Publication of DE3435355C2 publication Critical patent/DE3435355C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

  • Speicheranordnung mit Speicherzellen vom F1oatin#-Cate-Typ
  • Die Erfindung betrifft eine MOS-Speicheranordnung mit elektrisch programmierbaren Speicherzellen vom Floating-Gate-Typ, die jeweils über einem Speichergate ein Steuergate aufweisen.
  • Aus der Zeitschrift Electronics, February 28, 1980, S. 113 bis 117 ist eine Speicheranordnung mit elektrisch programmierbaren Speicherzellen (E2 PROM) vom Floating-Gate-Typ beschrieben. Derartige Speicherzellen bestehen bekanntlich aus zwei Gattern, einem Speicher- und einem darüberliegenden Steuergate. Durch Anlegen einer positiven oder negativen Programmierspannung wird aufgrund eines Tunneleffektes eine Entladung bzw. Ladung der Speicherzelle erreicht.
  • Der Speicherinhalt kann einer auf Bestrahlung, beispielsweise durch Elektronen- oder Röntgenstrahlen, beruhenden Analyse unterzogen werden. So ist es möglich, mit einem elektrischen Potentialsondenverfahren, beispielsweise durch Abtasten des Speicherfeldes mit einem Elektronenstrahl und durch Untersuchung des Potentialkontrastes, indirekt Schlüsse auf den Ladungs- bzw. Programmierzustand von Speicherzellen des Floating-Gate#Typs zu ziehen.
  • Es gibt jedoch Anwendungsfälle für Speicherschaltungen, in welchen eine Analyse des Speicherinhalts für Unberechtigte verhindert werden muß. Anwendungsbeispiele dafür sind Sicherheits- und Zugriffssysteme, Abrechnungs- und Registriersysteme und Debit- und Kreditsysteme, bei welchen sog. Chipkarten eingesetzt werden. Auf jeder dieser Karten sind dabei Daten gespeichert, die vor jeder Anwendung der Karte geprüft werden, und die einen Mißbrauch der Karte verhindern sollen. Die Möglichkeit einer Speicheranalyse in betrügerischer Absicht kann daher die Zuverlässigkeit des betreffenden Systems gefährden.
  • Der Erfindung lag daher die Aufgabe zugrunde, eine Speicheranordnung der o.g. Art anzugeben, mit welcher eine Speicheranalyse verhindert wird.
  • Diese Aufgabe wird dadurch gelöst, daß die Steuerelektrode die Speicherelektrode nicht voll überdeckt.
  • Die bei einer Analyse verwendeten Elektronen-, Röntgen- oder sonstige Strahlung kann auf diese Weise das Speichergate unmittelbar erreichen und dessen Ladungszustand ändern.
  • Dieser Effekt beruht darauf, daß die Elektronen des Floating-Gates aus der Strahlung Energie aufnehmen, die zur Initialisierung des Tunneleffektes ausreicht. Die Erfindung hat somit den Vorteil, daß der Ladungszustand des Speichergates durch das Analyseverfahren selbst verändert wird, und dadurch die ursprüngliche Information nicht mehr erkennbar ist.
  • Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Im folgenden wird die Erfindung anhand zweier Ausführungsbeispiele weiter beschrieben.
  • Fig. 1 und 4 zeigen jeweils eine Ansicht einer Speicherzelle.
  • Fig. 2, 3 und 5 zeigen jeweils Querschnitte der Speicherzellen gemäß Fig. 1 bzw. 4.
  • Die in den Figuren gezeigten Speicherzellen weisen einen Drainbereich. 1, einen Sourcebereich 2, ein Floating-Gate 3, (Speichergate) ein Steuergate 4, Siliciumoxidschichten 8 sowie ein p-dotiertes Siliciumsubstrat 7 auf. Außenanschlüsse sind mit 11 bezeichnet. Die in den Fig. 2, 3 bzw.
  • 5 wiedergegebenen Ansichten stellen Querschnitte entlang der Linien II/II, 111/111 bzw. IV/IV dar. Wie die Figuren weiter zeigen, weist das Substrat 7 zwei n+-dotierte Wannen 9a, 9b auf, welche den Drain- bzw. Source-Bereich 1, 2 bilden. Über einen zwischen beiden liegenden Kanal 10 ist ein Gateoxid 8 aufgebracht, von welchem ein Floating-Gate 3 aus Polysilicium umgeben ist.
  • Darüber liegt ein mit einem Anschluß 11 versehenes Steuergate 4, welches gemäß Querschnitt IISII im Bereich von Source 1 und Drain 2 das die Speicherelektrode bildende Floating-Gate 3 vollkommen überdeckt. Wie die Querschnitte entlang 111/111 und IV/IV zeigen, gibt es jedoch andere Bereiche, in welchen das Steuergate 4 das Floating-Gate 3 nicht voll überdeckt, d.h ein Teil liegt unmittelbar unter einer abschließenden, isolierenden Oxidschicht 8a.
  • Im ersten Beispiel (Fig. 1, 3) wird dies dadurch erreicht, daß das Floating-Gate 3 einen zungenförmigen Ansatz 5 aufweist, welcher aus der Überdeckung durch das Steuergate 4 herausgeführt ist. Floating-Gate 3 und Steuergate 4 sind an dieser Stelle also nicht überlappt. In dem Beispiel der Figuren 4 und 5 weist das Steuergate 4 ein Fenster 6 auf, unter welchem ein Teil des Floating-Gates 3 liegt. Durch beide beispielhaften Anordnungen ist also gewährleistet, daß eine auf die Speicherzelle gerichtete Strahlung vom Steuergate 4 nicht vollkommen abgeschirmt wird, sondern auf das Floating-Gate 3 einwirken kann.
  • Um die Speicherzelle im Betrieb vor einer Entladung durch Streulicht, beispielsweise bei einem Scheibentest; zu schützen, ist sie mit einer über dem Gateoxid 8 liegenden Passivierungsschicht 12 versehen, die für normales Licht undurchlässig ist. Sie kann beispielsweise aus Siliciumnitrid Si2N3 bestehen. Bei einer mißbräuchlichen Entfernung zur Durchführung einer Speicheruntersuchung sind die freiliegenden Bereiche des Speichergates der Umladung durch die Bestrahlung zugänglich.
  • Eine erfindungsgemäße Speicheranordnung ist aus einer Vielzahl derartiger Speicherzellen aufgebaut. Die Erfindung umfaßt ferner eine Speicheranordnung, welche nur teilweise mit Speicherzellen der oben beschriebenen Art bestückt ist.
  • 4 Patentansprüche 5 Figuren - Leerseite -

Claims (4)

  1. Patentansprüche 1. MOS-Speicherancrdnung mit elektrisch programmierbaren Speicherzellen vom Floating-Gate-Typ, die jeweils über einem Speichergate (3) ein Steuergate (4) aufweisen, d a d u r c h g e k e n n z e i c h n e t, daß zumindest bei einem Teil der Speicherzellen das Speicher-Gate (3) nicht voll vom Steuergate (4) abgeschirmt ist.
  2. 2. Speicheranordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß das Speicher-Gate (3) das Steuergate (4) wenigstens an einer Stelle (5) überlappt.
  3. 3. Speicheranordnung nach einem der Ansprüche 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß das Steuergate (4) oberhalb des Speicher-Gates (3) ein Fenster (6) aufweist.
  4. 4. Speicheranordnung nach einem der Ansprüche 1 bis 3, g e k e n n z e i c h n e t durch eine zumindest partielle lichtundurchlässige Passivierungsschicht (12) über dem nicht abgedeckten Teil (5) des Speichergates (3).
DE19843435355 1984-09-26 1984-09-26 Speicheranordnung mit speicherzellen vom floating-gate-typ Granted DE3435355A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843435355 DE3435355A1 (de) 1984-09-26 1984-09-26 Speicheranordnung mit speicherzellen vom floating-gate-typ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843435355 DE3435355A1 (de) 1984-09-26 1984-09-26 Speicheranordnung mit speicherzellen vom floating-gate-typ

Publications (2)

Publication Number Publication Date
DE3435355A1 true DE3435355A1 (de) 1986-04-03
DE3435355C2 DE3435355C2 (de) 1992-09-17

Family

ID=6246426

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843435355 Granted DE3435355A1 (de) 1984-09-26 1984-09-26 Speicheranordnung mit speicherzellen vom floating-gate-typ

Country Status (1)

Country Link
DE (1) DE3435355A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0213155A1 (de) * 1985-02-01 1987-03-11 Advanced Micro Devices, Inc. Isolierungsmaterial, herstellung, verfahren und anwendung desselben
WO1996034414A1 (en) * 1995-04-27 1996-10-31 National Semiconductor Corporation Secure non-volatile memory array

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706205A1 (de) * 1977-02-14 1978-08-17 Siemens Ag N-kanal-speicher-fet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706205A1 (de) * 1977-02-14 1978-08-17 Siemens Ag N-kanal-speicher-fet

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Johnson W S. und andere, 16-K EE-PROM relies on tunneling for byte-erasable program storage, in: Electronics, 28. Feb. 1980, S. 113-117 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0213155A1 (de) * 1985-02-01 1987-03-11 Advanced Micro Devices, Inc. Isolierungsmaterial, herstellung, verfahren und anwendung desselben
EP0213155A4 (de) * 1985-02-01 1987-12-17 Advanced Micro Devices Inc Isolierungsmaterial, herstellung, verfahren und anwendung desselben.
WO1996034414A1 (en) * 1995-04-27 1996-10-31 National Semiconductor Corporation Secure non-volatile memory array

Also Published As

Publication number Publication date
DE3435355C2 (de) 1992-09-17

Similar Documents

Publication Publication Date Title
EP0178512B1 (de) MOS-Schaltung mit einem E2-PROM
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE3121753C2 (de)
EP0712137B1 (de) Programmierbarer Halbleiterspeicher
DE3736882A1 (de) Verfahren zur echtheitspruefung eines datentraegers mit integriertem schaltkreis
DE3103160A1 (de) Nichtfluechtiger eprom mit erhoehtem wirkungsgrad
DE2916884A1 (de) Programmierbare halbleiterspeicherzelle
DE3334296T1 (de) Schwebe-Gate-Speicher
EP0169941A1 (de) Monolithisch integrierte Halbleiterschaltung
DE2706155A1 (de) In integrierter technik hergestellter elektronischer speicher
EP1198797B1 (de) Halbleiterspeicher-chipmodul
DE69830867T2 (de) Halbleiteranordnung mit einer leitenden Schutzschicht
DE2842122A1 (de) Energieunabhaengige speicherzelle sowie metallnitridoxid-halbleitervorrichtung und sammlerzelle
EP1114460B1 (de) Halbleiterchip mit oberflächenabdeckung
EP1308997A2 (de) Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen Messung einer Aufladung eines Wafers
EP0221351B1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
EP0414316A2 (de) Integrierte Schaltung
DE3435355A1 (de) Speicheranordnung mit speicherzellen vom floating-gate-typ
DE2713876A1 (de) Ladungsgekoppeltes element (ccd)
DE2740113A1 (de) Monolithisch integrierter halbleiterspeicher
DE3019473A1 (de) Signalpruefgeraet
DE19941684B4 (de) Halbleiterbauelement als Verzögerungselement
EP0016386A1 (de) Umprogrammierbare Halbleiter-Speicherzelle vom Floating-Gate-Typ
DE69821409T2 (de) Halbleiteranordnung mit Sicherheitsschaltung zum Verhindern illegalen Zugriffs
EP0839390B1 (de) Elektrisch lösch- und programmierbare nicht-flüchtige speicherzelle

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee