DE3430836A1 - Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystem - Google Patents
Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystemInfo
- Publication number
- DE3430836A1 DE3430836A1 DE19843430836 DE3430836A DE3430836A1 DE 3430836 A1 DE3430836 A1 DE 3430836A1 DE 19843430836 DE19843430836 DE 19843430836 DE 3430836 A DE3430836 A DE 3430836A DE 3430836 A1 DE3430836 A1 DE 3430836A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- code error
- counting
- digital
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
Description
A.Bernhardt-1 2«
CodefehLererkennungsschaLtung für ein digitales irffik.
Nachrichtenübertragungssystem
Die Erfindung betrifft eine digitale CodefehLererkennungsschaLtung
nach dem Oberbegriff des Patentanspruchs 1. Eine derartige Schaltung ist bekannt aus
" Frequenz ", 34 (1980) 2, Seiten 45 bis 52. Diese ,
" Frequenz ", 34 (1980) 2, Seiten 45 bis 52. Diese ,
Schaltung bedeutet einen beträchtlichen Aufwand an ~
Digitalschaltkreisen und hat eine Leistungsaufnahme, \ die zu hoch ist für eine Verwendung in ferngespeisten
Zwisch en regeneratoren.
Zwisch en regeneratoren.
Zur Vermeidung dieser Nachteile ist im gleichen Artikel *?
eine anaLoge Feh lererkennungsscha Itung angegeben, die j.
jedoch die allgemein bekannten Nachteile der Analogtechnik
aufweist und daher nicht wünschenswert ist.
Es ist daher die Aufgabe der Erfindung, die bekannte
digitaLe CodefehLererkennungsschaLtung in ihrem
SchaLtungsaufwand zu vereinfachen und ihre Leistungsaufnahme herabzusetzen.
digitaLe CodefehLererkennungsschaLtung in ihrem
SchaLtungsaufwand zu vereinfachen und ihre Leistungsaufnahme herabzusetzen.
Die Aufgabe wird mit den im Patentanspruch 1 angegebenen
ZT/P1-Kg/St - -4-
17.07.84
EPO copy am Λ
A. Bernhardt-1
Mitteln gelöst. Weiterbildungen ergeben sich aus
den Unteransprüchen. Die Erfindung wird nun anhand der
* Zeichnungen beispielsweise näher erläutert. Es zeigen:
Fig.1 ein Beispiel der Bitfolge eines binären Empfangs::;
05 signals mit dem dazugehörigen Verlauf der
J laufenden digitalen Summe und ihres Absolutbetrags
f zur Erläuterung der Erfindung und
Fig.2 ein logisches Schaltbild der erfindungsgemaßen
Codefehle r erkennungsschal tung.
10' Wie ein Vergleich der Fig.2 mit der angegebenen bekannten
Schaltung zeigt, ist die Anzahl der logischen Verknüpfungsschaltungen etwa auf die Hälfte reduziert/ und keine der
logischen Verknüpfungsschaltungen bei der Erfindung hat
mehr als zwei Eingangssignale.
In Fig. 1 zeigt die gestrichelte Linie den Verlauf der
laufenden digitalen Summe wie das dazu angegebene Beispiel
einer Bitfolge. Diese laufende digitale Summe, im folgenden
mit LDS abgekürzt, wird sowohl bei der bekannten Schaltung
als auch bei der erfindungsgemäßen Schaltung fortlaufend
mit einem durch diese Bitfolge angesteuerten Vorwärts-Rückwärts-Zähler
ermittelt und gespeichert, wobei der Zählerstand bei einem 1-Bit um eins erhöht und bei einem
O-Bit um eins erniedrigt wird. Dabei bleibt der Zähler stets innerhalb des für den 5B6B-Code zulässigen Bereichs
von +3 bis -3.
EPO COPY
A.Bernhardt-1
Die Erfindung beruht nun auf der Tatsache, daß der Wertebereich/,
in dem sich die LDS zulässigerweise bewegt, völlig symmetrisch zum Wert null liegt. Von dieser Tatsache wird dadurch Gebrauch
gemacht, daß in einem Teil des Vorwärts-Rückwärts-Zählers der
Absolutbetrag der laufenden digitalen Summe gezählt und gespeichert
und dieser Absolutbetrag unabhängig davon, ob das Vorzeichen der LDS positiv oder negativ ist, als Kriterium der Fehlererkennung
zugrundegelegt wird. P.s ist für ch'e Fehlei
erkennung nämlich gleichgültig, ob die obere Grenze des
Zulässigkeitsbereichs überschritten oder die untere
Grenze unterschritten wird.
Der Verlauf des Absolutbetrages der LDS ist im Beispiel nach Fig. 1 mit der durchgezogenen Linie gezeichnet. Dle erfindungsgemäße Schaltung hat nun
die Besonderheit, daß ein Teil des Vorwärts-Rückwärts-Zählers so angesteuert wird , daß er fortlaufend den
Absolutbetrag der LDS zählt. Wie aus dem Beispiel in Fig.
ersichtlich, geschieht dies dadurch, daß die Zählrichtung dann umgekehrt wird, wenn die normale Zählung der LDS
einen negativen Zählwert ergeben würde,d.h. sobald die LDS negativ wird und bis sie wieder positiv wird. Bei einem
O-Bit wird also im Zustand der umgekehrten Zählrichtung
vorwärts und bei einem 1-Bit rückwärts gezählt. Solange die LDS positiv ist und sobald sie wieder positiv geworden
ist, unterscheidet sie sich nicht von ihrem Absolutbetrag,
und die Zählung verläuft dann ganz normal wie beim Stand der Technik. Da , wie bereits erwähnt, aufgrund des Vorzeichens der laufenden digitalen Summe über die Umkehr der
Zählrichtung entschieden wird, wird auch dieses Vorzeichen 3Q in jedem Zählerrustand gespeichert. Somit handelt es sich
-6-
EPO copy gm »
A. Bemhardt-1
bei dem gesamten Zähler um einen Vorwärts-Rückwärts-Zähler für die
LDS und bei einem Teil desselben um einen Vorwärts-Rückwärts-Zähler
für deren Absolutbetrag.
Ein logisches Schaltbild einer Codefehlererkennungsschaltung/
deren Vorwärts-Rückwärts-Zähler die vorstehend
beschriebenen Eigenschaften hat, wird nun
anhand der Fig. 2 erläutert.Die Schaltung enthält drei
D-Flip-Flops FFfl,FF1 und FF2 als Zählstufen des Vorwärts-Rückwärts-Zählers
für die laufende digitale Summe, wobei
FFO und FF1 die Zählstufen sind, die den Absolutbetrag
der laufenden digitalen Summe z.ählen und wobei FF2 eine
Zählstufe ist, die das Vorzeichen der laufenden digitalen
Summe in jedem Zählzustand speichert. Die Dualzahl des
Absolutbetrags der LDS wird unmittelbar dargestellt
durch die mit Xo und X-j bezeichneten Q- Ausgangssignale
der beiden Flip-Flops FFO und FF1, wobei X« den binären
Koeffizienten der niedrigstwertigen Stelle ( 2^)und X-|
den binären Koeffizienten der um eins höherwertigen
Stelle (2^) darste 111.Die Steuerschaltung des D-Flip-Flops
FFO bilden eine Oder-Schaltung ) eine NOR-Schaltung
2 und eine Exklusiv-Oder-SchaItung 3. Die Steuerschaltung
für das D-Flip-Flop FF1 bildet ebenfalls diese Exklusiv-Oder-Schal
tung 3 zusammen mit drei NOR-S cha Itungen 4,5 und 6. Diese sind wie folgt miteinander verbunden: am einen
Eingang der Oder-Schaltung 1 liegt das mit Xg bezeichnete
ST- Ausgangssignal des Flip-Flops FFO und am anderen
Eingang das Ausgangssignal der NOR-Schaltung 2. Der eine
Eingang der NOR-Schaltung 2 empfängt das mit X«j bezeichnete
TT-Ausgangssignal des Flip-Flops FF1, wogegen der andere
Eingang das mit X2 bezeichnete Ausgangssignal der Exklusiv-
-7-
EPO COPY
A. Bernhardt-1
Oder-Schaltung 3 empfängt. Dieses Ausgangssignal X£
erscheint an einem invertierenden Ausgang dieser Exklusiv-Oder-Schaltung 3. Mit diesem invertierenden
Ausgang verbunden ist ein Eingang^der NOR-SchaItung
und ein Eingang der NOR-SchaItung 5. Der andere Eingang der NOR-Scha It ung 4 empfängt das Q- Ausgangssignal xTj"
des Flip-Flops FF1, wogegen der zweite Eingang der
NOR-Sc ha Itung 5 das 3"- Ausgangssignal Xg des Flip-Flops
FFO empfängt. Die NOR-SchaItungo verknüpft die beiden
, ρ Signale Xg und X-j von den Q-Ausgängen der beiden
Flip-Flops FFO und FF1 . Die Ausgänge der NOR-SchaItungen
4 bis 6 sind über eine Verdrahtete-, Oder- Schaltung mit dem D-Eingang des Flip-Flops FFI verbunden, und am
D- Eingang des anderen Flip-Flops FFO liegt das Ausgangs-
Mc signal der Oder-Schaltung 1. Das binäre Empfangssignal,
dessen Bits den Vorwärts-Rückwärts-Zähler ansteuern
erscheint an einem mit " Daten " bezeichneten Eingang der Codefeh lererkennungsschaItung und ist dort mit b
bezeichnet. Dieser Eingang ist mit einem Eingang der
Exklusiv-Oder-Scha 11ung 3 verbunden, deren anderer .,
Eingang vom Q- Ausgang des D- Flip-Flops FF2 gesteuert ^ wird, das,wie erwähnt, die Vorzeicheninformation der
LDS enthält. . ;-
w* Wie man a and von Beispielen leicht nachprüfen kann, erhöhen die
Zählstufen für den Absolutbetrag, d.h. die beiden Flip-Flops FFO und FF1 ihren als Dualzahl dargestellten Zahlwert um eins, wenn am
Dateneingang ein Bit mit dem Binärwert b=1 erscheint, uncj sie
erniedrigen ihre Zählwert um eins, wenn das am Dateneingang erscheinende Bit b=0 ist, vorausgesetzt
-8-
EPO COPY
jedoch, daß das Q-Ausgangssignat des Flip-Flops FF2 den logischen
Wert null hat. Dieser Zustand ist der anhand von Fig. 1 bereits
erläuterte Normalzustand/ bei dem die LDS positiv ist.
Solange das Flip-Flop FF2 in diesem Zustand CQ=O) ist, hat sein Ausgangssignal X? den invertierten Binärwert
seines Oateneingangssignals b , also X2 = b
Im entgegengesetzten Zustand des Flip-Flops FF2 (Q=1)
der unter noch zu erläuternden Bedingungen eingenommen
wird, ist, wie leicht einzusehen ist, X_ nicht invertiert
-jg gegenüber dem Binärzustand b am Dateneingang, also
%2~'°f und infolgedessen werden die beiden Zählstufen
FFO und FF1 für den Absolutbetrag ebenfalls entgegengesetzt
angesteuert und zählen daher in umgekehrter Richtung.
Sie zählen also in diesem Zustand, wenn ein Bit mit dem Binärwert 1 am Dateneingang erscheint rückwärts (statt
vorwärts) und wenn ein Bit mit dem Binärwert 0 am Dateneingang erscheint, vorwärts ( statt rückwärts). Die
Zählweise in diesem Zustand ist ebenfalls anhand von
Beispielen leicht nachprüfbar.
Im folgenden wird erläutert, unter welchen Bedingungen das D-FLip—
Flop FF2 seinen jeweiligen Zustand ändert und damit wie beschrieben die Zählrichtung der beiden anderen Flip-Flops umkehrt. Der Eingang
des D- Flip-Flops FF2 ist mit dem Ausgang einer Exklusiv-Oder-Schaltung
7 verbunden, an deren einem Eingang der Ausgang einer verdrahteten Oder-Schaltung liegt, welche die Q-Ausgangssignale Xq und
X-j der beiden Flip-Flops FFO und FF1 und ein an einem nicht invertierenden
Ausgang der Exklusiv-Oder-Schaltung 3 erscheinendes mit X2
bezeichnetes
-9-
EPO COPY
A.Bernhardt-1
Signal, miteinander verknüpft und deren anderer Eingang
mit dem Q-Ausgang des FLip-FLops FF2 verbunden ist.
Dieses Flip-Flop FF2 kann aus folgendem Grunde niemals kippen, solange der Absolutbetrag der LDS ungleich null
ist. Dann liegt nämlich am einen Eingang der Exklusiv-Oder-Schal
tung von irgendeinem oder von beiden Q-Ausgängen der Flip-Flops FFO und FF1 ein Binärwert ^gleichgültig,
welchen Binärwert das Ausgangssignal X_ der Exklusiv-Oder-Schaltung
3 gerade hat. Wenn nun das D-Flip-Flop FF2 im Zustand Q = O ist, so ist Gf= 1, so daß die Exk lusi v-Oder-Schaltung
7 den Binärwert 0 dem D-Eingang des FLip-FLops FF2 zuführt, wodurch dieses in seinem Zustand bleibt. Wenn
umgekehrt, unter den gleichen übrigen Voraussetzungen, das D-Flip-Flop FF2 im Zustand Q=1 ist, so erscheint wegen
Q=O ein Binärwert 1 am D-Eingang, der das Flip-Flop FF2 in diesem Zustand verharren läßt.
Fehlt am Eingang des verdrahteten Oder ein Binärwert 1 von
den beiden Flip-Flops FFO und FF1, d. h. ist der Absolutbetrag von LDS gleich nuLl, so ist die Exk lusiv-Odei—Schaltung
7 empfindlich gegenüber dem Ausgangssignal X-,, und
damit gegenüber dem Binärzustand des DatensignaLs b. Nur in diesem Zustand kann das Flip-Flop FF2 kippen, und .
zwar wie folgt: Wenn der Zustand LDS=O im sogenannten "Normalzustand", d. h. bei Q=O erreicht worden ist, so ist
bei einem Binärwert b=0 auch X_ gleich null, &>
daß" am einen Eingang der ExkLusiv-0der-SchaLtung 7 der Binärwert null
-10-
EPO COPY if
A . Be rnha rdt-1
liegt/ während vom Q- Ausgang des Flip-Flops FF2 ein
Binärwert eins an seinem anderen Eingang liegt/
an den D-Eingang der Binärwert eins gelangt und dieses Flip-Flop in den entgegengesetzten Zustand Q=I kippen
läßt, sobald an seinem Takteingang ein Taktimpuls erscheint. Mit diesem Taktimpuls wird somit das Ausgangssignal
X2 am invertierenden Ausgang der Exklusiv-Oder-Schaltung
3 invertiert und damit/ wie beschrieben die
Zählrichtung umgekehrt/ so daß der Zähler aufgrund des
-jg gerade anliegenden Binärwerts b=0 in Vorwä rt s ri cht ung
zählt und damit den Absolutbetrag der LDS erhöht. Diese
Umschaltung der Zählrichtung unter der Voraussetzung
daß ausgehend von einer positiven LDS diese gleich null
wird und als nächstes Bit ein O-Bit erscheint/ entspricht im
•j5 Beispiel nach Fig. 1 genau demjenigen Zustand/ bei dem der Absolutbetrag
von LDS beginnt/ von der LDS abzuweichen.
Wenn umgekehrt LDS vom negativen Wert her den Wert null erreicht/ d.h. wenn das Flip-Flop FF2 im Zustand Q=1
war, und gleichzeitig ein Binärwert b=1 am Dateneingang
anliegt/ so ist X2 gleich nul.l.Se erhalten beide Eingänge der
Exklusiv-Oder-Schaltung 7 den Binärwert null/so daß auch der
D- Eingang des Flip-Flops FF2 den Binärwert null erhält/
der es mit dem nächsten Taktimpuls in den Zustand Q=O kippen läßt/ bei dem aufgrund des Binärwerts b=1 am
Eingang des Datensignals X2 gleich null w-jrd und der
Zähler wie beschrieben "normal" in Vorwärtsrichtung zählt. Dieser Kippvorgang/ der unter den genannten Voraussetzungen stattfindet/
daß ausgehend von einer negativen LDS diese gleich null wird und gleichzeitig ein Binärwert eins am
-11-
EPO COPY
A. Bernhardt-1
Dateneingang anliegt/entspricht im Beispiel nach Fig.1
dem Zustand, bei dem der Absolutbetrag der LDS beginnt,
sich wieder in gleichem Sinne wie die LDS zu ändern.
Wie bereits erwähnt/gibt die Codefeh lererkennungsschaltung
einen Codefehlerimpuls genau dann ab, wenn der
Absolutbetrag den maximal zulässigen Wert hat und gleichzeitig
ein solcher Binärwert am Dateneingang anliegt, der den Absolutwert der LDS weiter erhöhen würde. Aus dem
obigen ergibt sich, daß der durch die beiden Flip-Flops
-jQ FFO und FF1 dargestellte Aosolutbetraa der LDS genau dann
erhöht wird, wenn Xj gleich eins ist. Der Fehlerzustand
liegt daher genau dann vor, wenn dies beim Absolutbetrag
von drei, d.h. bei Xq=1 und X-J=V der Fall ist. Die
Fehlererkennungsschaltung muß daher genau dann einen
FehlerimpuIs abgeben, wenn die logische Verknüpfung
XO-X-1 · %2 den Binärwert null hat. Um diesen Zustand zu
dekodieren,ist eine NOR- Schaltung 8 vorhanden, deren
einer Eingang mit einem nicht invertierenden Ausgang der NOR-Schaltung 2 (die für diesen Ausgang eine Oder-Schaltung ist) und
deren anderer Eingang mit dem Q-Ausgang des Flip-Flops FFO, an dem Xn erscheint, verbunden ist. Wie man durch Anwendung einfacher
logischer Umrechnungen leicht zeigen kann, erscheint bei dieser Verknüpfung am Ausgang der Oder-Schaltung genau dann ein
den Codefehlerimpuls auslösender Binärwert 1, wenn das
genannte Produkt Xq · X-j · X2 den logischen Wert eins
aufweist. Somit ist die Auswerteschaltung lediglich eine
einzige logische Verknüpfungsschaltung, wogegen beim Stand
der Technik hierzu drei Verknüpfungsschaltungen notwendig
sind.
-12-EPO COPY (Ά
- Leerseite -
EPO COPY
Claims (3)
- STANDARD ELEKTRIK LORENZ
AKTIENGESELLSCHAFT
STUTTGARTA.Bernha rdt-1PatentansprücheΛΑ Digitale Codefeh Lererkennungsscha ltung für ein digitales Nachrichtenübertragungssystem, bei dem der 5B6B-Code verwendet wird, mit einem durch die Bits des codierten Empfangssignals angesteuerten Vorwärts-Rückwärts-Zähler zur Ermittlung der laufenden digitalen Summe, wobei eine Zählstufe ausschLießLich das Vorzeichen der laufenden digitaLen Summe speichert und mit einer Auswerteschal- ' tung, die bei Überschreitung des zulässigen Bereichs der { LDS einen CodefehLerimpuLs abgibt, dadurch g e kennzeichnet, daß die Steuerschaltung (1,2,3, 4,5,6) der anderen Zählstufen (FFO, FF1) diese in umgekehrter Richtung zählen läßt, sobald die laufende digitale Summe negativ wird und bis sie wieder positiv wird,f derart, daß sie in jedem Zustand den Absolutbetrag der laufenden digitalen Summe zählen und daß die Auswerteschaltung (2,8) den Codefehler impuls dann abgibt, wenn der Absolutbetrag der laufenden digitalen Summe den zulässigen Wert überschreitet. - 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, >v■4-f daß die Steuerscha Ltung (1,2,3,4,5,6) der den Absolut- ''betrag der laufenden digitalen Summe zählenden ZählstufenZT/P1-Kg/St *17.07.1984 -2-EPO COPYA.Bernhardt-1(FFO,FF1) diese nach Art eines Vorwärts-Rückwärts-Zählers aussteuert, und daß die Bits des codierten Empfangssignals (b) am Eingang dieser Steuerschaltung eine steuerbare Invertierschaltung (3) durchlaufen, derart, daß durch Invertierung der Bits (b) die Zählrichtung umgekehrt wird.
- 3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die steuerbare Invertierschaltung (3) durch die das Vorzeichen der laufenden digitalen Summe speichernde Zählerstufe (FF2) gesteuert wird.-3-EPO COPY
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843430836 DE3430836A1 (de) | 1984-08-22 | 1984-08-22 | Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystem |
AU45735/85A AU574489B2 (en) | 1984-08-22 | 1985-08-02 | Error detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843430836 DE3430836A1 (de) | 1984-08-22 | 1984-08-22 | Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystem |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3430836A1 true DE3430836A1 (de) | 1986-03-06 |
Family
ID=6243603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843430836 Withdrawn DE3430836A1 (de) | 1984-08-22 | 1984-08-22 | Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystem |
Country Status (2)
Country | Link |
---|---|
AU (1) | AU574489B2 (de) |
DE (1) | DE3430836A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0250049A1 (de) * | 1986-06-20 | 1987-12-23 | Koninklijke Philips Electronics N.V. | Kanalkodierer |
EP0354065A2 (de) * | 1988-08-05 | 1990-02-07 | Kabushiki Kaisha Toshiba | Schaltkreis und Methode zum Modulieren digitaler Daten und Schaltkreis zum Demodulieren digitaler Daten |
-
1984
- 1984-08-22 DE DE19843430836 patent/DE3430836A1/de not_active Withdrawn
-
1985
- 1985-08-02 AU AU45735/85A patent/AU574489B2/en not_active Ceased
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0250049A1 (de) * | 1986-06-20 | 1987-12-23 | Koninklijke Philips Electronics N.V. | Kanalkodierer |
EP0354065A2 (de) * | 1988-08-05 | 1990-02-07 | Kabushiki Kaisha Toshiba | Schaltkreis und Methode zum Modulieren digitaler Daten und Schaltkreis zum Demodulieren digitaler Daten |
EP0354065A3 (de) * | 1988-08-05 | 1990-08-29 | Kabushiki Kaisha Toshiba | Schaltkreis und Methode zum Modulieren digitaler Daten und Schaltkreis zum Demodulieren digitaler Daten |
US5042037A (en) * | 1988-08-05 | 1991-08-20 | Kabushiki Kaisha Toshiba | Digital data modulation circuit having a DC component suppression function |
Also Published As
Publication number | Publication date |
---|---|
AU4573585A (en) | 1986-02-27 |
AU574489B2 (en) | 1988-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1213882B (de) | Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge | |
DE2648977B2 (de) | Demodulator für differentiell phasencodierte Digitaldaten | |
DE1499842B2 (de) | Einrichtung zurCodeumwandlung eines einfachen NRZ-Signals in ein selbsttaktierendes NRZ-Signal | |
DE2340250C2 (de) | Verfahren und Vorrichtung zur redundanzreduzierenden Codierung eines aus Blöcken zu je N Bits bestehenden Nachrichtenstromes | |
DE2516802C2 (de) | Codierer zur Umwandlung analoger Eingangssignale in Differenzpulscodesignale | |
DE2355676C3 (de) | Schaltungsanordnung zur Übertragung von Signalen mit Differenz-Pulscodemodulation (DPCM) | |
DE2143792A1 (de) | Optoelektronischer signaluebertrager | |
DE2158548A1 (de) | Regeneratiwerstärker für digitale Übertragungssysteme | |
DE3430836A1 (de) | Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystem | |
DE2461581B2 (de) | Adaptives deltamodulationssystem | |
DE2857329C1 (de) | Verfahren und Einrichtung zur Verringerung des Bedarfs der Zahl von uebertragenen Bits bei der UEbertragung von PCM-Information | |
DE3412986A1 (de) | Digitales nachrichtenuebertragungssystem mit integrierter uebertragung einer zusatzinformation mit geringer bitfolgefrequenz | |
DE3417139C2 (de) | ||
DE2525533C2 (de) | Einrichtung zum Decodieren eines Code | |
DE69124242T2 (de) | Verfahren und anordnung zur beschränkung des bandpasses binärer signale | |
DE1762120B2 (de) | Einrichtung zum steuern des betriebes eines geraetes mit einem steuerimpulssignal | |
DE1251799B (de) | Verfahren und Anordnung zur gesicherten blockweisen Übertragung binär codierter Daten | |
DE2063275B2 (de) | Verfahren und Vorrichtung zur Fehlererkennung beim Decodieren einer ursprünglich als Signalfolge mit m Pegelstufen vorliegenden Nachricht | |
DE2702746C3 (de) | Verfahren und Schaltung zum Codieren von Faksimilesignalgen | |
DE2625527A1 (de) | Verfahren zur kompression redundanter digitaler quellsignale | |
DE3021485C2 (de) | Verfahren und Schaltungsanordnung zur Trägerfrequenzüberwachung in einem Nachrichtenübertragungssystem | |
DE2449341C3 (de) | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals | |
DE2147919A1 (de) | Sender zum Übertragen von nicht linear Puls-Code modulierten Proben von Analogsignalen | |
DE3426047A1 (de) | Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystem | |
DE3308768A1 (de) | Empfangsschaltung fuer nach einem coded-diphase-verfahren uebertragene datensignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8180 | Miscellaneous part 1 |
Free format text: DER VERTRETER IST ZU STREICHEN GRAF, G., DIPL.-ING., PAT.-ASS., 7000 STUTTGART |
|
8139 | Disposal/non-payment of the annual fee |