DE3430803C2 - - Google Patents
Info
- Publication number
- DE3430803C2 DE3430803C2 DE19843430803 DE3430803A DE3430803C2 DE 3430803 C2 DE3430803 C2 DE 3430803C2 DE 19843430803 DE19843430803 DE 19843430803 DE 3430803 A DE3430803 A DE 3430803A DE 3430803 C2 DE3430803 C2 DE 3430803C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- ramp generator
- transistor
- ramp
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Read Only Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
Description
Die Erfindung geht aus von einer Schaltungsanordnung
eines integrierten Schaltkreises zur Regelung der Anstiegszeit
einer internen Spannung mit einem integrierten
Schaltkreis, der einen ersten Schaltungsknotenpunkt
enthält, der eine Spannung von einer Energiequelle
außerhalb des integrierten Schaltkreises zugeführt
erhält und davon eine interne Spannung für den
integrierten Schaltkreis bildet, wie sie aus der
DE 28 50 933 B2 bekannt ist.
Festkörperspeicher wie z. B. E²PROM-Vorrichtungen,
die nach einer Dünnoxidtunneltechnik hergestellt
werden, können einem zufälligen Oxiddurchbruch unterworfen
sein, wenn eine Schreib- oder Löschspannung,
die an die Dünnoxidschicht angelegt wird, z. B. zwischen
dem Substrat und dem frei schwebenden Gate,
einem maximal zulässigen Toleranzbetrag überschreitet.
Um einen solchen Störungsfall zu vermeiden,
wird ein externes Programmiersignal hoher Spannung
(Vpp) mittels einer externen Schaltung oder Einrichtung
derart bearbeitet, daß ein pulsierendes
Signal mit einer Exponentialwellenform und einer
Zeitkonstante RC von 600 Millisekunden (a pulsed
signal having a 600 Msec RC exponential waveform)
gebildet wird. Das dem Stande der Technik entsprechende
Vorgehen zur Verhinderung eines unerwünschten
Oxiddurchbruchs besteht also darin, die
externe hohe Spannung Vpp mit Hilfe eines externen
Stromkreises zu verformen, der aus einer vom Verwender
gelieferten Schaltung besteht, um die Anstiegszeit
einer internen Spannung Vpp, die aus
der externen Spannung erzeugt wird, zu begrenzen.
Eine solche Signalformungsschaltung erhöht die Komplexität
der Gesamtschaltung wegen des Erfordernisses
zusätzlicher Bestandteile und zusätzlichen Bauraumes
für die Schaltung. Demgemäß erhöhen sich auch
der Energiebedarf und der Aufwand für den Anfangsaufbau
der Schaltung und deren Wartung. Dies ist
besonders deswegen der Fall, weil die früheren Wellenformungsstromkreise
in aller Regel RC-Schaltungen
mit veränderlichen Kondensatoren oder veränderlichen
Widerständen waren, die optimal bemessen bzw.
eingestellt werden mußten, um eine einwandfreie Arbeitsweise
der Schaltung zu gewährleisten. Solche
Schaltungen sind außerdem nicht sehr genau und unterliegen
der Möglichkeit einer Verschlechterung bei
sich ändernden Umgebungsbedingungen.
Bei Anwendung einer E²PROM-Vorrichtung, bei
der üblicherweise die hohe externe Spannung Vpp
21 V beträgt, muß die maximal zulässige Spannung an
den dünnen Oxidflächen der Vorrichtung auf etwa
11,4 V begrenzt sein.
Bei einer Schaltungsanordnung der eingangs genannten
Art, wie sie aus der DE 28 50 933 B2 bekannt ist, wird
der Anstieg der Spannung der externen Quelle begrenzt,
indem die Spannung am Kondensator einfach durch
Kurzschluß wieder abgebaut wird.
Es ist daher Aufgabe der vorliegenden Erfindung,
eine Schaltungsanordnung der eingangs genannten Art
zu verbessern.
Diese Aufgabe wird durch die im Patentanspruch 1
gekennzeichneten Merkmale gelöst.
Hierbei ist vorgesehen, daß die Spannung der externen
Quelle dem ersten Schaltungsknotenpunkt
mit einer vorbestimmten, geregelten Geschwindigkeit
zugeführt wird. Mit Hilfe einer linearen
Rampe, deren Steilheit 16 V/Millisekunden beträgt,
wird, wenn die externe hohe Spannung Vpp 21 V beträgt,
eine interne hohe Spannung Vpp an den Oxidflächen
des Schaltkreises auf etwa 11,5 V begrenzt.
Es wurde gefunden, daß eine intern erzeugte lineare
Rampensteilheit von 16 V/Millisekunden beispielsweise
statt der extern erzeugten Exponentialwelle
mit einer Zeitkonstanten RC von 600 Millisekunden verwendet
werden kann und noch immer in zufriedenstellender
Weise die an der dünnen Oxidtunnelfläche des
Schaltkreises anliegende Spannung begrenzt. Diese
Erkenntnis macht es möglich, die externe Programmierschaltung
hoher Spannung in vorteilhafter Weise durch
eine interne Schaltung zu ersetzen.
Nach der Erfindung kann ein intern angeordneter
linearer Rampengeneratorkreis an der Vorrichtung vorgesehen
werden, um eine lineare Rampenspannung zwischen
5 V (Vcc) und 21 V (Vpp) zu erzeugen, wobei eine
Rampensteilheit von 16 V/Millisekunden aufrechterhalten
wird. Der interne lineare Rampengenerator wirkt
mit einem Nebenschlußkreis zusammen, mit dessen Hilfe
die Programmierspannung nach dem Erdpotential hin
gezogen und dabei die an der dünnen Oxidfläche anliegende
Spannung begrenzt wird. Somit verhindert
die Erfindung die Möglichkeit eines unerwünschten
Durchbruchs der dünnen Oxidschicht während eines
Schreib- oder Löschvorganges bei der Arbeitsweise
Programmieren. Ein solcher Schutz wird vorteilhafterweise
unabhängig von einer externen, der Vorrichtung
zugeführten hohen Spannung erhalten.
Vorzugsweise ist gemäß der Erfindung ein E²PROM
in einer Arbeitsweise für Programmiersperre und in
einer Arbeitsweise für Programmieren betreibbar.
Bei der Arbeitsweise für Programmiersperre wird ein
erster interner Schaltungsknotenpunkt auf einer niedrigen
internen Spannung (Vcc) gehalten, indem ein
Transistor-Gate in Abhängigkeit von einem Programmiersperrsignal
betätigt wird. Der erste interne
Schaltungsknotenpunkt ist direkt mit der inneren
Schaltung der Vorrichtung verbunden und bildet demgemäß
eine interne Sammelleitung für die hohe Spannung
Vpp.
Bei der Arbeitsweise für Programmieren wird
die externe hohe Spannung Vpp an einem Metalloxidsilizium
(MOS)-Kondensator integriert, um die interne
hohe Spannung Vpp derart zu bilden, daß die
so erzeugte Spannung entsprechend einer linearen
Wellenform ansteigt. Wenn die interne hohe Spannung
Vpp mit einer Steilheit ansteigt, welche 16 V/Millisekunden
überschreitet, wird ein Transistorschalter
betätigt, um den überschüssigen Strom kurzzuschließen
oder ihn nach Erde oder Masse abzuleiten und
auf diese Weise den übermäßigen Anstieg der inneren
hohen Spannung Vpp, die der Vorrichtung zugeführt
wird, zu begrenzen.
Demgemäß ist eine Steuerschaltung auf einem
monolithischen Siliziumsubstrat integriert, so daß
die Rampensteilheit eines internen Programmierspannungssignals
auf eine vorbestimmte Anstiegsgeschwindigkeit
festgelegt ist, beispielsweise auf 16 V/
Millisekunden, wobei die Rampensteilheit nicht eine
Funktion der externen Programmierspannung oder der
externen Spannungsanstiegszeit ist. Im Ergebnis ist
es nicht erforderlich, ein externes hohes Spannungssignal
zu bearbeiten oder zu pulsieren oder komplizierte
Signalformungsschaltungen für das Eingangssignal
vorzusehen. Dadurch werden die Zahl der Schaltungskomponenten
und der Raum für die Leiterbahnenführung
äußerst klein gehalten, während der Energiebedarf
der Schaltung verringert wird. Außerdem ist
es nicht erforderlich, anfänglich externe Wellenformungsschaltungen
einzustellen oder die Einstellung
aufrechtzuerhalten, noch ist eine übermäßige Wartung
erforderlich, wie es bei externen Stromkreisen
der Fall wäre, die einer Verschlechterung aufgrund
unterschiedlicher Eingangssignal- und Umgebungsbedingungen
unterliegen.
Im folgenden ist die Erfindung anhand der
Zeichnungen erläutert. In diesen zeigt
Fig. 1 ein schematisches Schaltbild einer
Schaltungsanordnung gemäß der Erfindung mit einem
internen Rampenanstiegsimpulsstromkreis;
Fig. 2 ein Kurvenbild der Spannung an einer
dünnen Oxidschicht als Funktion der Zeit für verschiedene
Programmier-Eingangsspannungssignale eines
integrierten Speicherschaltkreises;
Fig. 3 ein Kurvenbild einer linearen
Rampe entsprechend einer internen Programmierspannung,
wie sie mit Hilfe der Erfindung zu erhalten
ist;
Fig. 4 ein Kurvenbild einer linearen
Rampenspannung entsprechend einer internen Programmierspannung,
wie sie entsprechend der Erfindung
zu erhalten ist; und
Fig. 5 ein Kurvenbild einer linearen
Rampe der internen Programmierspannung, wie sie
mittels der Erfindung zu erhalten ist.
Nach der bevorzugten Ausführungsform der Erfindung
wird eine lineare Rampe zwischen 5 V (Vcc) und
21 V (Vpp) mit einer Rampensteilheit von 16 V/Millisekunden
erzeugt. Die bevorzugte Ausführungsform
der Schaltungsanordnung nach der Erfindung ist in
Fig. 1 veranschaulicht. Sie enthält Transistoren
T1-T10, die zwischen einer Spannung Vcc, einer
Spannung Vpp und Erde miteinander verbunden sind.
Zwei Arbeitsweisen sind bei der bevorzugten
Ausführungsform gemäß der Erfindung vorgesehen -
eine Arbeitsweise für Programmiersperrung und eine
für Programmieren. In der Arbeitsweise für Programmiersperrung
beträgt die externe Spannung Vpp=21 V
und die Programmierspannung = der Spannung Vcc.
Die interne Spannung Vpp (Knotenpunkt A in Fig. 1)
wird durch den Transistor T1 auf dem Wert Vcc gehalten,
der Transistor T2 ist ausgeschaltet, weil
sein Gate (Knotenpunkt B in Fig. 1) durch den Transistor
T4 auf Erdpotential gehalten wird, und der
Schaltungsknotenpunkt C ist über den Transistor
T8 nach Erde entladen, und der Schaltungsknotenpunkt
D ist derart vorgespannt, daß er einen über den
Transistor T9 nach Erde bzw. Masse abfließenden
Strom ableitet.
Bei der Arbeitsweise Programmierung betragen
die externe Spannung Vpp=21 V Gleichspannung und
die Programmierspannung PGM=0 V (). Die Transistoren
T1 und T4 sind bei Abwesenheit der Spannung
PGM abgeschaltet. Im Ergebnis steigt die an dem
Knotenpunkt B durch den Transistor T3 gelieferte
Spannung nach dem externen Spannungswert Vpp hin an.
Dieser Spannungsanstieg wiederum zieht die interne
Spannung Vpp (Schaltungsknotenpunkt A) über den
Transistor T2 nach dem externen Spannungswert Vpp
hin. Dementsprechend erfolgt eine Spannungszunahme
an dem Transistor T5 (der als MOS-Kondensator ausgebildet
ist). Der zu dem Schaltungsknotenpunkt C
über den Transistor T5 gelieferte Strom beträgt
ic = CT5 dV/dt, (1)
um eine lineare Rampensteilheit von dV/dt=16 V/
Millisekunden bei der bevorzugten Ausführungsform der
Erfindung zu schaffen, wobei CT5=20 exp 10-12F,
beträgt ic=0,32 Mikroampere. Der Stromfluß über den
Transistor T8 wird durch die Transistoren T9 und T10
eingestellt und kann eine Mindestrampenhöhe oder Startpunktanhebung
enthalten, die durch die Transistoren
T9 und T10 bestimmt ist. Bei der bevorzugten Ausführungsform
der Erfindung wird eine 5-V-Startpunktanhebung
für die Rampenspannung vorgesehen. Der durch
den Transistor T9 fließende Strom ist unabhängig von
der Spannung Vcc, da der Transistor T9 sich im Sättigungsbereich
seines Betriebes befindet.
Wenn die Rampensteilheit an der internen Spannung
Vpp (Knotenpunkt A in Fig. 1) 16 V/Millisekunde
überschreitet, nimmt der Strom ic entsprechend der
obigen Gleichung (1) zu. Dementsprechend nimmt auch
die Spannung an dem Schaltungsknotenpunkt C zu.
Dies ist das Ergebnis davon, daß der Transistor T8
sich im Sättigungszustand befindet. Wenn die Spannung
an dem Schaltungsknotenpunkt C zunimmt, wird
der Transistor T6 eingeschaltet und leitet überschüssige
Spannung vom Schaltungsknotenpunkt B über
den Transistor T7 nach Erde oder Masse ab. Die Leitung
des Transistors T2 wird entsprechend vermindert,
wodurch auch die Rampensteilheit am Schaltungsknotenpunkt
B herabgesetzt wird. Die Rampensteilheit
der inneren Spannung Vpp (Knotenpunkt A in
Fig. 1) wird gleichfalls verkleinert.
Fig. 2 ist ein Kurvenbild der Spannung an einer
dünnen Oxidschicht in einer als integrierter Schaltkreis
ausgebildeten Speichervorrichtung als Funktion
der Zeit für verschiedene Programmierspannungs-Eingangssignale.
In Fig. 2 ist die übliche Exponentialwellenform
mit der 600 Millisekunden betragenden
Zeitkonstante RC verglichen mit verschiedenen anderen
Wellenformen, insbesondere der linearen Rampe mit
einer Steilheit von 16 V/Millisekunden wie sie durch
die bevorzugte Ausführungsform gemäß der Erfindung
erzeugt wird. Aus dem Kurvenbild ist zu ersehen,
daß verschiedene Rampenwerte je nach den Erfordernissen
der dünnen Oxidschicht des entsprechenden
integrierten Schaltkreises gewählt werden können.
Dementsprechend ist die Erfindung gut geeignet für
den Gebrauch in jeder als integrierter Schaltkreis
ausgebildeten Speichervorrichtung, die eine dünne
Oxidschicht nach dem Tunnelverfahren zum Schreiben
und Löschen verwendet. Es folgt, daß die Rampenwerte,
die bei dem Ausführungsbeispiel der Erfindung
vorgesehen sind, leicht verändert werden können,
um verschiedenen Schaltungsparametern entsprechen
zu können.
Die Fig. 3 bis 5 zeigen verschiedene Leistungs-
und Arbeitscharakteristiken der bevorzugten Ausführungsform
der Erfindung. In den Fig. 3 bis 5 bezieht
sich der Ausdruck x auf eine Schaltungsauslöse-
oder Freigabeleitung. Wenn die Leitung x
auf niedrig geschaltet ist, wird die interne lineare
Rampe der Spannung VPPI eingeleitet; wenn die Leitung
x sich im Zustand Hoch befindet, wird die
interne Spannung VPPI auf ihren Anfangszustand mit
5 V DC (Vcc) entladen oder zurückgeführt. Die Ausdrücke
VPPI=Vppi=VIP beziehen sich sämtlich
auf das interne Spannungssignal Vpp (Schaltungsknotenpunkt
A in Fig. 1). Das angefügte "i" soll anzeigen,
daß es sich um ein intern erzeugtes Signal
handelt. Der Ausdruck TA bezieht sich auf die
Umgebungstemperatur, bei der die dargestellten Messungen
aufgenommen wurden - in diesem Fall die Raumtemperatur
oder angenähert 25°C. Schließlich bezieht
sich der Ausdruck Vppx auf das Eingangssignal,
das bei einer Exponentialwellenform mit der
Zeitkonstante RC=600 Millisekunden bei den bereits
bekannten Schaltungen benutzt wurde. Die Anfügung
"x" dient hier zur Anzeige, daß es sich
um ein extern angelegtes Signal handelt.
Die Fig. 3 und 4 zeigen die Rampensteilheit
der internen Spannung Vpp an verschiedenen Ausführungsformen
gemäß der Erfindung. Im einzelnen
zeigen die Fig. 3 und 4 Kurvenbilder einer linearen
Rampe entsprechend einer internen Programmierspannung
gemäß dem Ausführungsbeispiel.
Fig. 5 ist ein Kurvenbild einer linearen Rampe
entsprechend einer internen Programmierspannung VPPI,
wobei die externe Spannung Vpp (Vppx) bei 21 V und
15 V liegt. Die Darstellung von Fig. 5 veranschaulicht,
daß die interne Rampensteilheit beim Ausführungsbeispiel
der Erfindung unabhängig von der externen
Spannung Vpp ist.
Es ist zu sehen, daß bei Anwendung der Erfindung
auf eine integrierte Speicherschaltung die
Rampensteilheit des internen Spannungssignals Vpp
auf 16 V/Millisekunden (oder gewünschtenfalls anders
bei verschiedenen Ausführungsformen der Erfindung)
gehalten wird und daher nicht eine Funktion
der externen Spannung Vpp oder der Spannung
Vcc ist. Daher ist es nicht erforderlich, die
externe Spannung Vpp zu pulsieren oder komplizierte
externe Synchronisations- und Wellenformstromkreise
vorzusehen wie sie bei den bekannten Vorrichtungen
benötigt wurden. Die Erfindung stellt
also eine überlegene Wirtschaftlichkeit der
funktionellen Elemente und einen Schaltungsbetrieb
mit verbesserter Zuverlässigkeit zur Verfügung,
während sie andererseits gegen Oxiddurchbruch aufgrund
überhöhten Spannungsabfalls während einer
Schreib- oder Löschprogrammierungs-Arbeitsweise eines
integrierten Festkörper-Speicherschaltkreises
schützt.
Die Möglichkeiten zur Anwendung und Ausführung
der Erfindung beschränken sich nicht auf die hier
lediglich zur Erläuterung im einzelnen beschriebenen
und dargestellten beispielhaften Möglichkeiten.
So kann man z. B. auch eine unterschiedliche Rampensteilheit
durch Verändern der Kapazität des Transistors
T5 entsprechend der gewünschten Rampensteilheit
für eine spezielle Technologie oder Vorrichtung
vorsehen.
Claims (6)
1. Schaltungsanordnung eines integrierten Schaltkreises
zur Regelung der Anstiegszeit einer internen
Spannung mit einem integrierten Schaltkreis, der
einen ersten Schaltungsknotenpunkt enthält, der
eine Spannung von einer Energiequelle außerhalb
des integrierten Schaltkreises zugeführt erhält
und davon eine interne Spannung für den integrierten
Schaltkreis bildet, mit
einem Kondensator, dessen einer Anschluß mit dem ersten Schaltungsknotenpunkt verbunden ist und dazu dient, einen von der Spannung der externen Quelle aufgenommenen Strom mit einer Geschwindigkeit zu integrieren, die einer vorbestimmten Spannungsanstiegszeit entspricht,
einer Stromsenke, die mit dem zweiten Anschluß des Kondensators verbunden ist und ein Signal zur Steuerung oder Regelung der Anstiegszeit als Funktion der Integration des aus der externen Quellenspannung von dem Kondensator aufgenommenen Stromes bildet und einer Schaltvorrichtung mit einem Steueranschluß, der das Spannungsanstiegssteuersignal aufnimmt und betätigbar ist, um den Anstieg der Spannung der externen Quelle in Abhängigkeit von dem Anstiegszeitsteuersignal zu begrenzen, dadurch gekennzeichnet, daß der Anstieg der Spannung der externen Quelle so begrenzt wird, daß die Spannung der externen Quelle dem ersten Schaltungsknotenpunkt mit einer vorbestimmten, geregelten Geschwindigkeit zugeführt wird.
einem Kondensator, dessen einer Anschluß mit dem ersten Schaltungsknotenpunkt verbunden ist und dazu dient, einen von der Spannung der externen Quelle aufgenommenen Strom mit einer Geschwindigkeit zu integrieren, die einer vorbestimmten Spannungsanstiegszeit entspricht,
einer Stromsenke, die mit dem zweiten Anschluß des Kondensators verbunden ist und ein Signal zur Steuerung oder Regelung der Anstiegszeit als Funktion der Integration des aus der externen Quellenspannung von dem Kondensator aufgenommenen Stromes bildet und einer Schaltvorrichtung mit einem Steueranschluß, der das Spannungsanstiegssteuersignal aufnimmt und betätigbar ist, um den Anstieg der Spannung der externen Quelle in Abhängigkeit von dem Anstiegszeitsteuersignal zu begrenzen, dadurch gekennzeichnet, daß der Anstieg der Spannung der externen Quelle so begrenzt wird, daß die Spannung der externen Quelle dem ersten Schaltungsknotenpunkt mit einer vorbestimmten, geregelten Geschwindigkeit zugeführt wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß die Stromsenke zusätzlich die
Quelle einer niedrigen Bezugsspannung zur Herstellung
einer minimalen Anfangsrampengeneratorspannung aufweist.
3. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der integrierte Schaltkreis eine
Speichervorrichtung in Form einer integrierten Schaltung
aufweist.
4. Schaltungsanordnung nach Anspruch 3, gekennzeichnet
durch eine Einrichtung zum wahlweisen Wählen
und Nichtwählen des Rampengeneratorschaltungsbetriebs
während einer entsprechenden Schaltungsarbeitsweise
für Programmieren und einer Schaltungsarbeitsweise für
Programmierverhinderung aufweist.
5. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche mit einer Speichervorrichtung,
gekennzeichnet durch
einen internen Rampengenerator zur Erzeugung einer internen linearen Rampenspannung, deren Spannungsanstiegzeit von einer externen Spannungsquelle unabhängig ist,
mit einem ersten Transistor, dessen einer, erster Anschluß mit der externen Spannungsquelle verbunden ist, und der einen zweiten Anschluß und einen mit einem ersten Rampengeneratorsignal-Knotenpunkt verbundenen Steueranschluß aufweist;
einem zweiten Transistor, dessen erster Anschluß mit der externen Spannungsquelle verbunden ist und der einen mit dem ersten Rampensignalgenerator-Knotenpunkt verbundenen Steueranschluß sowie einen zweiten, mit einem zweiten Rampengeneratorsignal-Knotenpunkt verbundenen Anschluß aufweist;
einem Integrationskondensator, dessen einer, erster Anschluß mit dem zweiten Rampengeneratorsignal- Knotenpunkt verbunden ist und der so geschaltet ist, daß er eine Spannung integriert, die über den zweiten Transistor als eine Funktion des ersten Transistors zugeführt und von der externen Spannungsquelle abgeleitet ist, um die interne lineare Rampenspannung an dem zweiten Rampengeneratorsignal-Knotenpunkt zu bilden, wobei der zweite Anschluß des Kontensators mit einem dritten Rampengeneratorsignal-Knotenpunkt verbunden ist;
einem dritten Transistor, der einen ersten, mit dem dritten Rampengeneratorsignal-Knotenpunkt verbundenen Anschluß und einen zweiten, mit einem Rampengenerator- Erdungspunkt verbundenen Anschluß sowie einen Steueranschluß aufweist, der mit einem vierten Rampengeneratorsignal-Knotenpunkt verbunden ist;
einen mit dem vierten Rampengeneratorsignal- Knotenpunkt verbundenen Bezugsspannungsquellentransistor, der dazu dient, den dritten Transistor auf einem gewählten Sättigungsverhältnis entsprechend einer Anfangsrampenspannungsanhebung zu halten; und
einem fünften Transistor, dessen erster Anschluß mit dem ersten Rampengeneratorsignal-Knotenpunkt verbunden ist und der einen zweiten Anschluß, der mit dem Rampengenerator-Erdungspunkt verbunden ist, und außerdem einen Steueranschluß hat, der mit dem dritten Rampengeneratorsignal-Knotenpunkt verbunden ist, so daß eine von dem Kondensator integrierte und der internen linearen Rampenspannung am zweiten Rampengeneratorsignal-Knotenpunkt entsprechende Ladung die Sättigung des fünften Transistors steuert, der wiederum die Sättigung des zweiten Transistors steuert, die dementsprechend eine von der externen Spannungsquelle gelieferte Spannung von dem zweiten Rampengeneratorsignal-Knotenpunkt abführt und alternativ diese externe Spannung über den fünften Transistor zu dem Rampengenerator-Erdungspunkt ableitet.
einen internen Rampengenerator zur Erzeugung einer internen linearen Rampenspannung, deren Spannungsanstiegzeit von einer externen Spannungsquelle unabhängig ist,
mit einem ersten Transistor, dessen einer, erster Anschluß mit der externen Spannungsquelle verbunden ist, und der einen zweiten Anschluß und einen mit einem ersten Rampengeneratorsignal-Knotenpunkt verbundenen Steueranschluß aufweist;
einem zweiten Transistor, dessen erster Anschluß mit der externen Spannungsquelle verbunden ist und der einen mit dem ersten Rampensignalgenerator-Knotenpunkt verbundenen Steueranschluß sowie einen zweiten, mit einem zweiten Rampengeneratorsignal-Knotenpunkt verbundenen Anschluß aufweist;
einem Integrationskondensator, dessen einer, erster Anschluß mit dem zweiten Rampengeneratorsignal- Knotenpunkt verbunden ist und der so geschaltet ist, daß er eine Spannung integriert, die über den zweiten Transistor als eine Funktion des ersten Transistors zugeführt und von der externen Spannungsquelle abgeleitet ist, um die interne lineare Rampenspannung an dem zweiten Rampengeneratorsignal-Knotenpunkt zu bilden, wobei der zweite Anschluß des Kontensators mit einem dritten Rampengeneratorsignal-Knotenpunkt verbunden ist;
einem dritten Transistor, der einen ersten, mit dem dritten Rampengeneratorsignal-Knotenpunkt verbundenen Anschluß und einen zweiten, mit einem Rampengenerator- Erdungspunkt verbundenen Anschluß sowie einen Steueranschluß aufweist, der mit einem vierten Rampengeneratorsignal-Knotenpunkt verbunden ist;
einen mit dem vierten Rampengeneratorsignal- Knotenpunkt verbundenen Bezugsspannungsquellentransistor, der dazu dient, den dritten Transistor auf einem gewählten Sättigungsverhältnis entsprechend einer Anfangsrampenspannungsanhebung zu halten; und
einem fünften Transistor, dessen erster Anschluß mit dem ersten Rampengeneratorsignal-Knotenpunkt verbunden ist und der einen zweiten Anschluß, der mit dem Rampengenerator-Erdungspunkt verbunden ist, und außerdem einen Steueranschluß hat, der mit dem dritten Rampengeneratorsignal-Knotenpunkt verbunden ist, so daß eine von dem Kondensator integrierte und der internen linearen Rampenspannung am zweiten Rampengeneratorsignal-Knotenpunkt entsprechende Ladung die Sättigung des fünften Transistors steuert, der wiederum die Sättigung des zweiten Transistors steuert, die dementsprechend eine von der externen Spannungsquelle gelieferte Spannung von dem zweiten Rampengeneratorsignal-Knotenpunkt abführt und alternativ diese externe Spannung über den fünften Transistor zu dem Rampengenerator-Erdungspunkt ableitet.
6. Schaltungsanordnung nach Anspruch 5, dadurch
gekennzeichnet, daß der interne Rampengenerator folgende
weitere Merkmale aufweist:
einen sechsten Transistor, dessen erster Anschluß mit einer internen Spannungsquelle verbunden ist, mit einem zweiten Anschluß, der mit dem zweiten Rampengeneratorsignal-Knotenpunkt verbunden ist, und mit einem Steueranschluß, der zur Aufnahme eines Steuersignals für Programmieren oder für Verhinderung des Programmierens dient; und
einem siebten Transistor, dessen erster Anschluß mit dem ersten Rampengeneratorsignal-Knotenpunkt verbunden ist, mit einem zweiten Anschluß, der mit dem Rampengenerator-Erdungspunkt verbunden ist, und mit einem Steueranschluß, der zur Aufnahme des Signals für Programmieren bzw. Programmierungsverhinderung dient, so daß der interne Rampengenerator als linearer Rampenspannungsgenerator betreibbar ist, wenn mittels eines Steuersignals für Programmieren die Arbeitsweise Programmieren gewählt ist, und so daß der interne Rampengenerator gesperrt ist, wenn mittels eines Steuersignals für Programmierungsverhinderung die Arbeitsweise Nichtprogrammieren gewählt ist.
einen sechsten Transistor, dessen erster Anschluß mit einer internen Spannungsquelle verbunden ist, mit einem zweiten Anschluß, der mit dem zweiten Rampengeneratorsignal-Knotenpunkt verbunden ist, und mit einem Steueranschluß, der zur Aufnahme eines Steuersignals für Programmieren oder für Verhinderung des Programmierens dient; und
einem siebten Transistor, dessen erster Anschluß mit dem ersten Rampengeneratorsignal-Knotenpunkt verbunden ist, mit einem zweiten Anschluß, der mit dem Rampengenerator-Erdungspunkt verbunden ist, und mit einem Steueranschluß, der zur Aufnahme des Signals für Programmieren bzw. Programmierungsverhinderung dient, so daß der interne Rampengenerator als linearer Rampenspannungsgenerator betreibbar ist, wenn mittels eines Steuersignals für Programmieren die Arbeitsweise Programmieren gewählt ist, und so daß der interne Rampengenerator gesperrt ist, wenn mittels eines Steuersignals für Programmierungsverhinderung die Arbeitsweise Nichtprogrammieren gewählt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US52801783A | 1983-08-31 | 1983-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3430803A1 DE3430803A1 (de) | 1985-03-14 |
DE3430803C2 true DE3430803C2 (de) | 1992-05-27 |
Family
ID=24103921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843430803 Granted DE3430803A1 (de) | 1983-08-31 | 1984-08-22 | Schaltungsanordnung eines integrierten schaltkreises zur regelung der anstiegszeit einer internen spannung |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS6074558A (de) |
DE (1) | DE3430803A1 (de) |
FR (1) | FR2551579B1 (de) |
GB (1) | GB2146502B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5408133A (en) * | 1993-05-03 | 1995-04-18 | Delco Electronics Corporation | Ramp control circuit |
JP2002315444A (ja) * | 2001-04-18 | 2002-10-29 | C I Kasei Co Ltd | 係止具 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2008879B (en) * | 1977-11-25 | 1982-05-19 | Rca Corp | Relaxation oscillator |
US4488060A (en) * | 1979-01-24 | 1984-12-11 | Xicor, Inc. | High voltage ramp rate control systems |
JPS5619676A (en) * | 1979-07-26 | 1981-02-24 | Fujitsu Ltd | Semiconductor device |
US4326134A (en) * | 1979-08-31 | 1982-04-20 | Xicor, Inc. | Integrated rise-time regulated voltage generator systems |
JPS56103757A (en) * | 1980-01-22 | 1981-08-19 | Tokyo Electric Co Ltd | Processing system for merchandise sales data |
JPS57143795A (en) * | 1981-03-03 | 1982-09-06 | Toshiba Corp | Nonvolatile semiconductor storage device |
JPS5952497A (ja) * | 1982-09-17 | 1984-03-27 | Nec Corp | デコ−ダ回路 |
US4581672A (en) * | 1983-08-31 | 1986-04-08 | National Semiconductor Corporation | Internal high voltage (Vpp) regulator for integrated circuits |
-
1984
- 1984-07-02 GB GB08416782A patent/GB2146502B/en not_active Expired
- 1984-08-22 DE DE19843430803 patent/DE3430803A1/de active Granted
- 1984-08-28 JP JP59179161A patent/JPS6074558A/ja active Granted
- 1984-08-29 FR FR8413375A patent/FR2551579B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2551579A1 (fr) | 1985-03-08 |
GB8416782D0 (en) | 1984-08-08 |
DE3430803A1 (de) | 1985-03-14 |
GB2146502A (en) | 1985-04-17 |
GB2146502B (en) | 1987-07-01 |
FR2551579B1 (fr) | 1992-05-07 |
JPS6074558A (ja) | 1985-04-26 |
JPH0566680B2 (de) | 1993-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3621533C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere für ein DRAM, die bei geringem Leistungsverbrauch eine stabile interne Versorgungsspannung liefert | |
DE2541131C2 (de) | Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung | |
DE3319335C2 (de) | Integrierte Schaltungsanordnung und Verfahren zur Regelung eines Hochspannungsgenerators | |
DE4233850C1 (de) | Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers | |
DE3128732C2 (de) | Spannungsdifferenzdetektorschaltung | |
DE2359646A1 (de) | Integrierte treiberschaltung mit feldeffekttransistoren | |
DE69024929T2 (de) | Spannungsregler mit Leistungszusatzsystem | |
DE3232843C2 (de) | MOS-Logikschaltung | |
EP0010149B1 (de) | Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle | |
DE2620187B2 (de) | Monostabile Multivibratorschaltung | |
DE2410205A1 (de) | Hystereseschaltung | |
DE4236072A1 (de) | Treiberschaltung zur erzeugung digitaler ausgangssignale | |
DE3430972C2 (de) | Integrierte Schaltung | |
DE60102212T2 (de) | Rampensignalerzeuger mit verbesserter Dynamik | |
DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise | |
DE2620749A1 (de) | Matrixspeicher aus halbleiterelementen | |
DE2749051A1 (de) | Mos-eingangspuffer mit hysteresis | |
DE19538463A1 (de) | Ausgangs-Pufferspeicher mit niedrigem Rauschen und hohem Ansteuerungsvermögen | |
DE19701377C2 (de) | Treiberschaltung | |
DE3430803C2 (de) | ||
DE3031197C2 (de) | Treiberschaltung mit Feldeffekttransistoren | |
EP1078460B1 (de) | Verfahren und vorrichtung zum umschalten eines feldeffekttransistors | |
EP0774705B1 (de) | Hysteresebehaftete Komparatorschaltung zur Verwendung bei einer Spannungsregelungsschaltung | |
DE2326007A1 (de) | Verfahren und vorrichtung zur regelung einer elektro-erosiven bearbeitung eines werkstuecks | |
DE19906860C2 (de) | Tristate-Differenz-Ausgangsstufe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: RICHTER, J., DIPL.-ING., 1000 BERLIN GERBAULET, H., DIPL.-ING., PAT.-ANWAELTE, 2000 HAMBURG |
|
8339 | Ceased/non-payment of the annual fee |