-
Die Erfindung betrifft Systeme, bei denen
Datenübertragungen zwischen einer peripheren Anschlußeinheit und
einem Haupt-Hostcomputer durchgeführt werden und bei
denen ein Zwischen-I/O-Subsystem zur Organisation der
Datenübertragung verwendet wird.
Hintergrund der Erfindung
-
Ein Gebiet technologischer Entwicklungen betrifft die
Übertragung von Daten zwischen einem
Haupt-Hostcomputersystem und einer oder mehreren peripheren
Anschlußeinheiten. Es sind I/O (Ein/Ausgabe)-Subsysteme entwickelt
worden, die zur Entlastung des Haupt-Hostcomputers von
Überwachungs- und Steuerungsaufgaben dienen und die
Funktionen der Steuerung einer peripheren Anschlußeinheit
und der Überwachung der Steuerung des
Datentransferbetriebes, der zwischen der peripheren Anschlußeinheit und
dem Haupt-Hostcomputersystem auftritt, übernehmen.
-
Es ist eine besondere Ausführungsform eines solchen I/O-
Subsystems entwickelt worden, die periphere
Steuereinheiten (auch als Daten-Linkprozessor bekannt) verwendet,
wobei einleitende Befehle eines Haupt-Hostcomputers zu
einer peripheren Steuereinheit weitergeleitet werden,
die die Datentransfer-Operationen mit einer oder
mehreren peripheren Einheiten organisiert. Bei diesen
Systemen erzeugt der Haupt-Hostcomputer auch ein "Daten-
Linkwort", welches jeden Task, der für eine periphere
Steuereinheit eingeleitet wurde, identifiziert. Nach
Abschluß eines Tasks meldet die periphere Steuereinheit
dem Haupt-Hostsystem mit einem
Ergebnis/Beschreibungswort den Abschluß, den Nichtabschluß oder ein bei dem
betreffenden Task aufgetretenes Problem.
-
Diese Typen peripherer Steuereinheiten sind in einer
Anzahl von Patenten des gleichen Anmelders beschrieben
worden und sollen im folgenden kurz aufgeführt werden:
-
US-PS 4,106,092, ausgegeben am 8. August 1978 mit dem
Titel "Interface System Providing Interfaces to Central
Processing Unit and Modular Processor-Controllers for an
Input-Output Subsystem", Erfinder D.A. Millers, 11.
-
US-PS 4,074,352, ausgegeben am 14. Februar 1978 mit dem
Titel "Modular Block Unit for Input-Output Subsystem",
Erfinder D.J. Cook und D.A. Millers, 11.
-
US-PS 4,162,520, ausgegeben am 24. Juli 1979 mit dem
Titel "Intelligent Input-output Interface Control Unit
for Input-Output Subsystem", Erfinder D.J. Cook und D.A.
Millers, 11.
-
US-PS 4,189,769, ausgegeben am 19. Februar 1980 mit dem
Titel "Input-Output Subsystem for Digital Data
Processing System", Erfinder D.J. Cook und D.A. Millers, 11.
-
US-PS 4,280,193, ausgegeben am 21. Juli 1981 mit dem
Titel "Data Link Processor for Magnetic Tape Data
Transfer System", Erfinder K.W. Baun und J.G. Saunders.
-
US-PS 4,313,162, ausgegeben am 26. Januar 1982 mit dem
Titel "I/O-Subsystem Using Data Link Processors",
Erfinder K.W. Baun und D.A. Millers, 11.
-
US-PS 4,322,792, ausgegeben am 30. März 1982 mit dem
Titel "Common Front-End Control for a Peripheral
Controller Connected to a Computer", Erfinder K.W. Baun.
-
Die oben genannten Patente vermitteln-ein
Hintergrundwissen bezüglich der Verwendung der als
"Daten-Linkprozessoren" (DLP) bekannten Typen von peripheren
Steuereinheiten, die in einem Datenübertragungsnetzwerk
zwischen einem Haupt-Hostcomputer und einer peripheren
Anschlußeinheit verwendet werden.
-
In dem oben beschriebenen Baun-Patent ist eine periphere
Steuereinheit beschrieben, die aus modularen Komponenten
aufgebaut ist, die wiederum aus einer gemeinsamen
Eingangs-Steuerschaltung mit universellen Eigenschaften für
alle Typen von peripheren Steuereinheiten bestehen und
mit einer peripheren abhängigen Schaltungsplatine
verbunden sind. Die periphere abhängige Schaltung ist in
besonderer Weise zum Umgang mit den spezifischen
Eigenheiten peripherer Anschlußeinheiten geeignet.
-
Die vorliegende Erfindung verwendet in ähnlicher Weise
eine periphere Steuereinheit (Daten-Linkprozessor), die
dem allgemeinen Aufbau des oben beschriebenen Systems
folgt, und zwar in der Weise, daß die periphere
Steuereinheit eine gemeinsame Steuerschaltung oder einen
gemeinsamen Eingang verwendet, der koordiniert mit einer
peripheren abhängigen Schaltung arbeitet, die in
besonderer Weise zum Betrieb eines bestimmten Typs einer
peripheren Anschlußeinheit, wie z. B. einer
Band-Steuereinheit (TCU Tape Control Unit) geeignet ist, die eine
Verbindung mit einer oder mehreren magnetischen
Bandeinheiten herstellt.
-
In der US-A-4,293,928 ist ein System beschrieben,
welches eine periphere abhängige Schaltung zur Ausführung
der für Datenübertragungen zwischen einer peripheren
Anschlußeinheit und einer peripheren Steuereinheit
einschließlich einer gemeinsamen Steuerschaltungskarte
erforderlichen spezifischen Funktionen zur Verfügung
stellt. Die periphere abhängige Schaltungsplatine
enthält logische Einrichtungen zur Ausführung von Mikro-
Codewortoperatoren, die von der gemeinsamen
Steuerschaltungskarte empfangen werden sowie Einrichtungen zur
Auswahl einer Datenquelle, die für eine zeitweise
Speicherung in einem Pufferspeicher zu übertragen ist. Die
periphere abhängige Schaltung stellt auch logische
Adresseinrichtungen zur Formulierung von Adressen zur
Verfügung, die zum Lesen und Schreiben von Daten aus bzw. in
den Pufferspeicher verwendet werden.
-
In der US-A-4,220,997 ist eine Vorrichtung zur
Übertragung von Informationen zwischen einem
Informationsspeicher und einem Datenkanal beschrieben. Zum Betrieb des
Informationsspeichers mit einer vorbestimmten
Geschwindigkeit in Abhängigkeit von der Menge der
aufzuzeichnenden Informationen wird eine Steuergröße erzeugt. Diese
Steuergröße wird von der Auslastung eines zyklisch
betriebenen Pufferspeichers, der in dem Datenkanal
vorgesehen ist, abgeleitet.
-
Die Erfindung betrifft ein Netzwerk, durch das Daten
zwischen einem Haupt-Hostcomputer und einer peripheren
Magnetbandeinheit über eine periphere Steuereinheit
übertragen werden, wobei die periphere Steuereinheit
durch Befehle von dem Hostcomputer aktiviert wird, um
Datentransferoperationen auszuführen, eine gemeinsame
Steuerschaltungseinheit zur sequentiellen Ordnung der
Mikrocode-Befehle sowie eine periphere abhängige
Schaltungseinheit zur Organisation der peripheren Bandeinheit
aufweist, wobei die periphere Steuereinheit
Pufferspeicher zur zeitweisen Speicherung von übertragenen
Datenblöcken enthält, die Pufferspeicher Kanäle zur
Verbindung der peripheren Bandeinheit und des Hostcomputers
aufweisen, und die periphere abhängige Schaltungseinheit
Statuseinrichtungen zur Erzeugung von Informationen in
Bezug auf die Menge der in dem Pufferspeicher
vorhandenen Daten umfaßt.
-
Die Erfindung ist dadurch gekennzeichnet, daß die
Signal-Ausgabeeinrichtungen mit den Statuseinrichtungen
verbunden sind und zur Übertragung von Statussignalen zu
der gemeinsamen Steuerschaltungseinheit dienen, welche
die Anzahl von Datenblöcken in den
Puffer-Speichereinrichtungen anzeigen, weiterhin dadurch, daß die
Statuseinrichtungen ein Schieberegister aufweisen, welches zur
Zählung der Anzahl von in den
Puffer-Speichereinrichtungen enthaltenen Datenblöcken eine Verschiebung
nach oben durchführt, sowie dadurch, daß durch das
Schieberegister die Signal-Ausgabeeinrichtungen die
Informationsdaten zu der gemeinsamen
Steuerschaltungseinheit weiterführen, wenn der Pufferspeicher mit
Datenblöcken von dem Hostcomputer gefüllt ist, wobei die
gemeinsame Steuerschaltungseinheit dann den Hostcomputer
von dem Pufferspeicher trennt und danach die periphere
Bandeinheit mit dem Pufferspeicher verbindet.
-
Eine Steuerlogik zur Anzeige des Zustandes des
Pufferspeichers ist in der EP-A-0 109 308 beansprucht, aus der
die vorliegende Beschreibung abgetrennt wurde.
-
Folglich wird ein System zur Regelung von
Datentransferoperationen zwischen einem Hostcomputer und peripheren
Einheiten beschrieben, wobei eine periphere
Steuereinheit die in ihrem RAM-Puffer gespeicherten Datenblöcke
erfaßt, um Routinen für einen Datentransfer auszuwählen,
die für den Datenzustand des RAM-Puffers geeignet sind.
Die periphere Steuereinheit verwendet ein Blockzähler-
Überwachungssystem, durch das die periphere
Steuereinheit und das Haupt-Hostsystem von dem "numerischen
Blockstatus" der Daten in der
RAM-Pufferspeichereinrichtung informiert wird.
-
Die vorliegende Erfindung offenbart insbesondere ein
System, bei dem die gemeinsame Eingangsschaltung
(gemeinsame Steuerung) Routinen verwendet, die Mikrocode-
Befehle zur Adressierung von Registern erzeugen, die auf
Speicherstellen in dem RAM-Pufferspeicher zugreifen, um
Daten einzufügen oder zu entfernen. Es sind zwei
Adressregister vorhanden, und zwar eines für Adressen von
Daten, die von der peripheren Einheit entnommen bzw. zu
der peripheren Einheit geführt werden und eines für
Adressen von Daten, die von bzw. zu dem
Haupt-Hostcomputer übertragen werden.
-
Eine logische Blockzählerschaltung empfängt Daten von
dem peripheren Adressregister und dem
System-Adressregister. Weiterhin zeigt ein Flip-Flop-Ausgang zur
logischen Blockzählerschaltung die Richtung des
Datenflusses an, und zwar entweder einen "Schreibzustand"
(Hostsystem zur peripheren Einheit) oder einen
"Lesezustand" (periphere Einheit zum Hostsystem). Die logische
Blockzählerschaltung erzeugt zwei logische
Ausgangssignale, die einen Blockzähler steuern. Dadurch kann der
Blockzählerinhalt nach oben oder nach unten verschoben
werden, so daß die internen Datensignale die Anzahl von
in dem RAM-Pufferspeicher vorhandenen Datenblöcke
anzeigen. Weiterhin können verschiedene Parameter gesetzt
werden, um die Ausgangssignalbedingungen zu triggern,
wenn die Datenmenge in dem RAM-Pufferspeicher unter
einen bestimmten Wert abfällt.
Zeichnungserläuterung
-
Es zeigt:
-
Fig. 1 ein erfindungsgemäßes Blockzählersystem,
welches zur Information des Datentransfersystems
über den Status eines Pufferspeichers
verwendet wird,
-
Fig. 2 ein Systemschaltbild, welches das
Zusammenwirken des Hostcomputers mit einer peripheren
Steuereinheit zur Steuerung des Datentransfers
zu und von der peripheren Einheit zeigt,
-
Fig. 3 ein 8-Bit Schieberegister, dessen Inhalt nach
oben oder nach unten geschoben werden kann,
und zwar in Abhängigkeit von den Zuständen,
die zwischen bestimmten logischen Signalen und
Taktsignalen auftreten,
-
Fig. 4 ein Diagramm der Organisation der logischen
Blockzählereinheit gemäß Fig. 1 in der Weise,
daß sie während des Lese- oder
Schreibbetriebes arbeitet und die Wirkung einer
Verschiebung in dem Schieberegister nach oben oder
nach unten,
-
Fig. 5A eine schematische Darstellung der Wertigkeit
jeder Bitposition in dem Blockzähler,
-
Fig. 5B eine Tafel, in der die Beziehungen
verschiedener Verschiebungen des Blockzählers in Bezug
auf Lese- und Schreiboperationen dargestellt
sind.
-
Bei einer Leseoperation werden Daten von einer
peripheren Magnetbandeinheit zugeführt und zeitweise in einem
RM&-Pufferspeicher bis zu einer späteren Übertragung zu
dem Hostsystem zwischengespeichert.
-
Bei einer Schreiboperation werden Daten von dem Haupt-
Hostsystem zugeführt und zeitweise in dem
RAM-Pufferspeicher gespeichert, bis sie nachfolgend über eine
Bandsteuereinheit (TCU-Tape Control Unit) zu einer
ausgewählten Magnetbandeinheit übertragen werden.
Beschreibung von bevorzugten Ausführungsformen
-
In Fig. 2 ist eine Gesamtdarstellung des Systems
gezeigt, bei dem ein Hostcomputer 10 über ein
I/O-Subsystem mit einer peripheren Einheit, hier aus
Darstellungszwecken einer Bandsteuereinheit 50tc verbunden ist.
Gemäß den vorausgegangenen Darstellungen der o.g.
Patente, auf die Bezug genommen werden soll, kann das I/O-
Subsystem aus einem Basismodul bestehen, welches einen
oder mehrere periphere Steuereinheiten und zusätzlich
andere Verbindungs- und Verteilerschaltungen, wie z. B.
einer Verteiler-Steuerschaltung 20od und einem Daten-
Linkinterface 20i unterstützt. Die periphere
Steuereinheit 20t ist in modularer Form gezeigt und besteht aus
einer gemeinsamen Eingangsschaltung 10c und einer
peripheren abhängigen Schaltung, die in diesem Fall aus zwei
peripheren abhängigen Schaltplatinen 80p1 und 80p2
zusammengesetzt ist.
-
Bei einem solchen Netzwerkaufbau ist es oft
erforderlich, daß Daten von dem Haupt-Hostcomputer zu einer
peripheren Einheit, z. B. zwecks Aufzeichnung zu einer
Magnetbandeinheit übertragen werden. Dazu wäre eine
periphere Band-Steuereinheit TCU (z. B. 50tc) erforderlich. In
ähnlicher Weise ist es von Zeit zu Zeit erforderlich,
daß Daten von der Magnetbandeinheit zum Auslesen durch
den Hostcomputer über die Band-Steuereinheit übertragen
werden. Die Daten werden also bidirektional übertragen,
d. h. zu verschiedenen Zeitpunkten während des Betriebes
des Netzwerks in beiden Richtungen.
-
Die Haupt-Überwachungs- und Steuereinheit ist der Daten-
Verbindungsprozessor (Linkprozesssor) 20t, der bei
Aktivierung durch bestimmte Befehle des Hostcomputers dafür
sorgt, daß die Übertragung der gewünschte Daten in der
gewünschten Richtung erfolgt.
-
Wie in Fig. 1 gezeigt ist, dient ein RAM-Puffer 22 zur
zeitweisen Speicherung von Daten, die zwischen
peripheren Einheiten und dem Haupt-Hostcomputer übertragen
werden. Bei der bevorzugten Ausführungsform hat dieser RAM-
Puffer eine Speicherkapazität von mindestens sechs
"Datenblöcken", wobei jeder Block aus 256 Worten besteht.
-
Weiterhin dient gemäß Fig. 1 eine logische
Blockzählerschaltung 33czum Empfang von Eingangswerten von zwei
Adressregistern, die als peripheres Adressregister Pa
und als Systemadressregister Sa bezeichnet sind. Das
periphere Adressregister Pa bearbeitet die Adressen, die
erforderlich sind, wenn Daten von der peripheren
Bandeinheit zurückgeladen oder zu dieser gesendet werden.
Das System-Adressregister Sa wird verwendet, wenn Daten
von dem Hostsystem empfangen und in den Puffer 22
geführt, oder wenn Daten von dem Puffer 22 zu dem
Hostsystem gesendet werden. Die zwei in Fig. 1 gezeigten
Adressregister erhalten ihre Adressdaten über Mikrocode-
Signale von der gemeinsamen Eingangsschaltung 10c.
-
Die Adress-Datenausgänge von Pa und Sa werden zu dem RAM-
Puffer 22 geführt, um die gewünschte Stelle in dem
Pufferspeicher
zu adressieren. Weiterhin empfängt die
logische Blockzählereinheit 33c einen mit "P Carry"
bezeichneten Eingang von dem peripheren Adressregister, einen
anderen Eingang "S Carry" von dem System-Adressregister,
sowie ein Lese-/Schreib-Steuersignal von dem Lese-
Scheib-Flip-Flop 33f. Das Flip-Flop 33f wird durch
Mikrocodesignale von der gemeinsamen Eingangsschaltung 10c
der peripheren Steuereinheit gesteuert. Die logische
Blockzählereinheit 33c erzeugt ein erstes logisches
Signal LS&sub1; und ein zweites logisches Signal LS&sub0;, die zu
ODER-Gattern G&sub1; und G&sub0; geführt werden. Diese Gatter
erhalten zusätzliche Eingänge von dem Mikrocode der
gemeinsamen Eingangskarte 10c deren Eingänge zur
Simulierung der LS&sub1; und LS&sub0;-Signale für diagnostische oder
andere Steuerzwecke verwendet werden können. Die ODER-Gatter
erzeugen zwei Ausgangssignale, die mit S&sub1; und S&sub0;
bezeichnet sind und zu dem Blockzähler 34&sub4; geführt werden. Wie
aus Fig. 3 hervorgeht, werden die Ausgangssignale S&sub1;
und S&sub0; zu bestimmten Zeitpunkten beim Auftreten von
ansteigenden Taktsignalen kombiniert, um Bedingungen zu
schaffen, bei denen der Blockzählerinhalt nach oben,
nach unten oder überhaupt nicht verschoben wird.
-
Die schematische Darstellung von Fig. 3 verdeutlicht
die Verwendung des Blockzählers 34c gemäß Fig. 1.
-
In Fig. 3 ist schematisch ein 8-Bit Schieberegister
gezeigt, das zu ausgewählten Zeitpunkten beeinflußt
wird, wenn das Taktsignal sich in einem ansteigenden
Zustand befindet, der durch die Pfeile in Fig. 3
angedeutet ist. Bei der ganz linken schematischen
Darstellung des Schieberegisters ist zu erkennen, daß zweimal
eine "1" vorhanden ist, wodurch angezeigt wird, daß der
RAM-Puffer 22 mit zwei vollen Datenblöcken geladen ist.
-
Zum Zeitpunkt T&sub1; sind die Bedingungen so, daß keine
Verschiebung aufgetreten ist und die zwei "1" -Werte in dem
Schieberegister verbleiben. Zum Zeitpunkt T&sub2; tritt eine
Verschiebung nach oben auf, so daß das Schieberegister
nun drei Bits mit dem "1"-Signal aufweist. Zum Zeitpunkt
T&sub3; tritt ein Signal zur Verschiebung nach unten auf, so
daß sich das Schieberegister wieder in dem Zustand
befindet, bei dem zwei Bitpositionen eine "1" aufweisen.
Zum Zeitpunkt T&sub4; tritt eine Verschiebung nach oben auf,
so daß das Schieberegister nun drei Bitpositionen mit
einem "1"-Signal aufweist, wodurch angezeigt wird, daß
zu diesem Zeitpunkt in dem Puffer 22 drei volle
Datenblöcke vorhanden sind.
-
In Fig. 4 ist eine Tafel dargestellt, gemäß der die
logische Blockzählereinheit 33c so organisiert ist, daß
die Gesamt-Betriebsbedingungen deutlich werden. Die
Zustände der Signale "S Carry" und "P Carry" während des
Lesens zeigen, daß gemäß der Tafel in Fig. 4 keine
Verschiebung oder Änderung auftritt, wenn "S Carry" und "P
Carry" gleich sind, d. h. wenn sie beide 0 oder 1 sind.
-
Wenn das Signal "S Carry" jedoch "0" und das Signal "P
Carry" "1" ist, so tritt eine Verschiebung nach oben
auf, während bei einem Wert von "S Carry" von "1" und
einem Wert von "P Carry" von "0" während des Lesens eine
Verschiebung nach unten auftritt.
-
Gemäß Fig. 4 tritt während des Schreibbetriebes in dem
Fall, in dem "S Carry" und "P Carry" gleich sind
(entweder beide "0" oder "1") keine Veränderung oder
Verschiebung in dem Schieberegister auf. Wenn jedoch "S Carry"
"0" ist und "P Carry" "1" ist, so findet eine
Verschiebung nach unten statt, wenn "S Carry" "1" und "P Carry"
"0" ist, wird nach oben verschoben.
-
Der Blockzähler 34c gibt die Situation wieder, daß in
dem Fall, in dem Daten von der Magnetbandeinheit
wiedergegeben werden, um zu dem RAM-Puffer 22 (Lesebetrieb)
geführt zu werden, der Blockzähler nach oben verschiebt,
sofern zur gleichen Zeit nicht Daten aus dem Puffer 22
zur Übertragung zu dem Haupt-Host-Computersystem
entnommen werden. In diesem Fall verschiebt der Blockzähler
nach unten. Folglich zeigt die Bedingung des numerischen
Zustandes des Blockzählers die "Balance" zwischen den
vom Puffer abgegebenen und den vom Puffer aufgenommenen
Daten an.
-
Wenn gemäß Fig. 4 eine Schreiboperation durchgeführt
wird, so bedeutet dies, daß Daten in die
Magnetbandeinheit eingeschrieben werden. Wenn folglich die Daten aus
dem RAM-Puffer entfernt und zu der Magnetbandeinheit
übertragen werden, verschiebt der Blockzähler nach
unten, wenn jedoch mehr Daten von dem Haupt-Hostcomputer
in den RAM-Puffer 22 eingelesen werden, wird der
Blockzähler nach oben verschoben. Das Setzen der Werte "1" in
verschiedene Bitpositionen führt wieder zu jeder
gegebenen Periode zu einem dynamischen Gleichgewicht zwischen
den abgegebenen und den empfangenen Datenblöcken.
-
In Fig. 4 sind verschiedene logische Gleichungen
dargestellt, die die in der logischen Blockzählereinheit 33c
verwendete Logik darstellen.
-
Bei den folgenden logischen Gleichungen bedeutet das
Sternchen eine logische UND-Verknüpfung, während das
Pluszeichen eine logische ODER-Verknüpfung darstellt.
-
(a) Wenn der Signalzähler S&sub1; gleich "1" und das Signal S&sub0;
gleich "0" ist, so tritt eine Bedingung auf, die als
"Aktivierung nach oben" bezeichnet werden kann und
folgender Gleichung entspricht: (Lesen *
* P Carry) + (Schreiben * S Carry * ).
-
(b) In dem Fall, in dem das Signal S&sub1; gleich "0" und das
Signal S&sub0; gleich "1" ist, tritt eine sogenannte
"Aktivierung nach unten" auf, wobei die Gleichung wie
folgt lautet (Lesen * S Carry * ) +
(Schreiben * * P Carry).
-
(c) Wenn das Signal S&sub1; gleich "0" und das Signal S&sub0;
gleich "0" ist, so ist die Bedingung "keine
Änderung" gegeben. Die Gleichung lautet: (Lesen *
S Carry * P Carry) + (Schreiben * S Carry *
P Carry).
-
(d) Die als "Host-Zugriffsfehler" bekannte Bedingung He
bewirkt ein Setzen eines Flip-Flops 34e (Fig. 1)
(diese wird auch als Block-Zählerfehler bezeichnet).
Folglich ergibt sich das Host-Zugriffsfehlersignal
oder Block-Zählerfehlersignal gemäß folgender
Gleichung:
-
He = (Lesen * 6 BLKFUL) + (Schreiben * ).
-
Folglich wird bei einer Leseoperation ein voller RAM-
Puffer (6 Datenblöcke) eine Fehlerbedingung erzeugen. In
ähnlicher Weise wird bei einer Schreiboperation durch
einen einzelnen verbleibenden Datenblock eine
Fehlerbedingung erzeugt.
-
In Fig. 5A ist eine schematische Darstellung des
Blockzählers 34c gezeigt, woraus hervorgeht, daß beim
Vorhandensein einer "1" in einer Serie von Bitpositionen, dies
eine Anzeige der Anzahl von in dem RAM-Puffer 22 (Figur
1) vorhandenen Datenblöcke bedeutet.
-
Wenn z. B. eine "1" an jeder der Bitpositionen 1, 2, 3, 4
vorhanden ist, so bedeutet dies, daß vier Blöcke von
Daten in dem RAM 22 vorhanden sind. Jeder Block besteht
aus 256 Worten (512 Bytes mit jeweils 8 Bits).
-
Die in Fig. 5B dargestellte Tafel zeigt, daß während
der Leseoperationen:
-
(a) wenn "P Carry" größer wird (bei einer
Datenübertragung von dem peripheren Band zu dem Pufferspeicher
22), der Blockzähler 34c nach oben verschiebt, was
bedeutet, daß der Puffer geladen wird und
-
(b) wenn "S Carry" größer wird (Daten werden von dem
Pufferspeicher zu dem Haupt-Hostsystem übertragen)
der Blockzähler 34c nach unten verschiebt, was
bedeutet, daß der Pufferspeicher entladen wird.
-
Die in Fig. 5B gezeigte Tafel verdeutlicht, daß während
des Schreibvorganges:
-
(c) wenn das Signal "S Carry" größer wird (Daten werden
von dem Haupt-Hostsystem in den Pufferspeicher
geladen), der Blockzähler 34c nach oben verschiebt, um
die Anzahl von Datenblöcken in dem Puffer anzuzeigen
und
-
(d) wenn das Signal "P Carry" größer wird (Daten werden
aus dem Puffer entfernt und zu der peripheren
Bandeinheit übertragen), der Blockzähler 34c nach unten
verschiebt und anzeigt, wieviel Daten noch in dem
Puffer 22 vorhanden sind.
-
Gemäß Fig. 5B wird während des Lesebetriebs bei
Auftreten einer "1" in der sechsten Bitposition des
Blockzählers 34c eine Flip-Flop-Schaltung 34e (Fig. 1) gesetzt.
Diese Schaltung führt ein Signal zu der gemeinsamen
Eingangsschaltung 10c, welches dem Hauptsystem eine
Zugriffs-Fehlerbedingung signalisiert. Dies bedeutet, daß
der Pufferspeicher 22 übergelaufen ist, und daß das
Haupt-Hostsystem Daten nicht schnell genug angenommen
hat.
-
Wenn während des Schreibbetriebes der Pufferspeicher 22
sechs Datenblöcke von dem Hostsystem empfangen hat und
die erste Bitposition (1 BLKFUL) "0" wird, so bedeutet
dies, daß der Pufferspeicher vollständig entleert
(gelöscht ist). Das Flip-Flop 34e wird dann so gesetzt, daß
es der gemeinsamen Eingangsschaltung 10c signalisiert,
daß mehr Daten von dem Host erforderlich sind. Dies
bedeutet, daß der Host nicht schnell genug Daten zu dem
RAM-Puffer 22 geführt hat.
-
Es ist ein System beschrieben worden, mit dem es möglich
ist, Datenblöcke zu überwachen, die zwischen peripheren
Einheiten und einem Haupt-Hostcomputer übertragen
werden, wenn gleichzeitig ein Datenfluß aus einem
RAM-Puffer ausgelesen und in diesen eingespeichert wird.