-
Festkörper-Bildaufnahmewandler
-
Beschreibung Die Erfindung bezieht sich auf einen Festkörper-Bildaufnahmewandler.
-
Festkörper-Bildaufnahmewandler, die Ladungsübertragungseinrichtungen,
wie CCD-Elemente etc., oder MOS-Transistoren verwenden, haben eine weite Verbreitung
gefunden. Diese Bildaufnahmewandler haben jedoch verschiedene Nachteile, beispielsweise
tritt ein Ladungsverlust während der Ladungsübertragung auf, ihre optische Empfindlichkeit
ist gering, ebenfalls ihre Packungsdichte. Zur Lösung dieser Probleme ist ein Festkörper-Bildaufnahmewandler
vorgeschlagen worden, der SIT-Transistoren (static induction transistors) verwendet,
wie sie in ~Static Induction Transistor Image Sensors" by Jun-ichi Nishizawa et
al, IEEE Transactions on Electron Devices, Vol. ED-26, No. 12, Dec., 1979, pp. 1970-1977
beschrieben sind. Beispielsweise ist in der offengelegten japanischen Patentanmeldung
15 229/80 ein Bildaufnahmewandler dieses Typs beschrieben, der eine große Zahl von
matrixförmig angeordneten SIT-Transistoren aufweist. Die Gate-Elektroden der SIT-Elemente
in jeder Zeile sind mit einer entsprechenden Zeilenleitung verbunden, während die
Drain-Elektroden der SIT-Transistoren jeder Spalte mit einer entsprechenden Spaltenleitung
und die Source-Elektroden der SIT-Transistoren in jeder Reihe mit einer entsprechenden
Leseleltung
(clear line) verbunden sind. Ferner ist ein verbesserter
Wandler dieses Typs vorgeschlagen worden, bei dem mit dem Gate eines jeden SIT eine
Kapazität verbunden ist. Die Fig. 1A und 1B zeigen einen Querschnitt bzw. eine Aufsicht
auf derartige SIT bei einem bekannten Festkörper-Bildaufnahmewandler.
-
Bei diesem bekannten Festkörper-Bildaufnahmewandler ist, wie in Fig.
1 dargestellt, eine Schicht 2 vom n -Typ, die die Source des SIT bildet, zwischen
einem p-Substrat und einer darauf angeordneten n-Epitaxieschicht 3 vorgesehen (sogenannte
vergrabene Schicht 2). In einer Oberfläche der Epitaxieschicht 3 sind mittels thermischer
Diffusion eine n +-Drain 4 und eine p -Gate 5 ausgebildet. Zur wirksamen Steuerung
des Kanalbereichs zwischen der Source 2 und der Drain 4 mittels der Gate 5 ist die
Diffusionstiefe der Drain 4 kleiner als die der Gate 5. Auf der Drain 4 ist eine
Drain-Elektrode 6 und auf der Gate 5 eine Gate-Elektrode 8 über einer Isolationsschicht
7 vorgesehen, so daß eine sogenannte MIS-Gate-Struktur gebildet wird, die zu einer
Gate-Kapazität führt.
-
Benachbarte SIT sind voneinander durch einen dazwischen gebildeten
Isolationsbereich 9 getrennt.
-
Wenn bei einem derartigen Wandler das Gate 5 in Bezug auf die Source
2 in Rückwärtsrichtung vorgespannt ist, ist ohne optisches Eingangssignal der Kanalbereich
verarmt, so daß kein Drain-Strom fließt, sogar wenn zwischen Source und Drain eine
Vorwärtsspannung angelegt ist. Wenn in diesem Zustand Elektronen/Loch-Paare im Kanalbereich
durch ein optisches Eingangssignal erzeugt werden, werden die so erzeugten Elektronen
gespeichert oder durch die Drain 4 abgesaugt, während die Löcher im Gate-Bereich
5 gespeichert werden und die Gate-Kapazität der MIS-Gate-Struktur laden, so daß
das Gate-Potential um j #VG ansteigt. Wenn man annimmt, daß die Summe der Kapazitäten
der Gate-Kapazität und der Verarmungsschicht im
Kanalbereich CG
ist'und die durch das optische Eingangssignal erzeugte und im Gate-Bereich gespeicherte
Ladungsmenge QL, ergibt sich: aVG = QL/CG. Wenn ein Ausleseimpuls an andie Gate-Elektrode
8 nach einer bestimmten Speicherzeit angelegt wird, wird das Gate-Potential 9G +
j VG; auf diese Weise wird das in Rückwärtsrichtung gerichtete Vorspannungspotential
zwischen der Gate 5 und der Drain 4 abgebaut, so daß die Verarmungsschicht verringert
wird'und ein Drain-Strom entsprechend dem optischen Eingangssignal zwischen der
Source und der Drain fließt. Der dem Wert a VG entsprechende Drain-Strom wird um
den Verstärkungsfaktor des SIT verstärkt und hat somit eine große Amplitude. Es
ist zu beachten, daß, wenn die Source und die Drain des in Fig. 1 dargestellten
SIT vertauscht werden, sich eine ähnliche Arbeitsweise ergibt.
-
Fig. 2A zeigt die Schaltung eines Festkörper-Bildaufnahmewandlers,
der die vorstehend beschriebenen SIT-Transistoren in einer matrixförmigen Anordnung
aufweist, wobei jeder SIT ein Bildelement bildet. Fig. 2B zeigt Impuls/Zeit-Diagramme
zur Erläuterung der Arbeitsweise des Wandlers. In dieser Schaltungsanordnung ist
jeder der SIT 10-1, 10-2, ... ein n-Kanal SIT, der normalerweise sperrt; das Video-Ausgangssignal
entsprechend dem optischen Eingangssignal kann mittels eines X-Y-Adreßsystems ausgelesen
werden. Zu diesem Zweck sind die Source-Elektroden der SIT, die je eine Bildzelle
bilden, über sou Leitungen 11-1, 11-2, ... mit einer gemeinsamen Rücksetzleitung
11 verbunden an die eine Vorspannung Vs angelegt wird. Die Gate-Elektroden der SIT
in jeder X-Zeile sind über eine entsprechende Zeilenleitung 13-1, 13-2, ... mit
einem Vertikalwahl-Schieberegister 13 verbunden. Die Drain-Elektroden der SIT in
jeder Y-Spalte sind mit einer entsprechenden Spaltenleitung 14-1, 14-2, ... verbunden,
die über entsprechende Horizontalwahl-Transistoren 16-1, 16-2, ... mit einer Videoleitung
15 verbunden
sind; die Transistoren werden selektiv von einem Horizontalwahl-Schieberegister
15 gesteuert. An die Videoleitung 15 wird über einen Lastwiderstand 18 eine Gleichspannung
Vo angelegt.
-
Im Folgenden soll der Auslesevorgang für einen SIT, beispielsweise
den SIT 10-1, betrachtet werden. Zunächst soll angenommen werden, daß die Vorspannung
Vs, die an die Rück setzleitung 11 angelegtist, auf einen geeigneten Wert, beispielsweise
0 V eingestellt ist, und daß ein Zeilen-Wahlimpuls #G1 vom Vertikalwahl-Schieberegister
12 an die erste Leitung 13-1 angelegt ist. Wenn in diesem Zustand ein Ausleseimpuls
#D1 vom Horizontalwahl-Schieberegister 17 an den Horizontalwahl-Transistor 16-1
angelegt wird, wird der SIT 10-1 ausgewählt; von diesem SIT fließt ein Drain-Strom
durch den Lastwiderstand 18, die Videoleitung 17, den Horizontalwahl-Transistor
16-1 und die Spaltenleitung 14-1, so daß am Ausgangsanschluß 19 eine Ausgangsspannung
Vout ansteht. Der Drain-Strom ist eine Funktion der Gate-Spannung, die wiederum
eine Funktion des optischen Eingangssignals ist, so daß der Zuwachs AVout der Ausgangsspannung
gegenüber der Dunkelspannung dem optischen Eingangssignal entspricht. Die Spannung
L3 Vout entspricht der Spannung AVG verstärkt um den Verstärkungsfaktor des SIT
und hat somit eine große Amplitude. Anschließend wird ein Ausleseimpuls #D2 vom
Horizontalwahl-Schieberegister 17 an den Horizontalwahl-Transistor 16-2 angelegt,
so daß der SIT 10-2 ausgelesen wird, usw.. Nach dem Auslesen aller SIT in dieser
Zeile wird der nächste Zeilenwahl-Impuls oG2 vom Vertikalwahl-Schieberegister 12
an die nächste Zeilenleitung 12-2 angelegt, wobei während der Dauer dieses Impulses
die Ausgangssignale der SIT in dieser Zeile nacheinander in der vorstehend beschriebenen
Weise ausgelesen werden.
-
Bei dem vorstehend beschriebenen Festkörper-Bildaufnahmewandler ergibt
sich jedoch folgendes Problem: Wenn die Intensität des einfallenden Lichts so groß
wird, daß die Ladungsmenge QL sehr groß wird und a VG in Bezug auf die ursprünglich
eingestellte Gegen-Vorspannung VG ansteigt, wird VG + D VG ( JVG > 0) größer
als die Abschnürspannung Vpbezüglich der Source-Spannung V5 des SIT. Folglich kann
der SIT unerwünscht leitend werden, sogar wenn der SIT nicht angewählt worden ist;
infolge hiervon fließt ein Drain-Strom durch die gleiche Spaltenleitung zusammen
mit dem Signalstrom, der aus einer anderen gewählten Zeilenleitung fließt, so daß
Signalinterferenzen zwischen benachbarten Bildelementen auftreten können. Deshalb
ist es bei dem vorstehend beschriebenen Festkörper-Bildaufnahmewandler erforderlich,
die einfallende Lichtmenge zu begrenzen. Deshalb ist dieser Wandler in der Praxis
unvorteilhaft.
-
Es ist Aufgabe der Erfindung, die vorstehend beschriebenen Nachteile
zu beseitigen und einen Festkörper-Bildaufnahmewandler zu schaffen, bei dem jedes
Bildelement-Signal effektiv ausgelesen werden kann, ohne daß sich eine Signalinterferenz
zwischen benachbarten Bildelementen ergibt, sogar wenn die Intensität des einfallenden
Lichts hoch ist b in diese Aufgabe lösender Bildaufnahmewandler ist mit seinen Ausgestaltungen
in den Patentansprüchen gekennzeichnet.
-
Bei dem erfindungsgemäßen Wandler ist die Lichtmenge nicht begrenzt,
da das Bildzellen-Signal wirksam ausgelesen werden kann, ohne daß sich Signalinterferenzen
ergeben. sogar wenn die Intensität des einfallenden Lichts sehr groß ist.
-
Ausführungsbeispiele eines erfindungsgemäßen Bildaufnahmewandlers
sind mit ihren Ausgestaltungen anhand einer Zeichnung näher erläutert, in der zeigt:
Fig.
3A und 3B einen schematischen Querschnitt und eine Aufsicht auf ein erstes Ausführungsbeispiel
eines SIT-Bildelements, Fig. 4A und 4B einen schematischen Querschnitt und eine
Aufsicht auf ein zweites Ausführungsbeispiel eines Bildelements, und Fig. 5 einen
Schaltplan eines Teils eines Ausführungsbeispiels eines erfindungsgemäßen Bildaufnahmewandlers.
-
Das in Fig. 3 dargestellte Bildelement bzw. Wandlerelement weist einen
Phototransistor 21, der das einfallende Licht in Ladungsträger umsetzt und speichert,
sowie einen Auslesetransistor 22 auf, der selektiv die in dem Phototransistor gespeicherten
Ladungsträger ausliest. Der Phototransistor 21 und der Auslesetransistor 22 befinden
sich auf ein und demselben Substrat als SIT-Aufbau. Eine versenkte n -Schicht 23,
die eine Drain des SIT-Phototransistors bzw. eine Source des Auslese-SIT 22 bildet,
ist auf einem p-Substrat 24 ausgebildet.
-
Auf dem Substrat 24 bzw. der versenkten Schicht 23 ist eine n -Epitaxieschicht
25 aufgebracht. Auf der Oberfläche der Epitaxieschicht 25 ist eine n -Source 26
und ein p -Gate 27 des SIT-Phototransistors 21 sowie eine n -Drain 28 und eine p
+-Gate 29 des Auslese-SIT 22 vorgesehen. Diese Schaltungsteile können beispielsweise
mittels eines thermischen Diffusionsvorgangs oder dgl. hergestellt werden. Mit Ausnahme
der Drain des SIT 21 und der Source des SIT 22, die durch die gemeinsame versenkte
n -Schicht 23 gebildet werden, so daß sie die Strom-Hauptwege der SIT in Serie verbinden,
sind der SIT-Phototransistor 21 und der Auslese-SIT 22 elektrisch voneinander durch
einen Isolationsbereich 30 isoliert, der sich von der versenkten Schicht 23 zu der
Oberfläche der Epitaxieschicht 25 erstreckt. Benachbarte Bildelemente sind voneinander
durch den Isolationsbereich 30' getrennt, der sich vom p-Substrat 24 zur Oberfläche
der Epitaxieschicht 25 erstreckt.
-
Der Source-Bereich 26 des SIT-Phototransistors 21 berührt eine Source-Elektrode
31; ferner sind auf der Drain 28 und dem Gate 29 des Auslese-SIT 22 eine Drain-Elektrode
32 und eine Gate-Elektrode 33 mit Kontakt aufgebracht. Die verbleibenden Oberflächenabschnitte,
die nicht mit Elektroden versehen sind, werden von einer transparenten Isolationsschicht
34 bedeckt. Bei diesem Ausführungsbeispiel hat der#SIT-Phototransistor keine Gate-Elektrode,
so daß kein Verlust der einfallenden Lichtmenge auftritt. Deshalb kann die Empfindlichkeit
des SIT für Licht mit kurzer Wellenlänge erhöht werden. Da im Falle dieses Ausführungsbeispiels
die Isolation zwischen dem SIT-Phototransistor 21 und dem Auslese-SIT 22 sowie zwischen
benachbarten Bildelementen durch die Isolationsgebiete 30 und 30' erfolgt, erhält
man eine nahezu vollständige elektrische Isolation, so daß die Steuerung des Stroms
und die Verstärkungscharakteristik eines jeden SIT verbessert werden.
-
Fig. 4A und 4B zeigen einen schematischen Querschnitt und eine Aufsicht
auf ein weiteres Ausführungsbeispiel eines Wandlerelements, wie es bei dem erfindungsgemäßen
Bildaufnahmewandler verwendet wird. Dabei werden die gleichen Bezugszeichen wie
in Fig. 3 verwendet. Bei diesem Ausführungsbeispiel sind der SIT-Phototransistor
21 und der Auslese-SIT 22 voneinander dadurch elektrisch isoliert, daß ein erster
Isolationsbereich 36. in der Oberfläche der Epitaxieschicht 25 oberhalb der versenkten
Schicht 23 und ein zweiter Isolationsbereich 36' vorhanden sind, der in der Oberfläche
der Epitaxieschicht 25 sowohl den Phototransistor als auch den Auslesetransistor
umgebend vorgesehen ist, und daß eine Vorspannung an die erste und die zweite Isolationsgate-Elektrode
37 und 37' angelegt wird, die auf dem ersten und zweiten Isolations-Gate -Gebiet
36 bzw. 36' vorgesehen sind, so daß Verarmungsschichten gebildet werden, die sich
in der Epitaxieschicht 25 unterhalb des Isolationsgate-Geiets 36 bzw. 36' bis zu
der versenkten Schicht 23 bzw. dem Substrat
24 erstrecken. Wenn
wie vorstehend beschrieben, die elektrische Isolation zwischen benachbarten Bildelementen
sowie zwischen dem SIT-Phototransistor 21 und dem Auslese-SIT 22 durch eine Verarmungsschicht
erfolgt, die durch Anlegen einer geeigneten Vorspannung an die Isolationsgate-Elektroden
37 und 37' erzeugt wird, kann man die einzelnen Elemente dicht packen.
-
Fig. 5 zeigt einen Schaltplan des Aufbaus eines Ausführungsbeispiels
für die wesentlichen Teile des erfindungsgemäßen Festkörper-Bildaufnahmewandlers.
Bei diesem Ausführungsbeispiel wird eine Vielzahl von Festkörper-Bildaufnahmeelementen
wie sie in Fig. 3 oder in Fig. 4 dargestellt sind, und die auf ein und demselben
Substrat matrixförmig angeordnet sind, verwendet. Die Source-Elektroden der SIT-Phototransistoren
aller Festkörper-Bildaufnahmeelemente 40-1, 40-2, ... sind mit einer gemeinsamen
Rücksetzleitung 41 zum Anlegen einer Vorspannung V5 verbunden; die Gate-Elektroden
der SIT, die zu einer Zeile in X-Richtung gehören, sind mit einem Vertikalwahl-Schieberegister
43 über Zeilenleitungen 42-1, 42-2, verbunden. Die Drain-Elektroden der SIT, die
zu einer in Y-Richtung verlaufenden Spalte gehören, sind mit Spaltenleitungen 44-1,
44-2, ... verbunden, die über Horizontalwahl-Transistoren 46-1, 46-2, ... mit einer
Videoleitung 47 verbunden ist. Die Transistoren werden selektiv von einem Horizontalwahl-Schieberegister
45 gesteuert. Über einen Lastwiderstand 48 ist an die Videoleitung 47 eine Videospannung
VO angelegt. Die Bildelement-Informationen können sequentiell an einem Ausgangsanschluß
49 dadurch erhalten werden, daß die Vertikalwahl- und Horizontalwahl-Schieberegister
43 und 45 in der in Verbindung mit Fig. 2 beschriebenen Weise gesteuert werden.
-
Wenn bei einem derartigen Aufbau eine bestimmte Spaltenleitung durch
das Hotizontalwahl-Schieberegister 45 angewählt ist, fließt kein Strom durch die
Auslese-SIT mit Ausnahme
des Auslese-SIT des Bildelements, dessen
Zeilenleitung angewählt ist und dessen Auslese-SIT mit dieser Spaltenleitung verbunden
ist, so daß Signalinterferenzen zwischen benachbarten Bildelementen wirksam unterbunden
werden können, da keine hohe Drain-Spannung an die Auslese-SIT der Bildelemente
angelegt ist, deren Zeilenleitungen nicht ausgewählt sind, sogar wenn das Potential
der Gate-Bereiche der SIT-Phototransistoren, die mit den nichtausgewählten Auslese-SIT
in Serie geschaltet sind, einen Wert größer als die Abschnürspannung erreicht hat.
Ferner kann der SIT-Phototransistor nicht unerwünschtermaßen durchgeschaltet werden,
sogar wenn sein Gate-Potential sehr groß ist und die Gate in Vorwärtsrichtung bezogen
auf die Source-Spannung (die an die Rücksetzleitung 41 angelegte Vorspannung V5)
vorgespannt ist, so daß über eine bestimmte Menge hinausgehende Löcher, die in der
Gate gespeichert sind, durch die Source abgesogen werden. Das Rücksetzen der SIT-Phototransistoren
für alle Bildelemente kann gleichzeitig dadurch ausgeführt werden, daß die Vorspannung
Vss die an die Rücksetzleitung 41 angelegt ist, verringert wird, und daß eine Vorwärtsvorspannung
an die Gate/Source eines jeden SIT-Phototransistors angelegt wird. Wenn bei diesem
Ausführungsbeispiel das Gate-Potential des SIT-Phototransistors größer als der Abschnürpegel
wird, fließt kein Strom durch den Auslese-SIT und den SIT-Phototransistor, solange
der Auslese-SIT nicht angesteuert wird, so daß jegliche unerwünschte Signal interferenz
zwischen benachbarten Bildelementen wirksam vermieden werden kann. Zudem weist der
Gate-Bereich des SIT-Phototransistors keine Gate-Elektrode auf, und ist, wie in
Fig. 3 und 4 gezeigt ist, bezugspotentialfrei, so daß der Gate-Bereich in ausreichender
Weise das einfallende Licht empfangen kann. Deshalb ergibt sich kein Lichtverlust
insbesondere bei kürzeren Wellenlängen, so daß die Spektralcharakteristik verbessert
werden kann.
-
Vorstehend sind spezielle Ausführungsbeispiele der Erfindung beschrieben
worden, es ist jedoch selbstverständlich, daß
die verschiedensten
Modifikationen möglich sind. Beispielsweise können die das Festkörper-Bildaufnahmeelement
bildenden Phototransistoren und Auslesetransistoren durch Feldeffekttransistoren
(FET) gebildet werden, ferner kann einer der beiden Transistoren aus einem SIT und
der andere aus einem FET bestehen. Ferner können beide Transistoren vom p-Kanaltyp
sein. Darüberhinaus ist bei dem in den Fig. 3 und 4 gezeigten Ausführungsbeispiel
die Drain des SIT-Phototransistors 21 und die Source des Auslese-SIT 22 auf einer
gemeinsamen versenkten n -Schicht 23, so daß die Strom-Hauptwege der beiden SIT
in Serie verbunden sind. Die Drain des SIT-Phototransistors und die Source des Auslese-SIT
können jedoch auch getrennt voneinander vorgesehen werden, so daß die Strom-Hauptwege
anders elektrisch miteinander verbunden sind. Ferner sind bei dem in Fig. 5 dargestellten
Ausführungsbeispiel die Source-Elektroden der SIT-Phototransistoren aller Festkörper-Bildaufnahmeelemente
40-1, 40-2, ... mit einer gemeinsamen Rücksetzleitung 41 verbunden, so daß alle
Elemente gleichzeitig rückgesetzt werden. Die Bildaufnahmeelemente einer Zeile können
jedoch auch mit entsprechenden Rücksetzleitungen verbunden sein, so daß die jeweiligen
Zeilen nacheinander durch Anlegen von Impulsen an die Rücksetzleitungen rückgesetzt
werden.