DE3341089C2 - Planare Halbleiteranordnung - Google Patents
Planare HalbleiteranordnungInfo
- Publication number
- DE3341089C2 DE3341089C2 DE19833341089 DE3341089A DE3341089C2 DE 3341089 C2 DE3341089 C2 DE 3341089C2 DE 19833341089 DE19833341089 DE 19833341089 DE 3341089 A DE3341089 A DE 3341089A DE 3341089 C2 DE3341089 C2 DE 3341089C2
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- junction
- field
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000004020 conductor Substances 0.000 claims description 2
- 241000283690 Bos taurus Species 0.000 claims 1
- 101150107341 RERE gene Proteins 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 13
- 230000000903 blocking effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Bei einer planaren Halbleiteranordnung mit mindestens einem pn-Übergang und mindestens einer Schutzzone für diesen pn-Übergang im Halbleiterkörper ist auf dieser Schutzzone eine Feldelektrode vorgesehen, die sich durch eine Öffnung in der Isolierschicht auf die Oberfläche der Isolierschicht derart erstreckt, daß sie auf der Isolierschicht eine Feldplatte bildet, die dem zu schützenden pn-Übergang abgewandt ist.
Description
lierschicht (4) in Richtung der Feldelektroden (6a bis Diese Aufgabe wird bei einer planaren Halbleiteran-
6e)erstreckt. Ordnung der eingangs erwähnten Art nach der Erfin
dung dadurch gelöst, daß der gegenseitige Abstand zwi-
sehen den Schutzzonen mit zunehmendem Abstand von
30 dem zu schützenden pn-übergang zunimmt.
Weiterbildungen der Erfindung sind in den Unteran-
Die Erfindung betrifft eine planare Halbleiteranord- Sprüchen gekennzeichnet.
nung mit einem mit einer Isolierschicht bedeckten Halb- Die Erfindung wird im folgenden an einem Ausfüh-
leiterköprer, der mindestens einen planaren pn-Über- rungsbeispiel erläutert
gang und mit mehrere Schutzzonen für diesen pn-Über- 35 Die Fig. 1 zeigt eine planare Halbleiteranordnung
gang enthält, bei der zumindest auf mehreren Schutzzo- mit einem pn-übergang 1, der durch eine Halbieiterzonen
jeweils eine Feldelektrode vorgesehen ist, die sich ne 2 vom ersten Leitungstyp sowie durch den daran
durch eine Öffnung in der Isolierschicht auf die Oberflä- angrenzenden Halbleiterbereich 3 vom zweiten Leiche
der Isolierschicht derart erstreckt, daß sie auf der tungstyp gebildet wird. Auf der Oberfläche des Halblei-Isoherschicht
eine Feldplatte bildet, die dem zu schüt- 40 terkörpers 3 befindet sich die Isolierschicht 4 der PIazenden
pn-Ubergang abgewandt ist. naranordnung. Die Halbleiterzone 2 vom ersten Lei-
An der Krümmung eines planaren pn-Überganges. tungstyp ist von Schutzringen (5a, 5b, 5c) umgeben, die
kommt es bekanntlich bei Anlegen einer Spannung in denselben Leitungstyp aufweisen wie die Halbleilerzo-Sperrichtung
zu einer unerwünschten Erhöhung der ne 2. Auf den Schutzringen befinden sich Feldelektro-Feldstärke.
Dadurch wird die Sperrspannung auf einen 45 den (6a, 6b, 6c) mit Feldplatten, die die Halbleiterzone 2
Wert begrenzt, der unter dem durch die Eigenschaften ebenfalls konzentrisch umgeben. Die Feldelektroden
des Halbleitermaterials vorgegebenen Wert liegt. Die- sind so ausgebildet, daß sich ihre Feldplatten auf der
ses Problem läßt sich dadurch lösen, daß die Krümmung Isolierschicht 4 nicht in Richtung Halbleiterzone 2 erder
Raumladungszone des pn-Überganges vermindert strecken, sondern von der Halbleiterzone 2 weg, so daß
wird. Bekannte Maßnahmen zur Lösung dieses Pro- 50 sie der Halbleiterzone 2 bzw. dem pn-übergang 1 abgeblems
sind sogenannte Schutzzonen meist in der Form wandt sind. Das die konzentrischen Feldplatten bildenvon
Schutzringen um den zu schützenden pn-Übergang d*. Metall erstreckt sich somit aus der Öffnung in der
sowie Feldplatten. Schutzringe haben jedoch den Isolierschicht heraus nicht in Richtung Halbleiterzone 2,
Nachteil, daß die Anzahl und der Abstand der Schutz- sondern nach außen in entgegengesetzter Richtung!
ringe voneinander genau auf die jeweils gewünschte 55 Dies hat den Vorteil, daß die Raumladungszone an der
maximale Sperrspannung abgestimmt sein muß, um voll Halbleiteroberfläche aufgeweitet und damit die maxiwirksam
zu werden. Außerdem benötigen Schutzringe mal erreichbare Sperrspannung erhöht wird, wie aus
viel Platz. Feldplatten haben den Nachteil, daß für sie der bereits genannten EP-OS bekannt,
eine relativ dicke Isolierschicht benötigt wird, da ein Teil Wie die Fig. 1 weiter zeigt, ist die Elektrode 7 zur
des Spannungsabfalls im Isolator erfolgt. 6o Kontaktierung der Halblcilerzone 2 in gleicher Weise
Solche Nachteile weist die aus der EP-OS 61 551 be- ausgebildet wie die Feldelektroden, d. h. sie erstreckt
kannte planare Halbleiteranordnung der eingangs ge- sich ebenfalls aus einer Öffnung in der Isolierschicht
nannten Art nicht auf, bei der auf den Schutzzonen je- heraus auf die Oberfläche der Isolierschicht und bildet
weils eine Feldelektrode vorgesehen ist, die sich durch dort eine Feldplatte, die sich nach außen erstreckt und
eine Öffnung in der Isolierschicht derart erstreckt, daß 65 damit vom Zentrum der Halbleiterzone 2 weg. Wie die
sie auf der Isolierschicht eine Feldplatte bildet, die dem F i g. 1 zeigt, sind sämtliche Elektroden der Planaranzu
schützenden pn-Ubergang abgewandt ist. Ordnung ringförmig ausgebildet.
Die bekannte Kombination von Schutzzonen bzw. Gemäß dem Ausführungsbeispiel der Erfindung ha-
ben die Schutzringe der F i g. 1 einen unterschiedlichen Abstand voneinander, wobei dieser Abstand mit zunehmendem
Abstand von der Halbleiterzone 2 zunimmt. Diese Bedingung ist auch bei der Halbleiteranordnung
der F i g. 2 erfüllt, die anstelle von nur drei Schutzringen fünf Schutzringe (5a, 5b, 5c, 5d, 5e) und auf jeder Schutzzone
eine Feldelektrode (6a, 6b, 6c, 6d, 6e) aufweist. Die
Halbleiterzone 2 ist wiederum durch eine Feldelektrode 7 kontaktiert.
10
Hierzu 1 Blatt Zeichnungen
15
20
25
30
35
40
45
50
55
60
65
Claims (3)
1. Planare Halbleiteranordnung mit einem mit ei- zum Erreichen einer vorgegebenen Durchbruchspanner
Isolierschicht bedeckten Halbleiterkörper, der 5 nung eine Isolierschicht der Dicke X0, so kann durch die
mindestens einen planaren pn-übergang und meh- Verwendung von π Kombinationen von Schutzringen
rere Schutzzonen für diesen pn-übergang enthält, und Feldplatten die Isolierschicht in erster Näherung
bei der zumindest auf mehreren Schutzzonen jeweils auf die Dicke xjn reduziert werden. Dies ermöglicht in
eine Feldelektrode vorgesehen ist, die sich durch ei- vielen Fällen die Einsparung eines Maskenschrittes bei
ne Öffnung in der Isolierschicht auf die Oberfläche 10 der Herstellung von Halbleiterbauelementen, da dünneder
Isolierschicht derart erstreckt, daß sie auf der re Isolierschichten, wie sie bei den normalen Bauele-Isolierschicht
eine Feldplatte bildet, die dem zu mentenprozessen meistens anfallen, auch Tür die Isolierschützenden
pn-Übergang abgev/andt ist, da- schicht zur Erhöhung der Sperrspannung verwendet
durch gekennzeichnet, daß der gegenseiti- werden können.
ge Abstand der Schutzzonen (5a bis Se) mit zuneh- 15 Die Kombination von Schutzringen und Feldplatten
mendem Abstand von dem zu schützenden pn-Über- ist platzsparender als die Verwendung von Schutzringang
(1) zunimmt. gen allein, da ein Teil der Sperspannung zusätzlich über
2. Planare Halbleiteranordnung nach Anspruch 1, die Isolationsschicht abfällt und damit die Zahl der Rindadurch
gekennzeichnet, daß die Feldelektroden (6a ge reduziert werden kann.
bis 6e) ringförmig ausgebildet sind. 20 Der Erfindung liegt die Aufgabe zugrunde, eine pla-
3. Planare Halbleiteranordnung nach Anspruch 1 nare Halbleiteranordnung der eingangs erwähnten Art
oder 2, dadurch gekennzeichnet, daß diejenige Halb- anzugeben, bei der der Spannungsabfall über die Isolaleiterzone
(2), die mit dem angrenzenden Halbleiter- tionsschicht weitgehend gleich ist und somit die Isolabereich
(3) den zu schützenden pn-übergang (1) bil- tionsschichtdicke auf eine einheitliche minimale Stärke
det, eine Elektrode (7) aufweist, die sich auf die Iso- 25 reduziert werden kann.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833341089 DE3341089C2 (de) | 1983-11-12 | 1983-11-12 | Planare Halbleiteranordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833341089 DE3341089C2 (de) | 1983-11-12 | 1983-11-12 | Planare Halbleiteranordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3341089A1 DE3341089A1 (de) | 1985-05-23 |
DE3341089C2 true DE3341089C2 (de) | 1986-07-17 |
Family
ID=6214247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833341089 Expired DE3341089C2 (de) | 1983-11-12 | 1983-11-12 | Planare Halbleiteranordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3341089C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002503401A (ja) * | 1998-04-08 | 2002-01-29 | シーメンス アクチエンゲゼルシヤフト | プレーナ構造用の高耐圧コーナー部シール体 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
-
1983
- 1983-11-12 DE DE19833341089 patent/DE3341089C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3341089A1 (de) | 1985-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE2718773A1 (de) | Halbleitervorrichtung | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE2050289A1 (de) | ||
DE1961314A1 (de) | Geschuetztes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3688034T2 (de) | Vor elektrostatischen entladungen geschuetzte eingangsschaltung. | |
DE2226613A1 (de) | Halbleiterbauelement | |
DE2021691A1 (de) | Halbleiter-Bauelement | |
DE2021843A1 (de) | Halbleiter-Bauelement | |
DE2004776C2 (de) | Halbleiterbauelement | |
DE2944069A1 (de) | Halbleiteranordnung | |
DE1258518B (de) | Verfahren zum Herstellen eines Halbleiterelements mit einer gelochten Isolierschicht ueber einer eingelassenen Zone | |
DE2649935A1 (de) | Referenzdiode | |
DE3341089C2 (de) | Planare Halbleiteranordnung | |
DE3789913T2 (de) | Leistungstransistor. | |
DE19736754A1 (de) | Überspannungsschutzelement | |
DE2215850A1 (de) | Schutzdiodenanordnung fuer gitterisolierte feldeffekttransistoren | |
DE2361171A1 (de) | halbleitervorrichtung | |
DE1614250B2 (de) | Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen | |
DE1813551C3 (de) | Hochfrequenz-Planartransistor | |
DE3628309C2 (de) | Isolierter Gate-Feldeffekttransistor | |
DE1489193B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE2125106A1 (de) | Halbleiterbauelement | |
DE2718781A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |