DE3339008C2 - - Google Patents

Description

Die vorliegende Erfindung betrifft ein programmierbares Dämp­ fungsglied nach dem Oberbegriff des Patentanspruchs 1.

Da digitale Steuereinrichtungen, wie Mini-Computer und Mikro­ prozessoren auf dem Markt leicht verfügbar sind, wird es mehr und mehr wünschenswert, elektrische Funktionen bei automati­ schen Test- und Meßinstrumenten, wie beispielsweise Oszillo­ graphen, in denen oftmals viele Steuerungen gefordert werden, um eine Parameterauswahl für einen eingestellten gewünschten Test zu ermöglichen, zu automatisieren. Bei einem derartigen eingestellten Test handelt es sich um die Auswahl der Dämpfung eines Eingangssignales.

Ein bekanntes programmierbares Dämpfungsglied ist in der US-PS 41 21 183 beschrieben. Bei diesem Dämpfungsglied handelt es sich um ein RC-Dämpfungsglied, bei dem mit Feldeffekttransi­ storen (FET) geschaltet wird. Ein derartiges programmierbares Dämpfungsglied weist zahlreiche Nachteile auf. Der endliche Widerstand des eingeschalteten Feldeffekttransistors bewirkt einen Dämpfungsfehler und eine thermische Instabilität. Ein schaltbarer Verstärker wird darin gefordert, um mehr als zwei subdezimale Dämpfungsfaktoren zu erhalten. Dieser Verstärker mit einem schaltbaren Verstärkungsfaktor führt jedoch dazu, daß es schwierig ist, einen konstanten Frequenzgang aufrecht­ zuerhalten.

Insbesondere aus DE-OS 29 30 375 ist ein programmierbares Dämpfungsglied der gattungsgemäßen Art bekannt. Dabei fließen jedoch über den elektronische Schalter enthaltenden Weg für ein ungedämpftes Hochfrequenzsignal auch im Fall der Sperrung dieser elektronischen Schalter noch Hochfrequenzanteile (Streusignale), welche in bezug auf die gedämpften Anteile nicht vernachlässigbar sind.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Dämpfungsglied der in Rede stehenden Art zu schaffen, bei dem solche Streuanteile nicht auftreten.

Die Aufgabe wird bei einem programmierbaren Dämpfungsglied der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.

Die Erfindung wird nachfolgend anhand von in den Figuren der Zeichnung dargestellten Dämpfungsglied-Ausführungsformen näher erläutert. Es zeigt

Fig. 1 eine schematische Darstellung eines bekannten programmierbaren Dämpfungsgliedes;

Fig. 2 eine vereinfachte schematische Darstellung eines erfindungsgemäßen programmierbaren Dämpfungsglie­ des;

Fig. 3 eine weitere Ausführungsform der vorliegenden Erfindung; und

Fig. 4 eine schematische Darstellung einer kommerziellen Ausführungsform der vorliegenden Erfindung.

In der Fig. 1 ist das bereits erwähnte, in der US-PS 41 21 183 beschriebene bekannte programmierbare Dämpfungsglied darge­ stellt. Dieses bekannte Dämpfungsglied umfaßt eine dezimale (durch zehn teilende) RC- Dämpfungsanordnung 43, einen Impedanzwandler 40, ein die Widerstände 50, 52 und 54 aufweisendes subdezimales (durch zwei teilendes und durch fünf teilendes) RC-Dämpfungs­ glied und einen Verstärker 60 mit einer schaltbaren Ver­ stärkung, der zwischen einem Eingangsanschluß 1 und ei­ nem Ausgang 3 in Kaskade geschaltet ist. Ein Steuerkreis 21 wird zur Steuerung des Ein-Aus-Zustandes der Feldef­ fekttransistoren 5, 7, 9 und 19, um das dezimale Dämpfungs­ glied 43 selektiv in den Kreis einzufügen, und der Feld­ effekttransistoren 11, 13, 15 und 17 verwendet, um die sub-dezimalen Dämpfungsglieder und eine Verstärkung des Ausgangsverstärkers 60 auszuwählen. Ein Feldeffekttran­ sistorpaar 5-19 oder 7-9 wird durch den Schalt- Steuerkreis 21 selektiv leitend geschaltet, wodurch das Dämpfungsglied 43 wirksam in Abhängigkeit von dem lei­ tenden Feldeffekttransistorpaar in den Signalweg einge­ fügt wird oder aus diesem entfernt wird. In einer ähnli­ chen Weise wird ein Feldeffekttransistorpaar 11-17 oder 13-15 selektiv eingeschaltet, um jeweils den durch 2 teilenden Dämpfungsfaktor und den durch 5 teilenden Dämpfungsfaktor auszuwählen. Das durch 2 teilende Dämpfungsglied besteht aus dem Widerstand 50, der zu dem Signalweg in Reihe geschaltet ist, und den parallel geschalteten Widerständen 52 und 54, die ein Nebenschluß bzw. Shunt-Ele­ ment bilden. Das durch 5 teilende Dämpfungsglied be­ steht aus einem Widerstand 52 als ein Reihenelement, während die Parallelschaltung der Widerstände 50 und 52 das Shunt-Element bilden. Es wird festgestellt, daß die Feldeffekttransistoren, die Sperrschicht-Feldeffekt­ transistoren sind, im leitenden Zustand einen endlichen Widerstand aufweisen, der sich in Übereinstimmung mit der Temperatur ändern kann. Um die Temperaturempfind­ lichkeit zu verringern, wird ein zusätzlicher Feld­ effekttransistor 56 in Reihe zu dem Shunt-Widerstand 54 betrieben. Dieses Dämpfungsglied ermöglicht die Auswahl von Dämpfungsfaktoren in einer sogenannten 1-2-5-Schritt­ folge und wendet sowohl die schaltbaren Feldeffekttransisto­ ren als auch den Verstärker 60 mit dem schaltbaren Verstär­ kungsfaktor an.

Die Fig. 2 zeigt ein Prinzip-Schaltbild des erfindungs­ gemäßen programmierbaren Dämpfungsgliedes. Es können in Abhängigkeit von einem Steuersignal zwei verschiedene Dämpfungsfaktoren ausgewählt werden. An den Eingangs­ anschluß 100 wird eine das Eingangssignal liefernde Span­ nungsquelle e _in mit einem ziemlich kleinen Innenwider­ stand angelegt. In der Praxis kann die Quelle e _in für das Eingangssignal einen Ausgang eines Impedanzwandler- Verstärkers darstellen, der eine Emitterfolger-Ausgangs­ stufe enthält. Der die Reihenwiderstände R ₁ und R ₂ ent­ haltende Widerstandsteiler 102 ist zwischen den Eingangs­ anschluß 100 und Masse geschaltet. Ein erster elektroni­ scher Schalter 103 ist zwischen den Eingangsanschluß 100 und den Ausgangsanschluß 101 über den Widerstand R ₃ ge­ schaltet. Ein zweiter elektronischer Schalter 104 ist zwischen den Ausgang des Widerstandsteilers 102 (Ver­ bindungspunkt von R ₁ und R ₂) und den Ausgangsanschluß 101 geschaltet. Der Schalt-Steuerkreis 105 wird ange­ wendet, um die elektronischen Schalter 103 und 104 zu steuern.

Der erste elektronische Schalter 103 umfaßt ein Paar von in Reihe geschalteten DMOS (double diffused metal oxide semiconductor) Feldeffekttransistoren Q ₁ und Q ₂ und einen Sperrschicht-Feldeffekttransistor, der zwi­ schen dem Verbindungspunkt der Transistoren Q ₁-Q ₂ und Masse geschaltet ist. Der zweite elektronische Schalter 104 weist einen einzigen DMOS-Feldeffekttransistor Q ₄ auf. DMOS-Feldeffekttransistoren können infolge ihrer kurzen Kanallänge bei einer hohen Frequenz betrieben werden und weisen einen ausreichend kleinen Einschalt­ widerstand auf. Die Gate-Elektroden der Feldeffekt­ transistoren Q ₁-Q ₄ sind so geschaltet, daß sie Steuer­ signale von dem Schalt-Steuerkreis 105 empfangen.

Beim Betrieb, wenn eine geeignete Gate-Spannung angelegt wird, um Q ₁ und Q ₂ einzuschalten und Q ₃ und Q ₄ auszu­ schalten, werden der Eingangsanschluß 100 und der Aus­ gangsanschluß 101 aneinandergekoppelt, um das Eingangs­ signal mit einer minimalen Signaldämpfung oder mit im we­ sentlichen keiner Signaldämpfung zu übertragen. Es wird festgestellt, daß eine endliche Kapazität zwischen der Source-Elektrode und der Drain-Elektrode des nichtleiten­ den DMOS-Feldeffekttransistors Q ₄ vorhanden ist. Diese Streukapazität kann das Eingangssignal zum Ausgangsan­ schluß 101 koppeln. Ein derartiges Streu- oder "Blow-by"- Signal ist in der Praxis vernachlässigbar, weil das Ein­ gangssignal zum Transistor Q ₄ bereits durch den Wider­ standsteiler 102 um einen vorbestimmten Betrag (z. B. um ¹/₅) in Abhängigkeit von einem besonderen Anwendungsfall gedämpft ist. Außerdem ist die Kapazität zwischen der Source-Elektrode und der Drain-Elektrode des Transistors Q ₃ ebenfalls für das durch die Transistoren Q ₁-Q ₂ ver­ laufende Signal vernachlässigbar, weil der Widerstand von R ₁, R ₂ und R ₃ sehr klein sein kann, beispielsweise in der Größenordndung von 100 Ohm oder weniger liegen kann.

Andererseits werden zur Dämpfung des Eingangssignales die Transistoren Q ₃ und Q ₄ eingeschaltet, während die Transistoren Q ₁ und Q ₂ ausgeschaltet werden. Der zweite elektronische Schalter Q ₄ überträgt nun das gedämpfte Eingangssignal zum Ausgangsanschluß 101. Selbst ein klei­ ner Betrag des Streu- oder "Blow-by"-Signales des nicht­ gedämpften Eingangssignales über die Transistoren Q ₁ und Q ₂ kann einen relativ großen Prozentsatz des gedämpften Signales über den Transistor Q ₄ darstellen, weshalb der Streu- bzw. "Blow-by"-Effekt in diesem Fall nicht vernach­ lässigbar ist. Der Transistor Q ₃ entfernt jedoch das Streu- bzw. "Blow-by"-Signal dadurch, daß er es an Masse ableitet. Außerdem verringert die Serienschaltung der beiden Feldeffekttransistoren Q ₁-Q ₂ den Effekt, weil die Kapazität zwischen der Source-Elektrode und der Drain- Elektrode auf eine Hälfte verringert wird.

Der Reihenwiderstand R ₃ wird eingefügt, um die Ausgangs­ impedanz des programmierbaren Dämpfungsgliedes bei bei­ den Einstellungen gleichzumachen. Dies ist natürlich sehr wichtig, um die Eingangsimpedanz für ein breitbandiges Dämpfungsglied zu bestimmen, der mit der nachfolgenden stufe des Dämpfungsgliedes verbunden wird. R ₃ spielt auch eine weitere wichtige Rolle, die darin besteht, im leitenden Zustand des Transistors Q ₃ die kapazitive Last zum Eingangssignal zu verringern. Dies bedeutet, daß das Eingangssignal ohne den Widerstand R ₃ direkt durch die Kapazität zwischen der Drain-Elektrode und der Source- Elektrode des Transistors Q ₁ durchgelassen würde.

Obwohl das Dämpfungsglied der Fig. 2 nur nicht-gedämpfte und gedämpfte Einstellungen auswählt, kann die vorlie­ gende Erfindung leicht im Zusammenhang mit drei oder mehr unterschiedlichen Dämpfungseinstellungen angewendet werden. Die Fig. 3 zeigt eine vereinfachte schematische Darstellung eines anderen erfindungsgemäß programmierba­ ren Dämpfungsgliedes, durch das drei verschiedene Dämpfungs­ faktoren ausgewählt werden können. Die Kreisanordnung und der Betrieb ähneln der Kreisanordnung und dem Betrieb der Fig. 2, wenn man davon absieht, daß der Widerstandsteiler 102′ nun drei Reihenwiderstände R ₁₁, R ₁₂ und R ₁₃ aufweist und daß ein dritter elektronischer DMOS-Schalt-Feldeffekttransistor Q ₁₅ vorgesehen ist. Das Signal wird nicht gedämpft, wenn die Transistoren Q ₁₁ und Q ₁₂ eingeschaltet sind. Es wird beispielsweise jeweils auf ½ und ¹/₅ gedämpft, wenn die Transistoren Q ₁₄ und Q ₁₅ leiten. Außerdem ist kein Wider­ stand zum Transistor Q ₁₄ in Reihe geschaltet. Dies be­ deutet, daß die Widerstände R ₁₁, R ₁₂ und R ₁₃ derart aus­ gewählt werden, daß sie einen Wert bilden, um den vorbe­ stimmten Ausgangswiderstand zu erzeugen, während das richtige Dämpfungsverhältnis im leitenden Zustand des Transistors Q ₁₄ aufrechterhalten wird. Die Widerstände R ₁₄ und R ₁₅ sind jedoch in Reihe zu dem elektronischen Schalter geschaltet, um eine konstante Ausgangsimpedanz aufrechtzuerhalten.

Es wird noch einmal festgestellt, daß der erste elektro­ nische Schalter im Nicht-Dämpfungszustand ein Paar von in Reihe geschalteten DMOS-Feldeffekttransistoren Q ₁₁ und Q ₁₂ und einen zusätzlichen Shunt-Feldeffektransistor Q ₁₃ zum Zwecke der Blockierung eines "Blow-by"-Effektes ent­ hält.

Die Fig. 4 zeigt ein schematisches Schaltbild des pro­ grammierbaren Dämpfungsgliedes, das für ein Oszilloskop oder für ähnliche, die vorliegende Erfindung enthaltende Anwendungsfälle geeignet ist.

Ein an den Eingangsstecker 110 angelegtes Eingangssignal wird selektiv durch zwei in Kaskade geschaltete Dezimal- Dämpfungsglieder 112 und 114 gedämpft, die jeweils durch Schalter 113 und 115 gesteuert werden. Diese Schalter können durch ein bekanntes elektrisches Relais gesteuert werden. Das Ausgangssignal von der dezimalen oder dekadi­ schen Dämpfungsstufe wird an den Impedanzwandler 116 an­ gelegt.

Der Impedanzwandler 116 enthält einen Wechselstrom-Kopp­ lungskondensator C ₂₀, einen Widerstandsteiler R ₂₀-R ₂₁ zur Bestimmung der Eingangsimpedanz, einen Operationsverstär­ ker A ₁ als einen Tieffrequenz-Verstärker, einen Source­ folger-DMOS-Feldeffekttransistor Q ₂₀ und einen Stromquel­ len-Transistor Q ₂₁, Emitterfolger-Verstärkertransistoren Q ₂₂-Q ₂₃ der Ausgangsstufe und einen Bootstrap-Transistor Q ₂₄. Das Ausgangssignal der Transistoren Q ₂₂-Q ₂₃ wird zum invertierenden Eingang des Operationsverstärkers A ₁ über den Widerstandsteiler R ₂₂-R ₂₃ zurückgekoppelt, der ein ähnliches Teilerverhältnis wie der Teiler R ₂₀-R ₂₁ auf­ weist. Das Ausgangssignal vom Verstärker A ₁ wird über den großen Widerstand R ₃₀ der Gate-Elektrode des Feldef­ fekttransistors Q ₂₀ zugeführt. Dioden D ₃ und D ₅ liefern ei­ nen Überlastschutz für den Transistor Q ₂₀. Der Kondensator 22 stellt die Eingangskapazität ein, während der Kondensa­ tor C ₂₁ die Einstellung des Hochfrequenz-Verstärkungsfak­ tors liefert. Der Kondensator C ₂₃ wird verwendet, um im Ope­ rationsverstärker A ₁ die kapazitive Last des Substrates zu verringern. Der Transistor Q ₂₄ und die Zener-Diode D ₄ stel­ len sicher, daß der Transistor Q ₂₀ das Eingangssignal mit einer minimalen Signalverzerrung verstärkt. Bei dem Impe­ danzwandler 116 handelt es sich natürlich um einen Verstär­ ker mit einem Einheitsverstärkungsfaktor (unity gain ampli­ fier) mit einer hohen Eingangsimpedanz und einer kleinen Ausgangsimpedanz.

Der sub-dezimale Teil 118 des Dämpfungsgliedes entspricht im wesentlichen demjenigen der Fig. 3 und wählt drei ver­ schiedene Dämpfungsfaktoren aus, z. B. ¹/₁, ½ und ¹/₅. Der einzig wichtige Unterschied besteht darin, daß Kon­ densatoren parallel zu den Teilerwiderständen R ₁₁, R ₁₂ und R ₁₃ vorgesehen sind, so daß das Dämpfungsglied über einen weiten Frequenzbereich arbeitet und die Eingangs­ kapazität bei verschiedenen Dämpfungsfaktoren unverän­ dert bleibt.

Der Schalt-Steuerkreis 105 umfaßt vier Vergleicher A ₂ bis A ₅ und die Bezugsspannungsquelle E ₁ und E ₂. Ein Steuer­ anschluß eines Steueranschlußpaares 120-122 weist den logischen Pegel "high" auf und ein Transistor Q ₁₄ oder Q ₁₅ wird eingeschaltet, um das gedämpfte Ausgangssignal (½ oder ¹/₅) in Abhängigkeit von der angelegten Span­ nung zu liefern. Gleichzeitig liefert der Vergleicher A ₃ ein Ausgangssignal mit einem hohen Pegel, um den Tran­ sistor Q ₁₃ einzuschalten, wodurch das zuvor erwähnte "Blow-by"-Signal blockiert wird. Wenn jedoch beide Steuer­ anschlüsse 120 und 122 einen niedrigen logischen Pegel aufweisen, liefern die Vergleicher A ₂ und A ₃ jeweils ein hochpegeliges und ein tiefpegeliges Ausgangssignal, um die Transistoren Q ₁₁ und Q ₁₂ einzuschalten und den Transistor Q ₁₃ auszuschalten, um das nicht-gedämpfte Aus­ gangssignal auszuwählen. Das Steuersignal für die Steuer­ anschlüsse 120 und 121 wird von einem Mikroprozessor oder einer ähnlichen Zentralsteuervorrichtung durch eine Da­ tenverriegelung (data latch) geliefert.

Das in der Fig. 4 dargestellte programmierte Dämpfungs­ glied liefert nun die Dämpfungsfaktoren ¹/₁, ½, ¹/₅, ¹/₁₀, ½₀, ¹/₅₀, ¹/₁₀₀, ½₀₀ und ¹/₅₀₀, um die Span­ nungsempfindlichkeit in 1-2-5 Stufen zu schalten. Die Vorteile dieses programmierbaren Dämpfungssystemes zwi­ schen dem Eingangsanschluß 100 und dem Ausgangsanschluß 101 sind die folgenden: Der Dämpfungsfaktor kann über einen weiten Bereich in 1-2-5 Stufen ohne Schalten des Verstärkungsfaktors eines Ausgangsverstärkers geschal­ tet werden. Die Dämpfungsfaktoren können durch elektri­ sche Steuersignale zu der dezimalen und sub-dezimalen Dämpfungsstufe geschaltet werden, wodurch sie programmier­ bar und von der Ferner aus steuerbar sind. Die Verwen­ dung von DMOS-Feldeffekttransistor-Schaltern für das sub- dezimale Dämpfungsglied mit einem niedrigeren Widerstand stellt eine genauere Dämpfung und eine weniger große Empfindlichkeit in Bezug auf Temperaturänderungen sicher. Die Anwendung eines Paares von in Reihe geschalteten DMOS- Feldeffekttransistoren und eines Shunt- bzw. Nebenschluß- Feldeffekttransistors als den elektronischen Schalter für die nicht-dämpfende Einstellung beseitigt wirksam das Streu- bzw. "Blow-by"-Problem, das mit der Streukapazität verbunden ist. Der einen Hochfrequenz-Verstärkerteil und einen Niederfrequenz-Verstärkerteil enthaltende Impedanz­ wandler liefert eine sehr stabile Niederfrequenz- oder Gleichstromcharakteristik.

Claims (2)

1. Programmierbares Dämpfungsglied für Hochfrequenzsignale, bei dem

• a) zwischen einen Eingangsanschluß (100) und Masse die Reihenschaltung wenigstens zweier Widerstände (R ₁, R ₂, R ₁₁, R ₁₂ . . .) geschaltet ist, bei dem
• b) zwischen den Eingangsanschluß (100) und einen Ausgangsanschluß (101) ein erster elektronischer Schalter (103; Q ₁₁, Q ₁₂, Q ₁₃) mit einer Reihenschaltung eines Transistorpaares (Q ₁, Q ₂; Q ₁₁, Q ₁₂) geschaltet ist, bei dem
• c) ein weiterer elektronischer Schalter (104; Q ₁₄, . . .) in Form eines einziges Transistors (Q ₄; Q ₁₄, . . .) zwischen den Verbindungspunkt der Widerstände R ₁, R ₂; R ₁₁, R ₁₂, . . .) und den Ausgangsanschluß (101) geschaltet ist, und bei dem
• d) eine Steuereinrichtung (105) zur Ansteuerung der elektronischen Schalter (103; Q ₁₁, Q ₁₂, Q ₁₃ bzw. 104; Q ₁₄ . . .) vorgesehen ist,

dadurch gekennzeichnet, daß

• e) der erste elektronische Schalter (103; Q ₁₁, Q ₁₂, Q ₁₃) einen zwischen den Verbindungspunkt der Reihenschaltung des Transistorpaars (Q ₁, Q ₂; Q ₁₁, Q ₁₂) und Masse geschalteten Nebenschlußtransistor (Q ₃; Q ₁₃) enthält.