DE3315372A1 - Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal - Google Patents

Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal

Info

Publication number
DE3315372A1
DE3315372A1 DE19833315372 DE3315372A DE3315372A1 DE 3315372 A1 DE3315372 A1 DE 3315372A1 DE 19833315372 DE19833315372 DE 19833315372 DE 3315372 A DE3315372 A DE 3315372A DE 3315372 A1 DE3315372 A1 DE 3315372A1
Authority
DE
Germany
Prior art keywords
clock
write
control clock
tus
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833315372
Other languages
German (de)
English (en)
Other versions
DE3315372C2 (enrdf_load_stackoverflow
Inventor
Miguel Dr.-Ing. 8500 Nürnberg Robledo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE19833315372 priority Critical patent/DE3315372A1/de
Publication of DE3315372A1 publication Critical patent/DE3315372A1/de
Application granted granted Critical
Publication of DE3315372C2 publication Critical patent/DE3315372C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073—Bit stuffing, e.g. PDH

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
DE19833315372 1983-04-28 1983-04-28 Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal Granted DE3315372A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833315372 DE3315372A1 (de) 1983-04-28 1983-04-28 Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833315372 DE3315372A1 (de) 1983-04-28 1983-04-28 Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal

Publications (2)

Publication Number Publication Date
DE3315372A1 true DE3315372A1 (de) 1984-10-31
DE3315372C2 DE3315372C2 (enrdf_load_stackoverflow) 1988-12-22

Family

ID=6197555

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833315372 Granted DE3315372A1 (de) 1983-04-28 1983-04-28 Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal

Country Status (1)

Country Link
DE (1) DE3315372A1 (enrdf_load_stackoverflow)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579047A1 (fr) * 1985-03-15 1986-09-19 Cochennec Jean Yves Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede
EP0408130A3 (en) * 1989-07-12 1991-10-16 Philips Patentverwaltung Gmbh Stuff decision device for a bit rate-adaption apparatus
EP0475497A3 (en) * 1990-09-04 1992-07-08 Philips Patentverwaltung Gmbh Stuffing decision circuit for a bit rate adaption apparatus
EP0475498A3 (en) * 1990-09-04 1992-07-29 Philips Patentverwaltung Gmbh Circuit for bit-rate adaption of two digital signals
EP0435384A3 (en) * 1989-12-23 1992-08-26 Philips Patentverwaltung Gmbh Circuit for bit rate-adaption
EP0503732A3 (en) * 1991-03-15 1993-02-10 Philips Patentverwaltung Gmbh Transmission system for synchronous digital hierarchy
EP0507385A3 (en) * 1991-04-04 1993-02-24 Philips Patentverwaltung Gmbh Transmission system for synchronous digital hierarchy
EP0492548A3 (en) * 1990-12-21 1993-03-10 Alcatel Italia S.P.A. Method for reducing the phase noise introduced in the resynchronization of digital signals using justification, and integrated circuits for the implementation of the method
EP0549125A1 (en) * 1991-12-20 1993-06-30 AT&T Corp. Synchronous digital signal to asynchronous digital signal desynchronizer
EP0536464A3 (en) * 1991-10-10 1993-10-06 Nec Corporation Sonet ds-n desynchronizer
DE10141145A1 (de) * 2001-08-20 2003-04-03 Infineon Technologies Ag Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2757462A1 (de) * 1976-12-23 1978-06-29 Sits Soc It Telecom Siemens Elastischer speicher zur unterdrueckung einer phasenstoerung in einem system zur uebertragung von digitalsignalen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2757462A1 (de) * 1976-12-23 1978-06-29 Sits Soc It Telecom Siemens Elastischer speicher zur unterdrueckung einer phasenstoerung in einem system zur uebertragung von digitalsignalen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BASCHKE, Reinhard, LEINWEBER, Walter, DSM 2/8 - Die Realisierung eines plesiochronen Digitalsignal-Multiplexors, In: TE KA DE Tech. Mitt. 1980, S.43-49 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579047A1 (fr) * 1985-03-15 1986-09-19 Cochennec Jean Yves Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede
EP0408130A3 (en) * 1989-07-12 1991-10-16 Philips Patentverwaltung Gmbh Stuff decision device for a bit rate-adaption apparatus
EP0435384A3 (en) * 1989-12-23 1992-08-26 Philips Patentverwaltung Gmbh Circuit for bit rate-adaption
US5195088A (en) * 1989-12-23 1993-03-16 U.S. Philips Corporation Circuit arrangement for bit rate adaptation
US5331671A (en) * 1990-09-04 1994-07-19 U.S. Philips Corporation Circuit arrangement for bit rate adjustment to two digital signals
EP0475497A3 (en) * 1990-09-04 1992-07-08 Philips Patentverwaltung Gmbh Stuffing decision circuit for a bit rate adaption apparatus
EP0475498A3 (en) * 1990-09-04 1992-07-29 Philips Patentverwaltung Gmbh Circuit for bit-rate adaption of two digital signals
EP0492548A3 (en) * 1990-12-21 1993-03-10 Alcatel Italia S.P.A. Method for reducing the phase noise introduced in the resynchronization of digital signals using justification, and integrated circuits for the implementation of the method
EP0503732A3 (en) * 1991-03-15 1993-02-10 Philips Patentverwaltung Gmbh Transmission system for synchronous digital hierarchy
EP0507385A3 (en) * 1991-04-04 1993-02-24 Philips Patentverwaltung Gmbh Transmission system for synchronous digital hierarchy
EP0536464A3 (en) * 1991-10-10 1993-10-06 Nec Corporation Sonet ds-n desynchronizer
EP0549125A1 (en) * 1991-12-20 1993-06-30 AT&T Corp. Synchronous digital signal to asynchronous digital signal desynchronizer
US5337334A (en) * 1991-12-20 1994-08-09 At&T Bell Laboratories Synchronous digital signal to asynchronous digital signal desynchronizer
DE10141145A1 (de) * 2001-08-20 2003-04-03 Infineon Technologies Ag Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden

Also Published As

Publication number Publication date
DE3315372C2 (enrdf_load_stackoverflow) 1988-12-22

Similar Documents

Publication Publication Date Title
EP0435384B1 (de) Schaltungsanordnung zur Bitratenanpassung
DE2807175C2 (de) Anordnung zur Steuerung von Informationsübertragungen zwischen zwei Rechenanlagen
EP0475498B1 (de) Schaltungsanordnung zur Bitratenanpassung zweier digitaler Signale
EP0435383A2 (de) Schaltungsanordnung zur Bitratenanpassung
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE3111555C2 (de) Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung
DE3315372A1 (de) Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal
DE2915944A1 (de) Verfahren zur erzeugung von elektrischen signalen und anordnung zur durchfuehrung des verfahrens
DE3006165C2 (de) Ankoppeleinrichtung zum Ankoppeln zweier Datenverarbeitungsanlagen
DE2149911A1 (de) Schaltungsanordnung zur gegenseitigen synchronisierung der in den vermittlungsstellen eines pcm-zeitmultiplexfernmeldenetzes vorgesehenen amtstaktoszillatoren
DE69111669T2 (de) Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen.
DE69106422T2 (de) Multiplexierungsanordnung für Taktsignale.
EP0374436B1 (de) Verfahren und Schaltungsanordnung zur Taktanpassung in der digitalen Nachrichtentechnik
EP0404268A2 (de) Schaltungsanordnung zur Anpassung der Bitraten zweier Signale
DE2908366C2 (de) Verfahren und Schaltungsanordnung zur Reduzierung von Phasenschwankungen bei der Taktrückgewinnung in einem digitalen, hierarchisch gegliederten, plesiochronen Nachrichtenübertragungssystem
EP0461703B1 (de) Schaltungsanordnung zur Bitratenanpassung
EP0237699B1 (de) Verfahren und Schaltungsanordnung zum Synchronisieren eines insbesondere einer Vermittlungseinrichtung zugehörigen spannungsgesteuerten Oszillators
DE4422784C2 (de) Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen
DE3133838C2 (de) Schaltungsanordnung zur Übergabe des Refresh-Signals an einem Halbleiterspeicher
DE2619238C3 (de) Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen
DE68905630T2 (de) Verfahren und anordnung zur synchronisation von terminals, die ueber eine kette ohne zeittransparenz kommunizieren.
DE3633024C2 (de) Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen
DE4136980A1 (de) Vorrichtung zur veraenderung des tastverhaeltnisses oder der pulszahldichte einer signalfolge
DE68923843T2 (de) Synchroner logischer schaltkreis mit übertragungssignalsteuerung.
DE10153751B4 (de) Vorrichtung und Verfahren zur Takterzeugung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee