DE3311880A1 - Steuerung fuer multiprozessor-system - Google Patents
Steuerung fuer multiprozessor-systemInfo
- Publication number
- DE3311880A1 DE3311880A1 DE19833311880 DE3311880A DE3311880A1 DE 3311880 A1 DE3311880 A1 DE 3311880A1 DE 19833311880 DE19833311880 DE 19833311880 DE 3311880 A DE3311880 A DE 3311880A DE 3311880 A1 DE3311880 A1 DE 3311880A1
- Authority
- DE
- Germany
- Prior art keywords
- cpu
- main cpu
- sub
- controlled
- processor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
Description
Beschreibung
Steuerung für Multiprozessor-System
Steuerung für Multiprozessor-System
Die vorliegende Erfindung bezieht sich auf eine Steuerung für ein Multiprozessor-System, insbesondere für
ein System, das mehrere Mikroprozessoren enthält. · In jüngster Zeit wurden zur Verbesserung von persönlichen
Computern leistungsstärkere Prozessoren entwickelt. Die üblichen, leistungsstärkeren persönlichen Computer
enthalten eine 16-Bit-CPU, die mit N-Kanal-MOS-Feldeffekttransistoren
ausgebildet ist. Zum Betreiben derartiger 16-Bit-CPüs benötigt man bei einer Spannung von
etwa 5 V einen Strom von einigen hundert mA. Da die persönlichen Computer jedoch von üblichen Netzspannungsquellen
gespeist werden, gibt es keine Begrenzung der Leistungsaufnahme.
Andererseits gibt es bei batteriebetriebenen tragbaren Rechnern und Taschenrechnern eine Begrenzung des Energieverbrauchs.
Daher sollten solche Rechner mit CMOS-Prozessoren ausgestattet sein, die sich durch geringe
Leistungsaufnahme auszeichnen.
Die bekannten CMOS-Prozessoren, die sich durch geringe
Leistungsaufnahme auszeichnen, besitzen jedoch keine große Verarbeitungsgeschwindigkeit oder besondere
Leistungsfähigkeit.
Es wäre also wünschenswert, bei tragbaren Rechnern den Vorteil einer geringen Leistungsaufnähme verbinden zu
können mit dem Vorteil einer hohen Rechengeschwindigkeit.
Der Erfindung liegt demnach die Aufgabe zugrunde, einen verbesserten tragbaren Rechner zu schaffen, der trotz
hoher Leistungsfähigkeit nur wenig Energie verbraucht.
Insbesondere soll die Erfindung eine Steuerung für ein Multiprozessor-System mit mehreren zentralen Verarbeitungseinheiten
(CPUs) schaffen, wobei die CPUs als Verarbeitungseinheit und als Steuerschaltung arbeiten.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden
Teil des Anspruchs 1 angegebenen Merkmale gelöst. Bei der erfindungsgemäßen Steuerung arbeiten
die Mikroprozessoren als Arbeitseinheit und als Steuer-
2g schaltung. Die Menge der Prozessoren umfaßt einen
steuernden Prozessor, der wenig Energie verbraucht, jedoch geringe Rechengeschwindigkeit besitzt, und einen
gesteuerten Prozessor, der hohe Leistungsfähigkeit besitzt, jedoch relativ viel Energie verbraucht. Der
steuernde Prozessor ist dauernd in Betrieb, während der gesteuerte Prozessor normalerweise außer Betrieb
ist, da er normalerweise von der Spannungsquelle abgetrennt ist. Der steuernde Prozessor steuert das An- und
Abschalten des gesteuerten Prozessors an bzw. von einer Spannungsquelle.
Im folgenden werden Ausführungsbeispielc der Erfindung
anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Blockdiayramm einer Steuerung für ein
Multiprozessor-System,
Fig. 2 eine Schaltungsskizze der in Fig. 1 schematisch
dargestellten Steuerung, und
Fig. 3 ein Flußdiagramin zur Veranschaulichung der Betriebsweise
der erfindungsgemäßen Steuerung.
Fig. 1 zeigt in Blockdiagrammform eine Steuerung für
einen Multiprozessor mit mehreren Prozessoren, die als
Arbeitseinheit und als Steuerlogik fungieren. Die in
Fig. 1 gezeigte Steuerung umfaßt in erster Linie einen CMOS-Prozessor 1, einen N-Kanal-MOS-Prozessor 2, einen
Multiplexer 8 und Systernspeicher (RAMs) 12. Zwischen
diesen Schaltungsteilen verlaufen verschiedene SignaljQ
leitungen, darunter eine. EIN-AUS-Signalleitung 3, eine
Rücksetzsignalleitung 5, eine Haltesignalleitung 6, eine Unterbrechungssignalleitung Ί ,· zwei lokale Busse 9 und
10, ein Systembus 11 und eine Bussteuersignalleitung Weiterhin ist ein Netzschalter 4 vorgesehen.
Der sich durch geringe Leistungsaufnahme auszeichnende
CMOS-Prozessor 1 empfängt von einer ersten Spannungsquelle VCC andauernd Betriebsspannung und arbeitet als
Unter-CPU sowie als steuernder Prozessor. Dieser Prozessör 1 arbeitet im Dauerbetrieb als Verarbeitungseinheit
mit geringer Arbeitsgeschwindigkeit.
Der N-Kanal-MOS-Prozessor 2 arbeitet als Haupt-CPU sowie
als gesteuerter Prozessor. Er stellt eine Verarbeitungseinheit
mit hoher Arbeitsgeschwindigkeit dar. Die Haupt-CPU 2 wird normalerweise von einer zweiten
Spannungsquelle VCC und dem Netzschalter 4 nicht mit Spannung versorgt. Damit die Haupt-CPU 2 arbeitet, wird
der Netzschalter 4 dadurch betätigt, daß er von der Unter-CPU 1 über die ElN-AUS-Signalleitung 3 ein Netz-EIN-Signal
mit hohem Pegel ("1") empfängt.
Der Multiplexer 8 steuert den Signalfluß auf den Verbindungsleitungen.
Zu dem Multiplexer 8 führen der speziell für die Unter-CPU 1 vorgesehene erste lokale
Bus 9, der spezielL für die Haupt-CPU 2 vorgesehene
zweite lokale Bus 10 und der an die RAMs 12 ange-
schlossene Systembus 11. Der Systembus 11 kann für die
Unter-CPU 1 und die Haupt-CPU 2 arbeiten. Signale auf der Bussteuersignalleitung 13 bestimmen, ob der Systembus
11 Signale für die Haupt-CPU 2 oder für die Unter-CPU
1 überträgt. Damit das in Fig. 1'gezeigte System
mit hoher Verarbeitungsgeschwindigkeit arbeiten kann,
erzeugt die Unter-CPU 2 auf der EIN-AUS-Leitung 3 Ein-
mit hoher Verarbeitungsgeschwindigkeit arbeiten kann,
erzeugt die Unter-CPU 2 auf der EIN-AUS-Leitung 3 Ein-
2Q schaltsignale mit hohem Pegel ("1"), um den Netzschalter
4 zu schließen. Hierdurch wird die Haupt-CPU 2 mit der zweiten Spannungsquelle VCC verbunden. Die Unter-CPU 1
erzeugt hohe Signale auf der Bussteuerschaltung 13, so daß der Multiplexer 8 den Systembus 11 für die Haupt-
GPU 2 freigibt.
Wenn die Haupt-CPU 2 feststellt, daß ein Betrieb mit
hoher Arbeitsgeschwindigkeit nicht notwendig ist, gibt sie in eine spezielle Speicherstelle ("Briefkasten") in einem der RAMs 12 eine zu schützende Information. Diese Information ist an die Unter-CPU 1 weiterzuleiten.
Gleichzeitig erzeugt die Haupt-CPU 2 Unterbrechungssignale mit hohem Pegel auf der Leitung 7, um den Betrieb der Unter-CPU 1 zu unterbrechen. Die Unter-CPU 1 spricht hierauf an und erzeugt Haltesignale mit dem
hoher Arbeitsgeschwindigkeit nicht notwendig ist, gibt sie in eine spezielle Speicherstelle ("Briefkasten") in einem der RAMs 12 eine zu schützende Information. Diese Information ist an die Unter-CPU 1 weiterzuleiten.
Gleichzeitig erzeugt die Haupt-CPU 2 Unterbrechungssignale mit hohem Pegel auf der Leitung 7, um den Betrieb der Unter-CPU 1 zu unterbrechen. Die Unter-CPU 1 spricht hierauf an und erzeugt Haltesignale mit dem
logischen Wert "1" auf der Leitung 6, um den Betrieb der Haupt-CPU 2 anzuhalten. Außerdem erzeugt die Unter-CPU
1 niedrige Signale (logisch "0") auf der Bussteuerleitung 13, so daß der Multiplexer 8 den Systembus 11 für
die Unter-CPU 1 freigibt. Diese liest die in dem Briefkasten in einem der RAMs 12 gespeicherte Information
und decodiert sie. Wenn die decodierte Information
einem Befehl "Spannungszufuhr der Haupt-CPU 2 abschalten" entspricht, so erzeugt die Unter-CPU 1 ein niedriges Signal "0" auf der Leitung 3, um die Haupt-CPU 2
abzuschalten. Anschließend übernimmt die Unter-CPU 1
anstelle der CPU 2 notwendige Tasks, die von der Haupt-CPU 2 angewiesen wurden.
und decodiert sie. Wenn die decodierte Information
einem Befehl "Spannungszufuhr der Haupt-CPU 2 abschalten" entspricht, so erzeugt die Unter-CPU 1 ein niedriges Signal "0" auf der Leitung 3, um die Haupt-CPU 2
abzuschalten. Anschließend übernimmt die Unter-CPU 1
anstelle der CPU 2 notwendige Tasks, die von der Haupt-CPU 2 angewiesen wurden.
Das Umschalten vom Betrieb mit niedriger Arbeitsgeschwindigkeit auf Betrieb mit hoher Arbeitsgeschwindigkeit
erfolgt abhängig von den in dem Briefkasten enthaltenen Befehlen. Bedeutet z.B. der in dem Briefkasten
abgelegte Befehl "wenn eine spezielle Tasteneingabe vorliegt, soll die Haupt-CPU 2 eingeschaltet und die Benutzung
des Systembusses der Haupt-CPU 2 überlassen , Q werden", so gibt die Unter-CPU 1, wenn sie eine solche
Tasteneingabe liest, hohe Signale ("1") auf die Leitungen 3, 5 und 13, um die Haupt-CPU 2 zu starten und auf
diese Weise den Betrieb bei hoher Arbeitsgeschwindigkeit auszuwählen.
Bei Betrieb mit niedriger Verarbeitungsgeschwindigkeit
wird also die schnelle Haupt-CPU 2 nicht mit Spannung gespeist. Die Speisung erfolgt nur bei Bedarf. Hierdurch
trägt man sowohl dem Erfordernis einer geringen 2Q Leistungsaufnahme als auch dem Erfordernis hoher Arbeitsgeschwindigkeit
Rechnung.
Fig. 2 zeigt die in Fig. 1 schematisch dargestellte Steuerung im einzelnen.
Entsprechend der in Fig. 1 gezeigten Unter-CPU 1 enthält
die in Flg. 2 gezeigte Schaltung eine Unter-CPU 21, * die in CMOS-Technik ausgeführt ist und relativ niedrige
Arbeitsgeschwindigkeit aufweist. Diese Unter-CPU 21
QQ besitzt mehrere Eingangs-/Ausgangs-Ports. Über einen
lokalen Adreßbus 24 und einen lokalen Datenbus 25 sind an diese Unter-CPU 21 ein lokaler Speicher 22 und ein
lokales E/A-Gerät 23 angeschlossen. Das lokale E/AGerät 23 ist z.B. ein Drucker, ein Kassettenrekorder
oder dgl., so daß das Gerät 23 über große Zeiträume hinweg arbeiten kann. Die Unter-CPU 21 kann unabhängig
vom Betrieb der Haupt-CPU 26 arbeiten.
Die Haupt-CPU 26 ist in N-Kanal-MOS-Technik ausgebildet
und durch hohe Verarbeitungsgeschwindigkeit gekennzeichnet, wie es bei der in Fig. 1 dargestellten Haupt-CPU 2
der Fall ist. Die Haupt-CPU 26 ist z.B. eine 16-Bit-CPU. Puffer 27 werden ausgewählt, um entweder die CPU
21 oder die CPU 26 mit einem Systemadreßbus 28 und einem Systemdatenbus 29 zu verbinden. Ein Hauptadreßbus
30 ist an die Haupt-CPU 26 angeschlossen. Über diese Busse sowie die Puffer 27 sind die CPUs 21 und 26 an
einen Systemspeicher 31 sowie ein System-E/A-Gerät 32, z.B. eine Floppy-Disk oder dgl. angeschlossen.
Eine De-Multiplexsteuerung 33 spricht auf die CPUs 21
und 26 an, um eine Art eines Lesesignals und eines Schreibsignals auszuwählen, die von diesen CPUs erzeugt
werden, und um die ausgewählten Signale dem System zuzuführen.
Eine Multiplexsteuerung 34 gibt ein Wartesignal und ein Bestätigungssignal von dem System an die jeweils maßgebliche
CPU 21 bzw. 26. Diese Schaltungen 33 und 34 werden abhängig von einem Prozessor-Umschaltsignal geschaltet,
welches von der Unter-CPU 21 auf eine Leitung 35 gegeben wird.
Eine Unterbrechungssteuerung 37 unterbricht den Betrieb sowohl der CPU 21 als auch der CPU 26. Beide können unabhängig
voneinander unterbrochen werden.
Ein Po^tn in der Unter-CPU 21 empfängt ein Halte-Beendigungssignal.
Ein Port., dieser CPU 21 gibt ein Halte-Steuersignal ab. Anschlüsse IRQ in der CPU 21 und
der CPU 26 empfangen Unterbrechungs-Anforderungssignale
Ein Port„ in der Unter-CPU 21 gibt ein Rücksetz-Steuersignal
ab. Ein Port., gibt ein Netzanschluß-Steuersignal
ab. An die Haupt-CPU 26 ist ein Netzsteuerschalter angeschlossen.
5
5
Wenn die Haupt-CPU 26 nicht mit Energie versorgt wird,
befinden sich auf sämtlichen an diese CPU 26 angeschlossenen Leitungen Signale mit niedrigem Pegel, oder die
Leitungen zeigen hohe Impedanz.
Fig. 3 zeigt ein Flußdiagramm, das die Arbeitsweise des in Fig. 1 dargestellten Systems veranschaulicht,
wenn dem System bestimmte Tasteneingabesignale zugeführt werden.
Schritt a: Es wird Betriebsspannung zugeführt.
Schritt b: Es werden Arbeitsbereiche und benötigte Teile der Unter-CPU 21 initialisiert.
20
Schritt c: Zum Anschließen der Haupt-CPU 26 an die Spannungsquelle wird die Bedingung Port=0 (niedriger
Pegel) und Port=1 (hoher Pegel) ausgewählt.
Schritt d: Es wird gewartet, bis Versorgungsspannung und Taktsignale stabil sind.
Schritt e: In einem "Briefkasten " im Systemspeicher wird ein Code für einen Kaltstart (Anfangsstart) eingestellt.
Schritt f: Mit Port =1 wird der Rücksetzzustand der Haupt-CPU 26 gelöst.
Schritt g: Die Haupt-CPU 26 startet.
Schritt h: Der Befehlsinhalt des "Briefkastens'1 des
Systemspeichers 31 wird vintersucht, um eine Startbe-
dingung zu erfassen.
Schritt i: Entsprechend dem Ergebnis der Untersuchung wird der Kaltstart der Haupt-CPU 26 freigegeben.
Schritt j: Die Arbeitsbereiche und die benötigten Teile der Haupt-CPU 26 werden initialisiert.
10
Schritt k: Es werden die notwendigen Tasks ausgeführt.
Schritt 1: Im "Briefkasten" des Systemspeichers 31 wird
ein Tasteneingabebefehl eingestellt. Notwendige Bedingungen für einen Warmstart (Betriebsneuaufnähme) der
Haupt-CPU 26 werden geschützt. Die notwendigen Bedingungen sind Adreßinformation, Registerinhalte und dgl.
Schritt m: Die Haupt-CPU 26 erzeugt ein Unterbrechungssignal
für die Unter-CPU 21.
Schritt n: In diesem Zustand befindet sich die Unter-CPU 21 im Wartezustand; sie wartet auf ein Unterbrechungssignal
von der Haupt-CPU 26. 25
Schritt o: Ansprechend auf das von der Haupt-CPU 26 kommende Unterbrechungssignal wird der Betrieb der CPU
21 unterbrochen.
Schritt p: Die Unter-CPU 26 bestimmt, welche Befehle in dem "Briefkasten " des Systemspeichers 31 gespeichert
sind.
Schritt q: Da angenommen wird, daß dieser Befehl für die Tasteneingabe gilt, werden Tasteneingabevorgänge
ermöglicht.
Schritt r: Es wird bestimmt, ob irgendeine der Tasten betätigt wird.
Schritt s: Wenn keine Tasteneingabevorgänge erfolgen, wird mit Port„=Q die Haupt-CPU 26 zurückgesetzt und mit
Port=0 wird die Spannungszufuhr zu der Haupt-CPU 26 abgeschaltet.
Schritt t: Bei Vorhandensein von Tasteneingaben erfolgt die Durchführung der die Schritte c und d umfassenden
Schritte (1), wonach die Haupt-CPU 26 mit Spannung versorgt wird.
Schritt u: Nach der Stabilisierung der Versorgungsspannung werden in dem "Briefkasten " des Systemspeichers
31 ein Code für den Warmstart (Betriebsneubeginn) und der diesbezügliche Tastencode eingestellt.
Es wird Schritt f zum Starten der Haupt-CPU 26 nochmals ausgewählt.
Schritt v:· Es erfolgt ein Warmstart der Haupt-CPU 26 entsprechend dem Inhalt des "Briefkastens.." .
Schritt w: Ansprechend auf die Tastencodes führt die Haupt-CPU 26 die notwendigen Schritte durch.
Die Unter-CPU 21 wird also derart betrieben, daß sie Tasks mit niedriger Geschwindigkeit abarbeitet, einschließlich
der Wartezustände, in denen auf Tasteneingabevorgänge gewartet wird. In einem solchen Fall überwacht
die Unter-CPU 21 bei geringer Energiezufuhr die
35' Tasteneingabevorgänge. Hierbei wird die durch eine große Leistungsaufnahme gekennzeichnete Haupt-CPU 26
nicht mit Spannung versorgt. Wenn Tasteneingabevorgänge
erfolgen, wird die Haupt-CPU 26 erregt, um die Tasteneingabebefehle
auszuführen.
5
5
Die Schritte (2) sind notwendig, die Haupt-CPU 26 weiter zubetreiben, ohne seitens der Unter-CPU 21 die
Schritte (1) auszuwählen. Diese Schritte (2) werden ausgewählt, wenn es nicht notwendig ist, die Haupt-CPU
26 abzuschalten, weil nämlich Tasteneingabevorgänge zu einer Zeit erfolgen, wenn die Haupt-Unterbrechungssignale
von der Haupt-CPU 26 an die Unterbrechungssteuerung 37 gegeben werden.
Es kann möglich sein, daß selbst dann, wenn die Haupt-CPU
26 nicht mit Spannung versorgt wird, die Haupt-CPU 26 in Betrieb genommen wird, indem in die Unterbrechungssteuerung
37 externe Unterbrechungssignale eingegeben werden. Darüber hinaus wird die Haupt-CPU 26 betrieben,
während die Unter-CPU 21 einige Tasks ausführt.
Auch wenn also die Spannungszufuhr zu der CPU 26 verhindert werden kann, so erhält man dennoch ein System
hoher Leistungsfähigkeit, welches einem System ähnelt, in welchem die CPU 26 dauernd mit Spannung gespeist
wird.
Claims (6)
- KMMlI-KlJ \Ki;i; >(.ΗΜΓΓ[=Μ3>«ιλ.:ΜΙΙ?>· Μ :. : I1VIΙΛΊ \\W\l\ ■ <■: ι·u.Z.: K 20221S/8ma 31. März 1983SHARP KABUSHIKI KAISHA 22-22 Nagaike-cho,
Abeno-ku, Osaka 545,
JAPANSteuerung für Multiprozessor-System?_JL ^.^ JL-1L-? 13 SprücheMJ Steuerung für ein Multiprozessor-System, dadurch gekennzeichnet, daß eine steuernde Prozessor-Vorrichtung (1) kontinuierlich von einer ersten Spannungsquelle gespeist wird, daß eine gesteuerte Prozessoranordnung (2) normalerweise von einer zweiten Spannungsquelle getrennt ist, und daß die steuernde Prozessoranordnung derart betreibbar ist, daß sie die gesteuerte Prozessoranordnung luit der zweiten Spannungsquelle verbindet, um den Betrieb der gesteuerten Prozessoranordnung in Gang zu setzen. - 2. System nach Anspruch 1, dadurch gekennzeichnet, daß die steuernde Prozessoranordnung (1) eine niedrige Arbeitsgeschwindigkeit aufweist, während die gesteuerte Prozessoranordnung eine hohe Arbeitsgeschwindigkeit aufweist.
- 3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die steuernde Prozessoranordnung eine geringe Leistungsaufnahme aufweist, während die gesteuerte Prozessoranordnung eine große Leistungsaufnahrae aufweist,
- 4. System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Speichereinrichtung (12) vor-,Q gesehen ist, die die von der gesteuerten Prozessorvorrichtung an die steuernde Prozessorvorrichtung gegebene Information schützt, wenn die Speisung der gesteuerten
Prozessorvorrichtung mit Spannung verhindert wird.,[- - 5. System nach einem der /Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Unterbrechungsschaltung (37)
vorgesehen ist, die den Betrieb entweder der steuernden Prozessorvorrichtung oder der gesteuerten Prozessorvorrichtung unterbricht. - 6. System nach einem der Ansprüche 1 bis 5, dadurchgekennzeichnet, daß eine Busauswahlschaltung vorgesehen ist, die festlegt, ob der Bus in der steuernden Prozessorvorrichtung oder in der gesteuerten Prozessorvor-2g richtung arbeitet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58010185A JPS59135569A (ja) | 1983-01-24 | 1983-01-24 | マルチプロセツサの制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3311880A1 true DE3311880A1 (de) | 1984-07-26 |
DE3311880C2 DE3311880C2 (de) | 1988-11-24 |
Family
ID=11743224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833311880 Granted DE3311880A1 (de) | 1983-01-24 | 1983-03-31 | Steuerung fuer multiprozessor-system |
Country Status (4)
Country | Link |
---|---|
US (1) | US4870570A (de) |
JP (1) | JPS59135569A (de) |
DE (1) | DE3311880A1 (de) |
GB (1) | GB2134676B (de) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6379998B1 (en) | 1986-03-12 | 2002-04-30 | Hitachi, Ltd. | Semiconductor device and method for fabricating the same |
DE3786583T2 (de) * | 1986-03-12 | 1993-12-02 | Hitachi Ltd | Prozessor. |
US5297260A (en) * | 1986-03-12 | 1994-03-22 | Hitachi, Ltd. | Processor having a plurality of CPUS with one CPU being normally connected to common bus |
US5212797A (en) * | 1988-02-24 | 1993-05-18 | Fuji Photo Film Co., Ltd. | Multiple CPU system including automatic power supply restoration following instantaneous shutdown |
US5142684A (en) * | 1989-06-23 | 1992-08-25 | Hand Held Products, Inc. | Power conservation in microprocessor controlled devices |
CA2063413C (en) * | 1989-06-30 | 2000-08-15 | Leroy D. Harper | Computer power management system |
US6158012A (en) * | 1989-10-30 | 2000-12-05 | Texas Instruments Incorporated | Real-time power conservation and thermal management for computers |
US5218704A (en) | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
US6839855B2 (en) | 1990-03-23 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
DE69123770T2 (de) | 1990-03-23 | 1997-06-19 | Matsushita Electric Ind Co Ltd | Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch |
JP2762670B2 (ja) * | 1990-03-30 | 1998-06-04 | 松下電器産業株式会社 | データ処理装置 |
US5220671A (en) * | 1990-08-13 | 1993-06-15 | Matsushita Electric Industrial Co., Ltd. | Low-power consuming information processing apparatus |
US5239652A (en) * | 1991-02-04 | 1993-08-24 | Apple Computer, Inc. | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive |
US5390350A (en) * | 1991-04-22 | 1995-02-14 | Western Digital Corporation | Integrated circuit chip core logic system controller with power saving features for a microcomputer system |
US5303171A (en) * | 1992-04-03 | 1994-04-12 | Zenith Data Systems Corporation | System suspend on lid close and system resume on lid open |
US5394527A (en) * | 1991-05-17 | 1995-02-28 | Zenith Data Systems Corporation | Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability |
US5652890A (en) * | 1991-05-17 | 1997-07-29 | Vantus Technologies, Inc. | Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode |
EP1413946A3 (de) * | 1991-05-17 | 2005-12-21 | Packard Bell NEC, Inc. | Rechnersystem mit leistungssparender Steuerschaltung |
US5446904A (en) | 1991-05-17 | 1995-08-29 | Zenith Data Systems Corporation | Suspend/resume capability for a protected mode microprocessor |
US5317751A (en) * | 1992-03-18 | 1994-05-31 | Aeg Westinghouse Transportation Systems, Inc. | Method and apparatus for placing a trainline monitor system in a layup mode |
US6193422B1 (en) | 1992-04-03 | 2001-02-27 | Nec Corporation | Implementation of idle mode in a suspend/resume microprocessor system |
US5493683A (en) * | 1992-12-29 | 1996-02-20 | Intel Corporation | Register for identifying processor characteristics |
CN1047246C (zh) * | 1993-02-20 | 1999-12-08 | 宏碁电脑股份有限公司 | 利用单处理器芯片升级的多处理器系统 |
US5623677A (en) * | 1994-05-13 | 1997-04-22 | Apple Computer, Inc. | Apparatus and method for reducing power consumption in a computer system |
US5703790A (en) * | 1996-02-27 | 1997-12-30 | Hughes Electronics | Series connection of multiple digital devices to a single power source |
JPH09269854A (ja) * | 1996-04-02 | 1997-10-14 | United Microelectron Corp | 中央処理装置のための電力節減装置 |
US20030057248A1 (en) * | 1999-09-10 | 2003-03-27 | Bruins Roger C. | Automatic washer feeder for automatic nailer |
US6345363B1 (en) | 1998-06-23 | 2002-02-05 | National Semiconductor Corporation | Microprocessor core power reduction by not reloading existing operands |
WO2002039242A1 (en) * | 2000-10-31 | 2002-05-16 | Millennial Net, Inc. | Networked processing system with optimized power efficiency |
AU2003236890A1 (en) * | 2002-05-28 | 2003-12-12 | Sendo International Limited | Dual-processor based system and method of waking up components therein |
JP4773693B2 (ja) * | 2004-06-07 | 2011-09-14 | キヤノン株式会社 | メモリ制御システム |
US7797564B2 (en) * | 2005-05-24 | 2010-09-14 | International Business Machines Corporation | Method, apparatus, and computer program product for dynamically modifying operating parameters of the system based on the current usage of a processor core's specialized processing units |
TW200735846A (en) * | 2006-03-31 | 2007-10-01 | Micro Star Intl Co Ltd | Data process electronic device with dual CPU |
WO2008009368A1 (en) * | 2006-07-21 | 2008-01-24 | Sony Service Centre (Europe) N.V. | System and method of prioritising tasks |
US7676683B2 (en) * | 2006-08-24 | 2010-03-09 | Sony Computer Entertainment Inc. | Method and system for rebooting a processor in a multi-processor system |
CN113075991B (zh) * | 2021-04-01 | 2023-08-29 | 深圳市研强物联技术有限公司 | 一种基于双处理器系统中电源和开关机的控制电路及方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4204249A (en) * | 1976-06-30 | 1980-05-20 | International Business Machines Corporation | Data processing system power control |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3517171A (en) * | 1967-10-30 | 1970-06-23 | Nasa | Self-testing and repairing computer |
JPS52119137A (en) * | 1976-03-31 | 1977-10-06 | Mitsubishi Electric Corp | Multi-processor system |
JPS5461584A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Iruma Denshi Kk | Thermistor thermometer |
US4162526A (en) * | 1978-03-16 | 1979-07-24 | International Business Machines Corporation | Failsafe primary power control apparatus for systems using computer controlled power sequencing |
JPS564854A (en) * | 1979-06-22 | 1981-01-19 | Fanuc Ltd | Control system for plural microprocessors |
JPS57168367A (en) * | 1981-04-09 | 1982-10-16 | Ricoh Co Ltd | Handshake method of master central processing unit and slave central processing unit |
-
1983
- 1983-01-24 JP JP58010185A patent/JPS59135569A/ja active Pending
- 1983-03-29 US US06/480,064 patent/US4870570A/en not_active Expired - Lifetime
- 1983-03-30 GB GB08308738A patent/GB2134676B/en not_active Expired
- 1983-03-31 DE DE19833311880 patent/DE3311880A1/de active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4204249A (en) * | 1976-06-30 | 1980-05-20 | International Business Machines Corporation | Data processing system power control |
Also Published As
Publication number | Publication date |
---|---|
JPS59135569A (ja) | 1984-08-03 |
GB2134676A (en) | 1984-08-15 |
DE3311880C2 (de) | 1988-11-24 |
US4870570A (en) | 1989-09-26 |
GB2134676B (en) | 1987-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3311880A1 (de) | Steuerung fuer multiprozessor-system | |
DE69432514T2 (de) | Leistungssteuerung in einem Computersystem | |
DE3685876T2 (de) | Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher. | |
DE69130554T2 (de) | Registerschaltung zum Kopieren des Inhalts eines Registers in ein anderes Register | |
DE69329364T2 (de) | Zentralprozessoreinheit mit verminderter Leistungsaufnahme | |
DE2755897C2 (de) | ||
DE3751164T2 (de) | Datenprozessor mit verschiedenen Unterbrechungsverarbeitungsarten. | |
EP0952520B1 (de) | Vorrichtung zur fehlertoleranten Ausführung von Programmen | |
DE69530157T2 (de) | Datenverarbeitungssystem mit Batterieentladung-Betrieb | |
DE60009218T2 (de) | Verwaltung der Energieaufnahme für ein Multimediasystem in einem Kraftfahrzeug | |
DE69718511T2 (de) | System zur erleichterung von datenein-/ausgang zwischen usb-eingabegerät und nicht-ubs-erkenntnisanwendung | |
DE69231500T2 (de) | Ein-Chip-Mikrorechner | |
DE4228756C2 (de) | Unterbrechungseinrichtung für ein Mikroprozessorsystem | |
DE69828074T2 (de) | Direkt-speicherzugriff / transaktionen auf ein bus mit niedriger pinanzahl | |
DE69604301T2 (de) | Ein/ausgabeteil einer halbleiterschaltung mit separater abschaltmöglichkeit | |
DE2907181A1 (de) | Befehlssatz-modifizierregister fuer einen datenprozessor | |
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE1524209A1 (de) | Leitwerk fuer eine Rechenanlage | |
DE8803316U1 (de) | Digitalrechner mit steckbarer Erweiterungskarte | |
DE19812270B4 (de) | Signalleitungstreiber und diesen verwendendes Halbleiterspeicherbauelement | |
DE2523372B2 (de) | Eingabe-ZAusgabe-Anschlußsteuereinrichtung | |
DE69423077T2 (de) | Steuerungsvorrichtungen für nichtflüchtige Speicheranordnungen | |
DE2908691A1 (de) | Digitalrechner | |
DE2019444A1 (de) | Datenverarbeitungsanlage | |
DE2533737A1 (de) | Datenprozessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |