DE3243307C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Mesastruktur-Halbleiter-Bauelementen bzw. -Bauelementan­ ordnungen mit den Merkmalen des Oberbegriffes von Patentan­ spruch 1.

Ein Verfahren dieser Art ist aus der deutschen Offenlegungsschrift 28 39 043 bekannt. Dabei werden auf einen Halbleiterkörper, aus dem später die Mesastruktur-Halbleiter-Schaltungselemente oder - Schaltungselementgruppen gebildet werden, eine thermisch und elektrisch leitfähige Trägermaterialschicht einer bestimmten Stärke und danach eine weitere thermisch und elektrisch leitfähige Trägermaterialschicht in einer zweiten, größeren Stärke abgelagert, welche es erlaubt, den gesamten Konstruktionsverband während der weiteren Verfahrensschritte sicher zu handhaben und welcher an den fertigen Bauelementen oder Bauelementanordnungen die Funktion einer Wärmesenke er­ füllt.

Nach Abtrennung der einzelnen Dioden wird die dicke aufplat­ tierte Wärmesenke mit einer sockelförmigen Wärmesenke verbun­ den. Wenn das Material der sockelförmigen Wärmesenke eine höhere Wärmeleitfähigkeit besitzt als der Werkstoff der dicken aufplattierten Wärmesenkenschicht in Gestalt der erwähnten weiteren Trägermaterialschicht, welche Teil der Diode in Mesastruktur bildet, so ist es wünschenswert, die Dicke der aufplattierten Wärmesenke minimal zu halten, um den Wärmewiderstand für den Wärmestrom der Diode minimal zu halten. Man muß jedoch im allgemeinen die aufplattierte Wär­ mesenke in größerer Dicke vorsehen, um eine bauliche Festig­ keit der Scheibe oder Tafel sicherzustellen, nachdem die Diodenkonstruktionen die Mesastruktur erreicht haben. Der Grund hierfür ist, daß entsprechend dem Aufbau nach Mesa­ struktur das Täfelchen für die Diode in Mesastruktur nur durch die goldplattierte Wärmesenke gehalten ist und weitere photolithographische Verfahrensschritte und Bearbeitungs­ schritte im Zusammenhang mit der Mesastruktur noch erforder­ lich sind. Wenn daher die Wärmesenke zu dünn ist, so kann sich die Struktur, welche die Mesa-Dioden trägt, durchbiegen, abbiegen oder sich verwerfen, so daß es schwierig wird, das betreffende Zwischenprodukt während weiterer photolithogra­ phischer Verfahrensschritte und Bearbeitungsschritte zu handhaben und sich eine niedrigere Ausbeute von verwertbaren Baueinheiten erzielen läßt.

Aus der US-Patentschrift 40 80 722 ist es weiter bekannt, nach der Herstellung von Mesastruktur-Halbleiter-Bauelementen auf einer thermisch und elektrisch leitfähigen Material­ schicht bestimmter Stärke unter Einsatz von Photolithographie­ prozessen jeweils mit den einzelnen Bauelementen fluchtende Kupfer-Wärmesenken an die Anschlüsse oder Anschlußbereiche der Bauelemente aufzuplattieren. Die dabei erforderliche Her­ stellung von Golddrahtverbindungen zu den freiliegenden An­ schlußbereichen der Mesastruktur-Bauelemente ist arbeitsauf­ wendig, teuer und kompliziert.

Die US-Patentschrift 39 32 226 zeigt und beschreibt die Her­ stellung von Anschluß und Verbindungsleitern zu Mesastruk­ tur-Halbleiter-Bauelementanordnungen unter Verwendung von Lithographieprozessen, wobei die einzelnen Mesastrukturen- Halbleiter-Bauelemente stets mit einer Trägermaterialschicht aus elektrisch und thermisch leitfähigen Material in be­ trächtlicher Stärke in Verbindung bleiben, so daß eine mini­ male Dicke dieser Trägermaterialschicht bei dem aus der US- Patentschrift 39 32 226 bekannten Verfahren nicht verwirk­ licht werden kann.

Durch die Erfindung soll die Aufgabe gelöst werden, ein Ver­ fahren mit den Merkmalen des Oberbegriffes von Patentanspruch 1 so auszugestalten, daß eine geringe Stärke einer elektrisch leitenden und Wärme ableitenden Trägerschicht der Mesastruk­ tur-Halbleiter-Bauelemente vorgesehen werden kann, ohne daß hierdurch erhöhte Schwierigkeiten bei der Handhabung und Kontaktierung der Bauelemente oder Bauelementgruppen auftre­ ten.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale von Patentanspruch 1 gelöst.

Vorteilhafte Ausgestaltungen des hier angegebenen Verfahrens bilden Gegenstand der dem Anspruch 1 nachgeordneten Patentan­ sprüche.

Nachfolgend werden Ausführungsbeispiele unter Bezugnahme auf die Zeichnung näher erläutert. Es stellen dar

Fig. 1 bis 4 aufeinanderfolgend zu betrachtende schema­ tische perspektivische Teilansichten von Querschnitten durch hier interessierende Bauelemente zur Erläuterung der verschie­ denen Verfahrensschritte beim Aufbau einer einzigen Diode in Mesastruktur mit einer dünnen Wärmesenkenschicht;

Fig. 5A einen Querschnitt durch ein Halbleiter­ täfelchen mit Dioden in Mesastruktur und mit einer dünnen Wärmesenkenschicht zur Erläuterung der Vorgänge beim Abteilen einzelner Dioden aus der Anordnung nach den Fig. 1 bis 4,

Fig. 5B eine Aufsicht auf die Anordnung gemäß Fig. 5A entsprechend der in dieser Zeich­ nungsfigur angedeuteten Blickrichtung 5B-5B zur Darstellung eines Photoresistmusters, welches in Verbindung mit dem Aufteilungs­ vorgang verwendet wird,

Fig. 5C einen Schnitt durch eine einzelne Diode in Mesastruktur und mit dünner Wärme­ senkenschicht gemäß dem vorliegend ange­ gebenen Konstruktionsprinzip,

Fig. 6 bis 8 eine Reihe von perspektivischen Teilan­ sichten mit bestimmten Ausschnitten zur Erläuterung der Verfahrensschritte beim Aufbau einer Mehrfachanordnung von Dioden in Mesastruktur mit einer dünnen Wärme­ senkenschicht und mit Flachanschlußleitern,

Fig. 9 eine perspektivische Darstellung einer nach den Fig. 6 bis 8 hergestellten Mehr­ fachdiodenanordnung in Mesastruktur mit dünner Wärmesenkenschicht und Flach­ anschlußleitern,

Fig. 10 eine teilweise ausgeschnitten darge­ stellte perspektivische Ansicht der Diodenanordnung gemäß Fig. 7 mit einer ersten Photoresistschicht, welche zur Herstellung der Verbindungsleitermuster dient,

Fig. 11 bis 13 eine Reihe von Querschnittsansichten zur Erläuterung der Maßnahmen zur Herstellung des Verbindungsleitermusters,

Fig. 14 und 15 eine Reihe von perspektivischen, teilweise ausgeschnitten wiedergegebenen Teilansich­ ten zur Erläuterung der Verfahrensschritte zur Herstellung einer obenliegenden Ver­ bindungsebene auf einem Täfelchen im Zu­ stand der Herstellung gemäß Fig. 13,

Fig. 15A eine perspektivische Ansicht einer Anord­ nung aus mehreren Dioden, welche durch ein darüber gelagertes Verbindungselement ent­ sprechend dem hier angegebenen Konstruk­ tionsprinzip zusammengeschlossen sind,

Fig. 16 und 17 zwei nacheinander zu betrachtende perspek­ tivische, teilweise ausgeschnitten wieder­ gegebene Teilansichten zur Erläuterung der Herstellungsschritte der Anschlußleiter für eine einzelne Diode in Mesastruktur unter Beachtung der vorliegend angegebenen Prinzipien,

Fig. 17A eine perspektivische Ansicht einer Diode der hier vorgeschlagenen Art mit zugehö­ rigen Flachanschlußleitern,

Fig. 18 eine Aufsicht auf die ineinandergreifen­ de Flachanschlußleiteranordnung,

Fig. 19 einen Querschnitt durch eine einzelne Diode in Mesastruktur mit einer dünnen Wärmesen­ kenschicht und Flachanschlußleitern in einem keramischen Gehäuse und

Fig. 20 einen Schnitt durch eine Multimesa-Dioden­ anordnung mit einer dünnen Wärmesenken­ schicht und einer darüber gelagerten Leiter­ schicht zum Anschluß der Dioden innerhalb eines keramischen Gehäuses.

Der Aufbau eines Halbleiter-Bauelementes mit einer dünnen Wärme­ senkenschicht entsprechend den hier angegebenen Konstruktionsge­ danken sei nachfolgend in Verbindung mit der perspektivischen Schnittdarstellung nach den Fig. 1 bis 4 beschrieben. Zunächst sei Fig. 1 näher betrachtet. Ein mit 25 bezeichnetes Substrat, vorliegend aus leitfähigem Galliumarsenid (GaAs), enthält eine aktive Schicht 24 aus epitaktisch aufgewachsenem Galliumarsenid- Halbleitermaterial. Die aktive Schicht 24 kann vielerlei Profile der Dotierungskonzentration aufweisen, je nachdem, für welche Zwecke die betreffende Diode verwendet werden soll. Beispielsweise kann ein Profil der Dotierungskonzentration gewählt werden, wie dies in der US-Patentschrift 41 60 992, die der deutschen Offenlegungsschrift 28 39 043 entspricht, beschrieben ist. Eine erste Metallschicht 26, vorliegend aus Platin, wird auf die aktive Schicht 24 in einer Dicke im Bereich von 10 nm bis 20 nm aufge­ sputtert. Eine zweite Metallschicht 28, vorliegend aus Titan, wird dann über die Platinschicht 26 in einer Stärke von 100 nm bis 200 nm durch Sputtern aufgelegt. Titan ist hier das bevorzugte Material, doch können als Werkstoffe zur Herstellung der Schicht 28 auch Wolfram, Hafnium oder andere hochtemperatur­ feste Metalle dienen. Auf die Schicht 28 wird eine 100 nm bis 200 nm dicke Schicht 29 aus hochleitfähigem Gold aufge­ dampft, welche den unteren Kontakt des Dioden-Bauelementes bildet. Anschließend wird eine thermisch und elektrisch leit­ fähige Wärmesenkenschicht 30, im vorliegenden Falle aus Gold, in einer Stärke von 1 bis 2 Mikron auf die aufgedampfte Gold­ schicht 29 aufplattiert. Sodann wird eine Schicht 31 aus Photo­ resistmaterial in der dargestellten Weise auf der aufplattier­ ten Goldschicht 30 abgelagert.

Es sei nun Fig. 2 zur Erläuterung herangezogen. Die Photo­ resistschicht 31 wird maskiert, entwickelt und chemisch in bestimmten Bereichen abgeätzt, wobei allgemein bekannte Photo­ resisttechniken zum Einsatz kommen, um Bereiche 32 des Photo­ resistmaterials zurückzulassen, die sich über bestimmten Be­ reichen der aufplattierten, aus Gold bestehenden Wärmesenken­ schicht 30 befinden, wie aus der Zeichnung zu erkennen ist.

Betrachtet man jetzt Fig. 3, so ist zu ersehen, daß eine Trä­ gerschicht 36 durch Plattierung der unmaskierten Bereiche der dünnen Wärmesenkenschicht 30 mit Gold bis zu einer Schichtdicke von 10 Mikron geschaffen wird. Die Bereiche 32 (Fig. 2) der Photoresistschicht 31 werden entfernt, so daß man eine mit Öffnungen versehene Trägerschicht 36 erhält. Es sei darauf hin­ gewiesen, daß die Wärmesenkenschicht 30 ihre ursprüngliche Dicke behält, daß aber die Trägerschicht 36 so dick gemacht ist, daß eine bauliche Widerstandsfähigkeit für die Dioden zur Verfügung steht, die in dem Täfelchen oder dem Chip 21 in der nachfolgend zu beschreibenden Weise erzeugt werden. Es sei hier lediglich bemerkt, daß in der Trägerschicht 36 eine Anzahl von Öffnungen 34 gebildet wird, welche sich in denjenigen Bereichen befinden, an denen zuvor in der aus Fig. 2 ersichtlichen Weise das Photore­ sistmuster 32 vorgesehen war. Die genannten Öffnungen 34 bestimmen die Bereiche, in denen die dünne aufplattierte Wärme­ senkenschicht 30 freiliegt.

Gemäß Fig. 4 wird das Substrat 25 auf eine bestimmte Dicke abgetragen und eine Anzahl von oberen Kontakten 22 wird auf der Oberseite des auf bestimmte Dicke gebrachten Substrates 25 gebildet. Eine Anzahl von Dioden 20 in Mesastruktur wird aus dem Material der Substratschicht 25 und der aktiven Schicht 24 zwischen den oberen Kontakten 22 und der Platinschicht 26 her­ gestellt, wie aus der Zeichnung zu ersehen ist. Die genannte Anzahl von oberen Kontakten 22 erhält man in der Weise, daß zunächst eine Photoresistschicht (nicht dargestellt) auf der Substratschicht 25 nach Verringerung von deren Dicke abgelagert wird. Die Photoresistschicht wird maskiert, entwickelt und che­ misch an bestimmten Stellen weggeätzt, wobei wiederum an sich bekannte Photoresisttechniken zum Einsatz kommen, derart, daß eine Anzahl von vorliegend kreisförmigen Öffnungen in der er­ wähnten, nicht dargestellten Photoresistschicht entsteht. Jede kreisförmige Öffnung (nicht dargestellt) ist genau auf eine jeweils zugehörige der genannten Anzahl von Öffnungen 34 in der dicken aufplattierten Trägerschicht 36 aus Gold ausgerich­ tet. Die kreisförmigen Öffnungen (nicht dargestellt) werden dann durch Plattierung mit Gold aufgefüllt, so daß die zuvor erwähnten oberen Kontakte 22 entstehen. Die Ausrichtung der oberen Kontakte 22 auf die Öffnungen 34 wird durch einen Vorder­ seiten-/Rückseiten-Ausrichtungsvorgang der zur Herstellung der oberen Kontakte dienenden Maske (nicht dargestellt) erreicht, so daß sich das Photoresistmuster für die im Querschnitt kreis­ scheibenförmigen oberen Kontakte 22 aus Gold einstellt. Ein Ausrichtungsvorgang dieser Art ist in der US-Patentschrift 41 60 992 beschrieben. Die erwähnte Zahl von Dioden 20 in Mesa­ struktur werden zwischen den oberen Kontakten 22 und der Platin­ schicht 26 erzeugt. Die Dioden 20 in Mesastruktur erhält man in der Weise, daß in an sich bekannter Weise eine Photoresist­ schicht in vorbestimmter Anordnung auf der in der Stärke herab­ gesetzten Substratschicht 25 gebildet wird. Die Ausrichtung der zur Erzeugung der Mesastruktur erforderlichen Maske bei der Her­ stellung der Dioden 20 geschieht durch den in der US-Patent­ schrift 41 60 992 beschriebenen Vorderseiten-/Rückseiten-Aus­ richtungsvorgang. Nach Ausrichtung der Maske werden die Dioden 20 in Mesastruktur dadurch hergestellt, daß Teile der auf geringere Stärke gebrachten Substratschicht 25 und der aktiven Schicht 24 zwischen der Ebene der oberen Kontakte 22 und der Platinschicht 26 in der aus der Zeichnung ersicht­ lichen Weise weggeätzt werden. Somit ergibt sich eine Mehrzahl von Dioden 20 in Mesastruktur aus der in der Stärke vermin­ derten Substratschicht 25 und der aktiven Schicht 24, wobei die Dioden durch die Trägerschicht 36 abgestützt sind.

Die Fig. 5A und 5B lassen erkennen, daß bei der weiteren Herstellung der Chip oder das Täfelchen 21 mit der darauf gebilde­ ten Anzahl von Dioden 20 in Mesastruktur unter Verwendung eines nicht reagierenden Wachses 44 auf einem Halter oder Träger 40 befestigt wird, wobei das Wachs den Zwischenraum zwischen den Dioden 20 in Mesastruktur und den Goldkontakten 22 in der dar­ gestellten Weise ausfüllt. Der Chip 21 mit den durch das Wachs geschützten Dioden 20 in Mesastruktur wird gegen die Oberseite des Halters 40 angedrückt. Eine Photoresistschicht wird auf der aufplattierten Trägerschicht 36 des Chip 21 abgelagert. Eine nicht dargestellte Trennmaske wird auf der aufplattierten Träger­ schicht 36 des Chip 21 erzeugt, wobei wiederum an sich bekannte Photoresisttechniken zum Einsatz kommen und ein Abteilmuster oder Trennmuster 38 aus Photoresistmaterial entsteht. Die Öff­ nungen 34 in der dicken aufplattierten Trägerschicht 36 ermög­ lichen die Ausrichtung der Trennmaske. Die Dioden 20 werden von dem Chip 21 innerhalb von Bereichen 39 abgetrennt, welche in der Trennmaske 38 aus Photoresistmaterial vorgesehen sind. Das Chip 21 wird dann beispielsweise in ein Sprühätzsystem eingebracht, wie es etwa in der US-Patentschrift 41 60 992 be­ schrieben ist. Das Sprühätzsystem (nicht dargestellt) liefert ein Ätzmittel, welches sich vollständig durch die freiliegenden Bereiche 39 der Schichten 30, 29, 28 und 26 hindurchätzt, um die einzelnen Dioden von der dicken Trägerschicht 36 abzutrennen. Nach dem Abteilen können die einzelnen Dioden, von denen eine in Fig. 5C gezeigt und mit 46 bezeichnet ist, gesammelt und in an sich bekannter Weise gereinigt werden.

In Fig. 6 ist ein Täfelchen oder Chip 121 dargestellt, das eine Mehrzahl von Gruppen von Dioden 42 in Mesastruktur auf­ weist, wobei jede Gruppe von Dioden 42 eine Gesamtfläche auf­ weist, die der wirksamen Fläche einer bestimmten äquivalenten einzelnen Mesadiode entspricht. Die Anzahl von Diodengruppen ist jeweils über eine entsprechende Anzahl von Öffnungen 34 gelegen, welche in der dargestellten Weise in der dicken auf­ plattierten Trägerschicht 36 erzeugt sind. Der Chip 121 ist entsprechend ausgebildet und aufgebaut, wie der Chip 21 nach Fig. 4, jedoch mit der Ausnahme, daß bei der Herstellung der Elemente in Mesastruktur eine Gruppenmaske (nicht dargestellt) verwendet wird, um in einer Photoresistschicht ein entsprechen­ des Muster zur Bildung der genannten Anzahl von Diodengruppen in Mesastruktur zu erzeugen. Auch diese nicht dargestellte Gruppenmaske erfährt eine Vorderseiten-/Rückseiten-Ausrichtung gemäß der US-Patentschrift 41 60 992. Die Anzahl von Gruppen von Dioden 42 in Mesastruktur werden gebildet, indem Bereiche oder Substratschicht 25 zwischen den oberen Kontakten 22 und der Platinschicht 26 chemisch abgeätzt werden, wie dies zuvor bereits beschrieben worden ist.

Nunmehr sei Fig. 7 betrachtet. Der Chip 121 wird in eine Sputterabtragungseinrichtung (nicht dargestellt) eingebracht und Teile der Platinschicht 26, welche nicht von den Dioden 20 abgedeckt sind, werden entfernt. Sodann wird durch chemische Ätzung mit einer 2%igen Flußsäurelösung (2% HF : H₂O) derjenige Teil der Schicht 28 entfernt, der nicht von den Dioden 20 abge­ deckt ist. Der Chip 121 hat dann einen Zustand erreicht, in dem die Platinschicht 26 und die Titanschicht 28 in allen Bereichen mit Ausnahme derjenigen Bereiche entfernt worden sind, welche Teil der einzelnen Dioden 20 in Mesastruktur innerhalb der Dioden­ gruppen 42 bilden, während die Goldschicht 29 auf der den Dioden zugekehrten Seite des Chips 21 freiliegt. Das Freilegen der Goldschicht auf der den Dioden zugewandten Seite des Chips 121 ergibt besondere Vorteile bei der Abteilung, wie in Verbin­ dung mit den Fig. 8 und 9 näher beschrieben wird. Aus den Fig. 8 und 9 ist zu ersehen, daß Beamleads oder Flachan­ schlußleiter 48 mit den Mesastruktur aufweisenden Diodengruppen 42 verbunden werden, wobei auf die Gründe für diese Ausbildung der Anschlüsse in Verbindung mit den Fig. 16 und 17 weiter unten näher eingegangen werden soll. Es sei hier jedoch bemerkt, daß die dicke aufplattierte Trägerschicht 36 zur Abstützung der einzelnen Dioden 20 in Mesastruktur in diesem Verfahrenszustand dient, während die befestigten goldplattierten Flachanschluß­ leiter 48 eine Abstützung für die einzelnen Dioden 20 in Mesa­ struktur während und nach dem Abteilungsvorgang gewährleisten. Wie aus Fig. 8 zu ersehen, liegt Gold an der Oberseite des Chips 121 frei. Eine Wachsschicht 45 befindet sich auf der Unterseite des Chips 121 und füllt vollständig die Öffnungen 34 der aufplattierten, aus Gold bestehenden Trägerschicht 36 aus. Der Chip 121 und die Wachsschicht 45 werden durch eine Halterung 41 abgestützt. Nachdem Gold auf beiden Seiten des Chip 121 frei­ liegt, wird vorliegend eine Goldätzlösung verwendet, um von der die Dioden in Mesastruktur tragenden Seite des Chip die Ätzung vorzunehmen, während die aufplattierte Wärmesenkenschicht nach abwärts weist. Beispielsweise wird der Chip 121 in ein gebräuch­ liches Emersionsbad aus Ätzmittel (nicht dargestellt) gebracht. Das Ätzmittel strömt auf der die Dioden tragenden Seite des Chip 121, befindet sich jedoch im wesentlichen unterhalb der oberen Enden der Multimesa-Diodengruppen 120, so daß das Ätzmittel die Flachanschlußleiter 48 nicht angreift. Bei dieser Technik werden die Dioden 20 in Mesastruktur selbst als ihre eigene Maske ver­ wendet, während die Abteilung oder Abtrennung vorgenommen wird. Nachdem die auf der Dioden tragenden Seite des Chip freiliegenden Goldschichten 29 und 30 im Bereich der Öffnungen 34 der dicken aufplattierten Gold-Trägerschicht 36 wesentlich dünner sind als die Goldschichten im Bereiche anderer freiliegender Goldober­ flächen, werden die über den Öffnungen 34 gelegenen Teile der Goldschichten 29 und 30 abgeätzt, bevor andere Goldschichten der Diodengruppe 42 in wesentlichem Maße angegriffen sind, so daß man schließlich die Gruppen von vorliegend vier Dioden innerhalb des Baulementes 120 erhält, wie aus Fig. 9 zu ersehen ist.

Der in Fig. 10 gezeigte und mit 121′ bezeichnete Chip kann auch gemäß einer anderen Ausführungsform des hier vorgeschla­ genen Prinzips behandelt werden. Der Chip 121′ gemäß Fig. 10 befindet sich in einem entsprechenden Bearbeitungszustand wie der Chip 121 nach Fig. 7, doch ist hier der Chip 121′ mit einer ersten dicken Photoresistschicht 60 versehen worden. Eine An­ zahl von Öffnungen 66 in Ausrichtung auf die oberen Kontakte 22 der Dioden in Mesastruktur werden in der Photoresistschicht 60 in solcher Weise ausgebildet, daß diese Öffnungen die oberen Kontakte 22 freilegen, wobei an sich bekannte Photoresisttech­ niken angewendet werden. Die Photoresistschicht 60 wird dann in eine Ebene mit den oberen Kontakten 22 gebracht, etwa durch gesteuerte Belichtung oder durch mechanisches Abtragen oder Läppen.

Gemäß Fig. 11 wird eine haftende Schicht 62, vorliegend aus Titan, in einer Stärke von annähernd 20 nm auf die Ober­ fläche des Täfelchens oder Chips 121′ aufgesputtert. Zur Her­ stellung der haftenden Schicht 62 eignen sich auch andere Werk­ stoffe, wie Molybdän, Nickel, Nickel-Chrom und ähnliche Metalle oder Metallsysteme. Eine leitfähige Schicht 64, beispielsweise in einer Stärke von 20 nm aus Gold wird auf die haftende Schicht 62 aus Titan aufgesputtert. Zur Bildung der leitfähigen Schicht 64 eigenen sich auch andere leitfähige Metalle, beispielsweise Platin, Silber und Kupfer. Eine bevorzugte Werkstoffkombination ist jedoch Titan und Gold, da durch diese Werkstoffkombination ein Kontaktsystem geschaffen wird, das praktisch legierungsfrei ist und keinen Adhäsionsverlust erleidet. Die haftende Schicht 62 wird gemäß Fig. 10 auch in den in der Photoresistschicht 60 vor­ handenen Öffnungen 66 durch Sputtern aufgetragen. Die haftende Schicht 62 bildet eine Kontaktschicht, welche die einzelnen Dioden 20 (Fig. 10) innerhalb jeder Diodengruppe 42 verbindet.

Aus Fig. 12 ist zu erkennen, daß der Chip 121′ mit einer zweiten Photoresistschicht 68 versehen wird. Die Photoresist­ schicht 68 wird maskiert, entwickelt und in bestimmten Bereichen abgeätzt, wobei an sich bekannte Photoresisttechniken eingesetzt werden, um ein Muster der Photoresistschicht 68 zu erhalten, das eine Anzahl im Durchmesser kleiner bemessener Öffnungen 67 frei­ läßt, die auf die oberen Kontakte 22 der Dioden ausgerichtet sind.

Betrachtet man nun Fig. 13, so sieht man, daß die erste Schicht 62 und zweite Schicht 64 selektiv von den oberen Kontakten 22 der einzelnen Dioden im Bereich der Öffnungen 67 der Photoresist­ schicht 68 entfernt werden. Auf diese Weise entsteht eine Anzahl von Öffnungen 69 in den Schichten 62 und 64. Ein kleiner Schicht­ anteil der ersten Schicht 62 und der zweiten Schicht 64 bleibt also nahe den Rändern der oberen Kontakte 22 der Dioden mit die­ sen Kontakten verbunden, nachdem die Öffnungen 69 im Durchmesser kleiner gewählt sind als die oberen Kontakte 22 der Dioden in Mesastruktur. In diesem Bearbeitungszustand kann der Chip 121′ entweder mit einer Anzahl von oberen Elektrodenkontakten, bei­ spielsweise zusammenschließenden Kontakten gemäß Fig. 15 ver­ sehen werden oder es kann eine Flachanschlußleiteranordnung ent­ sprechend Fig. 17 hergestellt werden. Die Wahl zwischen dem aus Gold hergestellten Leitermuster zum Zusammenschluß gemäß Fig. 15 oder der Beam-Lead-Anordnung gemäß Fig. 17 ist in erster Linie entsprechend der körperlichen Größe der Dioden in Mesastruktur zu treffen. Beispielsweise ist es unpraktisch, für im X-Band arbei­ tende Vierfachdiodenanordnungen in Mesastruktur, bei denen die Dioden im Verhältnis zu denjenigen, welche im Millimeterwellen­ längenbereich arbeiten, verhältnismäßig groß sind, Flachanschluß­ leiterkonstruktionen vorzusehen. Der Grund hierfür ist, daß auf einem vorhandenen Täfelchen aus halbisolierendem Material, bei­ spielsweise aus Galliumarsenid, welches vorliegend verwendet wird, verhältnismäßig wenige Flachanschlußleiterorgane für im X-Band arbeitende Dioden hergestellt werden können, nachdem die Länge der Flachanschlußleitung im Verhältnis zur Größe der einzelnen Dioden in Mesastruktur vergleichsweise groß ist. In diesem Falle wird eine aus Gold bestehende obere Leiterverbindung vorgesehen, um die Vierfachanordnung von im X-Band arbeitenden Dioden zusammenzu­ schließen und ein wirkungsvolleres Verbindungsschema zu ver­ wirklichen, so daß die Fläche des Chip 121′ besser ausgenützt wird. Für im Millimeter-Wellenlängenbereich arbeitende Vier­ fachanordnungen von Dioden in Mesastruktur mit verhältnismäßig kleinen Einzeldioden im Vergleich zu den im X-Band arbeitenden Dioden kann ein dichtes Muster von Flachanschlußleitern über den Dioden in Mesastruktur aufplattiert werden, so daß die Ver­ bindungskonstruktion für die Dioden erhalten wird. Die Herstel­ lung der Flachanschlußleiterdioden wird weiter unten in Verbin­ dung mit den Fig. 16 und 17 beschrieben.

Zunächst seien jedoch die Fig. 14 und 15 betrachtet, welche zur Verdeutlichung der Herstellung einer oberen Verbindung 70 (Fig. 15) zum Zusammenschluß der Dioden 20 in Mesastruktur zu einer Gruppe 42 von Dioden dienen. Zunächst sei auf Fig. 14 Bezug genommen. Der hier gezeigte Chip 121′ befindet sich in demselben Zustand seiner Bearbeitung wie in Fig. 13 gezeigt und ist mit einer Photoresistschicht 71 versehen. Die Photore­ sistschicht 71 wird auf der Schicht 64 abgelagert und maskiert, entwickelt und in bestimmten Bereichen abgeätzt, wobei in an sich bekannter Weise verfahren werden kann, so daß eine Anzahl von Durchbrüchen 72 erhalten wird.

Gemäß Fig. 15 wird dann eine die obere Verbindung bildende Gold­ schicht 70 in den über die Öffnungen 72 freiliegenden Bereichen in einer Stärke von beispielsweise 4 Mikron aufplattiert. Die oberen Leitungsverbindungen 70 schließen die Dioden 20 innerhalb jeder der erwähnten Anzahl von Diodengruppen 42 zusammen. Weiter bildet die obere Leitungsverbindung 70 eine gemeinsame Halterung für die Dioden 20 der Diodengruppe 42 nach dem Abtrennen oder Abteilen. Das Muster der oberen Leitungsverbindungen 70 kann in beliebiger gewünschter Stärke aufplattiert werden, doch liegt die Dicke vorzugsweise im Bereich von 4 Mikron bis 10 Mikron. Nach dem Aufplattieren werden dann die Titanschicht 62, die Gold­ schicht 64, die dicke Photoresistschicht 60 und das Photoresist­ muster 72 durch gebräuchliche Maßnahmen von dem Chip entfernt, so daß der Chip in der dargestellten Form zurückbleibt. Nachdem Gold auf beiden Seiten des Chip 121′ freiliegt, wird eine Gold- Ätzlösung vorliegend zum Durchätzen von derjenigen Seite des Chip 121′ zur Einwirkung gebracht, welche die Dioden in Mesa­ struktur trägt. Auch hier dient zum Abtrennen der einzelnen Bauelemente von dem Chip 121′ ein Emersionsätzverfahren, wie es im Zusammenhang mit Fig. 8 erwähnt worden ist. Die Vier­ fachanordnung von Dioden in Mesastruktur, welche durch die obere Verbindung 70 aus Gold miteinander verbunden und zusam­ mengeschlossen sind, bildet somit während des Abtrennvorgangs eine eigene Maske. Nachdem das Gold, welches im Bereich der Öffnungen 34 der dicken aufplattierten Trägerschicht 36 frei­ liegt, wesentlich dünner ist als in anderen freiliegenden Be­ reichen der Goldschicht, wird das Gold im Bereich der Öffnungen 34 durchgeätzt, bevor andere Bereiche der Goldschicht der Dioden­ gruppe 42 oder die obere Verbindung 70, welche ebenfalls aus Gold gefertigt ist, im wesentlichen Maße angegriffen werden, so daß man schließlich vier zusammengeschlossene Dioden in Mesa­ struktur erhält, wie dies in Gestalt des Bauelementes 50 in Fig. 15A beispielsweise dargestellt ist.

Die Herstellung von Dioden in Mesastruktur mit durch Plattierung erzeugten Beam-Lead-Anschlüssen oder Flachanschlußleitern 80 sei nun anhand der Fig. 16 und 17 näher beschrieben. Unter Bezug­ nahme auf Fig. 16 ist festzustellen, daß ein Abschnitt 21′ eines Chips sich im selben Herstellungszustand befindet wie das in Fig. 13 im Querschnitt gezeigte Bauteil. Es ist also eine Anzahl einzelner Dioden 20 in dem Chip gebildet. Der Chip 21′ wird nun mit einer zweiten Photoresistschicht 82 versehen. Diese Photore­ sistschicht 82 überlagert die zweite Schicht 64 und wird maskiert, entwickelt und in bestimmten Bereichen in an sich bekannter Weise abgeätzt, so daß man ein Muster 84 von Flachanschlußleitern aus­ bildet.

Gemäß Fig. 17 wird das Muster 84 von Flachanschlußleitern durch Plattieren mit den Dioden 20 verbunden und in Bereichen ausge­ bildet, welche von der Photoresistmaske 82 freigelassen sind.

Das Flachanschlußleitermuster kann in einer gewünschten Stärke aufplattiert werden, doch liegt diese Stärke vorzugsweise im Bereich von 4 Mikron bis 10 Mikron. Die Photoresistschicht 82, die Titanschicht 62, die Goldschicht 64 und die dicke Photo­ resistschicht 60 werden nun in an sich bekannter Weise entfernt, so daß die Dioden 20 in Mesastruktur mit den durch Plattierung gebildeten Flachanschlußleitern oder Beam-Lead-Anschlüssen 48 in der dargestellten Weise zurückbleiben. Nachdem Gold auf bei­ den Seiten des Chip 21 freiliegt, kann ein Gold-Ätz­ mittel zum Abätzen von der die Dioden tragenden Seite des Chip 21 her zur Einwirkung gebracht werden, wie dies zuvor bereits in Verbindung mit Fig. 8 ausgeführt wurde, um die Dioden in einzelne Elemente 52 abzutrennen, wobei ein Beispiel eines solchen Elementes 52 in Fig. 17A wiedergegeben ist.

Alternativ können die oberen Verbindungen 70 zum Zusammenschluß oder die Flachanschlußleiter 48 an den Dioden auch vorgesehen werden, nachdem der Chip in der im Zusammenhang mit Fig. 8 beschriebenen Weise aufgeteilt worden ist. In diesem Falle ist der aufgeteilte Chip immer noch durch den Halter 41 und die Wachsschicht 45 abgestützt und gehalten, welche die Öffnungen 34 der Trägerschicht 36 erfüllt, wie dies aus den Fig. 15 und 17 hervorgeht. Die Flachanschlußleitermuster oder die Muster der oberen Verbindungen zum Zusammenschluß mehrerer Dioden werden dann in der zuvor beschriebenen Weise hergestellt und die Dioden mit den aufplattierten Verbindungsleitern werden aus dem Wachs 45 entnommen. Dies ergibt eine Herstellungsmethode, bei welcher die Verbindungsleiter nicht dem Ätzmittel ausgesetzt werden, das bei dem Abtrennvorgang oder Abteilvorgang eingesetzt wird, da die Verbindungsleitermuster während des Abtrennens oder Abteilens des Chip noch nicht vorhanden sind.

Fig. 18 zeigt einen Ausschnitt einer dichtgepackten Anordnung 84 von Flachanschlußleitern, welche unmittelbar auf das gesamte Chip aufplattiert werden kann und einer großen Anzahl von Dioden in Mesastruktur zugeordnet ist. Dieses Muster kann zur Herstellung der Anschlüsse für einzelne Dioden in Mesastruktur oder zur Herstellung der Anschlüsse von Mehr­ fachanordnungen von Dioden in Mesastruktur eingesetzt werden.

Betrachtet man nochmals die Fig. 8 und 9, so ergibt sich, daß die Vierfachanordnung 120 von Dioden in Mesastruktur mit Flach­ anschlußleitern oder Beam-Lead-Anschlüssen mit durch Plattierung hergestellten Flachanschlüssen in derselben Weise gebildet wird wie die einzelne Diode 52 in Mesastruktur mit durch Plattierung gebildeten Flachanschlüssen, jedoch mit der Ausnahme, daß im erst­ genannten Fall eine Multimesa-Maske zur Erzeugung der einzelnen Dioden verwendet worden ist. Das Anschlußleitermuster gemäß Fig. 18 kann auch für die Erzeugung des Musters von Anschlußleitern eingesetzt werden, welches in der Photoresistschicht für die Multimesa-Diodenanordnung vorgegeben wird.

In Fig. 19 ist eine einzelne Diode 52 in Mesastruktur mit durch Plattieren gebildeten Flachanschlußleitern dargestellt, welche in ein Gehäuse 10 eingebracht ist. Das Gehäuse 10 enthält einen gebräuchlichen Halterungssockel 18, beispielsweise aus Kupfer, mit einem Schraubenschlitz 19′ zur Befestigung des Gehäuses. Der Halterungssockel 18 trägt ein Sockelteil 16, das vorliegend von einem mit Gold plattierten Diamanten gebildet ist. Die Dicke der Goldplattierung auf dem Diamantsockelteil 16 beträgt vorliegend 2 Mikron. Alternativ kann das Sockelteil 16 auch in den Halterungssockel 18 eingebet­ tet sein oder kann von dem Halterungssockel 18 selbst gebildet sein. Ein leitfähiger Ring 17, beispielsweise aus goldplattiertem Kupfer, wird von dem Halterungssockel 18 durch einen isolierenden Abstandshaltering 14 auf Abstand gehalten. Der isolierende Abstandshaltering 14 besteht beispielsweise aus Keramik, kann jedoch auch aus Quarz oder einem anderen geeigneten Isolationsmaterial gefertigt sein. Die aufplattierte Wärmesenken­ schicht der Diode 20 ist mit dem Sockelteil 16 durch eine unter erhöhtem Druck und erhöhter Temperatur hergestellte Verbindung zusammengehalten. Die Befestigung der Diode auf dem Sockelteil 16 führt dazu, daß die Flachanschlußleiter 48 nach aufwärts gebogen werden und sich in Richtung auf den Rand des leitfähigen Ringes 17 erstrecken. Ein Verbinden unter erhöhtem Druck und erhöhter Temperatur bewirkt den Anschluß jedes der Flachanschlußleiter an den leitfähigen Ring 17. Ein leitfähiger Deckel 19 wird nach­ folgend aufgesetzt und gewährt der Anordnung innerhalb des Gehäuses 10 weitere Abstützung. Der Deckel 19, vorliegend aus mit Gold plattiertem Kupfer, wird unter Anwendung erhöhter Tem­ peratur und erhöhten Druckes mit dem leitfähigen Ring 17 ver­ bunden oder verschweißt, wobei ein dichter Abschluß zwischen dem Ring 17 und dem Deckel 19 gebildet werden kann. Dieser Auf­ bau führt zu einen Gehäuse 10, in der eine Diode 20 mit abstehenden Flachanschlußleitern 48 gekapselt wird, wobei die Flachanschlußleiter die obere Elektrode bilden und unter An­ wendung von erhöhter Temperatur und erhöhtem Druck mit dem leit­ fähigen Ring 17 verbunden sind, ohne daß eine Verbindung eines Leiters an der Diode in Mesastruktur selbst gebildet werden muß. Die Diodenkapselung 10 führt zu einer niedrigeren parasitären Kapazität und Induktivität als andere Diodenkapselungen, wo­ durch die elektrischen Eigenschaften der betreffenden Diode verbessert werden.

Es sei nun noch Fig. 20 im einzelnen betrachtet. Hier ist eine Multimesa-Diodenanordnung 50 gezeigt, die über ein oberes Ver­ bindungsleiterelement zusammengeschlossen ist und in einem Gehäuse 90 untergebracht ist. Das Gehäuse 90 enthält einen gebräuchlichen Halterungssockel 18, beispielsweise aus Kupfer, mit einem Schraubenschlitz 19′, um das Gehäuse befestigen zu können. Der Halterungssockel 18 trägt wiederum ein Sockelteil 16, beispielsweise aus mit Gold plat­ tiertem Diamant. Alternativ kann das Sockelteil 16 auch in den Halterungssockel 18 eingebettet sein oder das Sockelteil 16 kann an dem Halterungssockel 18 gebildet sein. Ein leitfähiger Flansch 13, beispielsweise aus goldplattiertem Kupfer, wird von dem Halterungssockel 18 durch einen keramischen Isolations­ ring 14 auf Abstand gehalten. Der Isolationsring besteht bei­ spielsweise aus Keramik, kann jedoch auch aus Quarz oder einem anderen geeigneten Isolationswerkstoff hergestellt sein. Die durch Plat­ tierung gebildete Wärmesenkenschicht der Multimesa-Diodenanord­ nung 50 ist auf dem Sockelteil 16 durch Verbindung unter erhöhter Temperatur und erhöhtem Druck befestigt. Mit derselben Verbin­ dungstechnik wird ein Gold-Leiterband 15 mit dem leitfähigen Flansch 13 und mit dem oberen Verbindungsleiter 70 der Dioden­ anordnung verbunden. Ein leitfähiger Deckel 19 bildet wieder den Abschluß und erhöht die Festigkeit des gesamten Gehäuses. Der Deckel 19, beispielsweise aus goldplattiertem Kupfer, wird durch Anwendung erhöhter Temperatur und erhöhten Druckes mit dem leit­ fähigen Flansch 13 verbunden und es kann ein dichter Abschluß zwischen dem Flansch 13 und dem Deckel 19 vorgesehen sein.

Claims (3)

1. Verfahren zur Herstellung von Mesastruktur-Halbleiter- Bauelementen bzw. -Bauelementanordnungen, bei welchem eine thermisch und elektrisch leitfähige Trägermaterialschicht (30) auf einen Halbleiterkörper (24, 25) in bestimmter Stärke abgelagert wird, auf die abgelagerte, thermisch und elektrisch leitfähige Trägermaterialschicht (30) eine Schicht eines weiteren Trägermaterials (36) in einer zweiten vorbestimmten Stärke abgelagert wird, wonach eine Mehrzahl im Abstand voneinander gelegener Mesastruktur-Halbleiter- Schaltungselemente (20) oder Mesastruktur-Halbleiter- Schaltungselementgruppen (42) in dem Halbleiterkörper (24, 25) gebildet werden, die am Fertigungsende jeweils von dem Schichtenverband einzeln oder in Gruppen abgetrennt werden, dadurch gekennzeichnet, daß die Ablagerung der Schicht des weiteren Trägermaterials (36) unter Verwendung eines Photo­ lithographieprozesses so erfolgt, daß in ihr eine Mehrzahl von Öffnungen (34) gebildet wird, daß die Mesastruktur- Halbleiter-Schaltungselemente (20) oder -Schaltungselement­ gruppen (42) in denjenigen Bereichen des Halbleiterkörpers (24, 25) gebildet werden, die mit den Öffnungen (34) der Schicht des weiteren Trägermaterials (36) fluchten und daß die Abtrennung der Mesastruktur-Halbleiter-Schaltungsele­ mente (20) oder -Schaltungselementgruppen (42) im Bereich der Öffnungen (34) der Schicht des weiteren Trägermaterials (36) erfolgt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Abtrennen der Mesastruktur-Halbleiter-Schaltungs­ elemente (20) oder -Schaltungselementgruppen (42) am Fer­ tigungsende auf einer die Halbleiter-Schaltungselemente oder -Schaltungselementgruppen enthaltenden Maskierungsma­ terialschicht (60), in der in fluchtender Stellung mit Be­ zug auf die oberen Enden der Schaltungselemente jeweils Öffnungen gebildet werden, eine Haftungsschicht (62) abge­ lagert wird, über der eine Schicht aus leitfähigen Material (64) abgelagert wird, daß sodann eine Anzahl von im Durch­ messer kleiner gewählten Öffnungen (69) in der Haftungs­ schicht (62) und der Schicht aus leitfähigem Material (64) jeweils fluchtend über den oberen Enden der Schaltungsele­ mente erzeugt werden, daß danach eine weitere Schicht (71, 82) aus Maskierungsmaterial aufgebracht wird, welche auf der Schicht aus leitfähigem Material (64) ein bestimmtes Elek­ trodenmuster (72, 84) bestimmt und daß die im Durch­ messer kleiner gewählten Öffnungen (69) und das durch das Maskierungsmaterial bestimmte Elektrodenmuster durch Plat­ tierung mit Leitermaterial gefüllt werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das in der zweiten Schicht (71, 82) aus Maskierungs­ material vorgegebene Elektrodenmuster eine Beam-Lead-An­ ordnung für jedes Halbleiter-Schaltungselement oder jede Halbleiter-Schaltungselementgruppe oder aber eine Verbin­ dungs- und Anschlußelektrode für jedes Halbleiter-Schal­ tungselement oder jede Halbleiter-Schaltungselementgruppe bildet.