DE3126982A1

DE3126982A1 - "schaltungsanordnung zum synchronisieren der taktgebereinheit einer fernsprechvermittlungsstelle"

Info

Publication number: DE3126982A1
Application number: DE19813126982
Authority: DE
Inventors: Des Erfinders Auf Nennung Verzicht
Original assignee: Italtel SpA; Italtel Societa Italiana Telecomunicazioni SpA
Current assignee: Italtel SpA
Priority date: 1980-07-09
Filing date: 1981-07-08
Publication date: 1982-06-09
Also published as: IT8023331A0; IT1148884B; BR8104181A; GB2081036A; FR2486750A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

Bekanntlich benötigen die Vermittlungsstellen von numerischen Fernsprechnetzen wegen der gewünschten Präzision "Atomuhren" in den einzelnen Taktgebereinheiten oder quarzgesteuerte, mit Thermostaten ausgerüstete Taktgeber, die landesweit miteinander gekoppelt sind. Die Kopplung der Taktgeber der verschiedenen Vermittlungsstellen erfolgt nach dem Master-Slave-Prinzip, ggfs. mit hierarchischer Ordnung, oder durch gegenseitige Synchronisierung. Die hier beschriebene Schaltungsanordnung eignet sich für jedes dieser Koppelprinzipien. Als Ausführungsbeispiel wird sie jedoch in Verbindung mit der hierarchischen

Master-Slave-Synchronisierung beschrieben, bei der jede Vermittlungsstelle eine bestimmte\hierarchische Stellung hat und die Synchronisierung einer gegebenen Vermittlungsstelle durch Bezugsimpulse bewirkt wird, die von einer übergeordneten Vermittlungsstelle über die PCM-Leitung zugeführt werden. Die synchronisierende Vermittlungsstelle verhält sich also insoweit als "Master", die synchronisierte Vermittlungsstelle als "Slave".

Es sind Synchronisieranordnungen mit einem Phasenvergleicher bekannt, der die Phase der Bezugsimpulse, die dem PCM-Signal der Master-Vermittlungsstelle entnommen werden, mit der Phase der von einem örtlichen Oszillator erzeugten Impulse vergleichen. Ein am Ausgang des Phasenvergleichers erzeugtes digitales Wort stellt den Phasenfehler dar und wird über einen Digital/Analog-Konverter an den Steuereingang des örtlichen Oszillators angelegt. Die bekannten Anordnungen dieser Art haben den Nachteil, daß ein Phasensprung der Bezugsimpulse eine Frequenzänderung des örtlichen Oszillators zur Folge hat. Ein solcher Phasensprung kann z.B. dadurch auftreten, daß die PCM-Leitung gewechselt wird, aus der die Bezugsimpulse gewonnen werden. Die Frequenzänderung des örtlichen Oszillators dauert so lange, bis der am Eingang vorhandene Phasensprung zum Ausgang gelangt, und hat Auwirkungen auf alle in der Hierarchie untergeordnete Vermittlungsstellen, in denen deshalb Informationsverluste auftreten können.

Der Erfindung liegt demnach die Aufgabe zugrunde, eine Synchronisierungs-Schaltungsanordnung zu schaffen, die vermeidet, daß sich bei einem Phasensprung der Bezugsimpulse die Frequenz des örtlichen Oszillators nennenswert ändert, so daß Frequenzänderungen der Taktgebereinheit auf ein Minimum herabgesetzt werden.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung gelöst.

Im wesentlichen besteht die Erfindung also darin, daß Mittel zur Berechnung des durchschnittlichen (mittleren) Phasenfehlers einer örtlich erzeugten Frequenz gegenüber der Frequenz der Bezugsimpulse vorhanden sind sowie Mittel zur Berechnung der Abweichung des mittleren Phasenfehlers von dem mittleren Phasenfehler, den man nach Auftreten eines Phasensprungs erhält. Der nach dem Phasensprung aufgetretene mittlere Phasenfehler wird um einen solchen Betrag herabgesetzt, daß am Ausgang ein Digitalsignal zur Verfügung steht, dessen Wert mit der vor dem Phasensprung vorhandenen Ausgangsgröße übereinstimmt. Diese Anordnung hat den Vorteil, daß negative Auswirkungen eines Phasensprungs, wie er nach einem Wechsel der die Bezugsimpulse liefernden PCM-Leitung auftreten kann, insbesondere bei einer gegebenenfalls hierarchischen Master-Slave-Synchronisierung auf ein Minimum herabgesetzt werden. Wesentliche Vorteile ergeben sich aber auch bei der Methode gegenseitiger Synchronisierung, da in diesem Fall negative Folgen fehlender Bezugsimpulse weitgehend vermieden werden.

An einem nicht einschränkenden Ausführungsbeispiel wird die Erfindung im folgenden näher erläutert. In der Zeichnung zeigen:

Fig. 1 das Blockschaltbild der Synchronisiereinheit;

Fig. 2 eine bevorzugte Ausführungsform der Schaltwerke PM und SM aus Fig. 1; und

Fig. 3 das Flußdiagramm, nach dem die in Fig. 2 dargestellten Schaltwerke arbeiten.

3Ί26982

Gemäß Figur 1 ist ein örtlicher Oszillator OL vorhanden, der ein Signal mit einer ersten Frequenz f.. von 128 kHz erzeugt, das an den ersten Eingang eines Phasenvergleichers CF angelegt wird. Der Phasenvergleicher CF empfängt an einem zweiten Eingang ein Signal mit einer zweiten Frequenz f₂, welche am Ausgang einer Extraktionseinheit UE erzeugt wird, die aus dem PCM-Signal, das auf der mit der Master-Vermittlungsstelle verbundenen Leitung vorhanden ist, die erforderlichen Bezugsimpulse gewinnt. Da die Extraktionseinheit UE die Rahmensynchronisationsfrequenz des PCM-Systems extrahiert, beträgt die Frequenz f₂ 4 kHz.

Gemäß einer bevorzugten Ausführungsform der Erfindung besteht der Phasenvergleicher CF aus einem Zähler, der am Zähleingang ein Frequenzsignal f₃ = 8,192 MHz empfängt, durch ein aus dem Signal der Frequenz f₂ abgeleitetes Signal aufgesteuert (befähigt) wird und durch ein aus dem Signal der Frequenz fabgeleitetes Signal gesperrt wird. Die Phasendifferenz zwischen den Signalen der Frequenz f. bzw. f₂ besteht aus der Anzahl von Impulsen, welche der Phasenvergleicher CF in dem Zeitraum zählt, der zwischen der Anstiegsflanke des Signals der Frequenz f₂ und derjenigen des Signals der Frequenz f. liegt.

Das am Ausgang des Zählers bzw. Phasenvergleichers CF entsprechend der Phasendifferenz erzeugte digitale Wort gelangt an den Eingang eines ersten Schaltwerks PM, das den durchschnittlichen oder mittleren Phasenfehler errechnet, der innerhalb einer gegebenen Zeitdauer T auftritt. An seinen Ausgang ist ein zweites Schaltwerk SM angeschlossen, das den Korrekturbetrag oder die "Justierung" berechnet, womit der vom Ausgangssignal des Schaltwerks PM angegebene mittlere Phasenfehler zu berichtigen ist, damit sich ein Ausgangssignal mit festgesetztem Wert ergibt.

Mit dem Ausgang des Schaltwerks SM ist eine Funktionseinheit UF verbunden, deren Ausgangssignal durch Summieren des Eingangssignals mit demselben, jedoch zuvor durch eine Integrierschaltung geleiteten Signal erzielt wird. An den Ausgang der Funktionseinheit UF ist ein Digital/Analog-Konverter DA geschaltet, mit dessen analogem Ausgangssignal der örtliche Oszillator OL steuerbar ist. Die Funktionseinheit UF hat die Aufgabe, Frequenzänderungen des örtlichen Oszillators entgegenzuwirken. Ihr Schaltungszweig, welcher am Ausgang ein zu dem Eingangssignal proportionales Signal zur Verfugung stellt, soll schnellere Frequenzänderungen ausgleichen, die z.B. durch Temperaturänderungen hervorgerufen werden. Dagegen soll der die Integrierschaltung enthaltene Schaltungszweig langsamere Frequenzänderungen ausgleichen; Integrierschaltungen speichern nämlich die jeweilige elektrische Ausgangsgröße und ändern ihr Ausgangssignal relativ träge in Abhängigkeit von Änderungen der Eingangsgröße. Eine mögliche Ausführungsform der Funktionseinheit UF ist an sich aus der Zeitschrift "THE BELL SYSTEM TECHNICAL JOURNAL", May-June 1975, Seiten 878-892 bekannt.

Die erwähnte Zeitdauer T für die Messung des mittleren Phasenfehlers ist so gewählt, daß die Synchronisier-Schaltungsanordnung nicht durch Jitter-Störungen ("Zittern") der Leitung beeinträchtigt wird und entsprechende Augenblicksänderungen der Bezugsfrequenz f~ aufgrund anormaler Betriebsbedingungen ggfs. zu keinen Frequenzänderungen seitens des örtlichen Oszillators führen können. Bei einer bevorzugten Ausführungsform der Erfindung wird die genannte Zeitdauer so bemessen, daß das Schaltwerk PM den mittleren Phasenfehler über 512 digitale Wörter am Ausgang des Phasenvergleichers CF berechnet.

Wenn man ein Zeitintervall der Dauer T zu einer gegebenen Zeit mit T. und das vorhergehende Intervall derselben Dauer mit T_1-1 bezeichnet, so speichert das Schaltwerk SM zur Durchführung der gewünschten Phasenkorrektur das digitale Wort vom Ausgang des Schaltwerks PM nach Ablauf des Zeitintervalls T. ₁ und vergleicht nach Ablauf des Zeitintervalls T. das gespeicherte Wort mit dem am Eingang empfangenen Wort. Das Schaltwerk SM korrigiert ferner den von dem Schaltwerk PM berechneten mittleren Phasenfehler um den jeweils zuvor berrechneten Justierbetrag, bis die miteinander verglichenen Größen nur noch um einen Betrag abweichen, der unter einem vorgegebenen Schwellwert liegt. Beim Auftreten eines Phasensprunges wird durch den Vergleich eine diesen Schwellwert übersteigende Abweichung der verglichenen Größen festgestellt, worauf der beschriebene Korrekturvorgang gesperrt wird, weil der Justierwerk erneut zu berechnen ist.

Das Schaltwerk SM ist ferner in der Lage, den Zeitpunkt festzustellen, bei dem der durch den Phasensprung bedingte Übergangszustand endet. Hierbei wird der Ende des Zeitintervalls T. berechnete Mittelwerk mit dem am Ende des Zeitintervalls T.₊₁ berechneten Mittelwert verglichen und der abgelaufende Übergangszustand nur dann berücksichtigt, wenn eine Abweichung zwischen den verglichenen Größen festgestellt wird, die einen vorbestimmten Betrag unterschreitet. Während dieses Ubergangszustandes bleibt am Ausgang der Funktionseinheit UF, insbesondere am Ausgang der Integrierschaltung, ein Code gespeichert, der das Steuersignal des Oszillators OL vor dem Phasensprung zum Ausdruck bringt, weshalb die Frequenz f₂ keine wesentliche Änderung erfährt.

Nach dem Übergangszustand berechnet das Schaltwerk SM den Korrektur- oder Justierwert, mit dem der am Ausgang des Schaltwerks PM gelieferte Mittelwert zu korrigieren ist.

- ίο -

Nachdem dieser Mittelwert um einen Betrag entsprechend der berechneten Justierung korrigiert wurde, wird er von dem Schaltwerk SM der Funktionseinheit US zugeführt.

Es sei z.B. angenommen, daß in einem beliebigen Augenblick das Ausgangssignal der Funktionseinheit UF einem mittleren Phasenfehler mit dem Wert 30 entspricht. Unter der Voraussetzung, daß am Ausgang des Schaltwerks SM das Vorhandensein eines Signals der Größe Null vorgesehen ist, beträgt folglich der entsprechende Justierwert 30. Hat z.B. am Ende des auf den Phassensprung folgenden Übergangszustands der Phasenfehler einen Wert 55, so berechnet das Schaltwerk SM die Abweichung zwischen den beiden registrierten Mittelwerten. Mit dieser Abweichung von 25 sei die Bezugsschwelle überschritten, weshalb die Phasenfehlerkorrektur gesperrt und als Justierwert die Zahl 30 verwendet wird. Dann berechnet das Schaltwerk den neuen Anpassungs- oder Justierwert, wobei zu dem vorhergehenden Justierwert der Größe 30 die registrierte Abweichung von 25 addiert wird. Die Korrektur des neuen Phasenfehlers von 55 erfolgt sodann mit dem neuen Justierwert 55, worauf die Ausgangsgröße des Schaltwerks SM Null beträgt. Auf diese Weise verhindern die Schaltwerke PM und SM, daß der Phasensprung den örtlichen Oszillator OL beeinflussen kann, womit die gestellte Aufgabe gelöst ist.

In Figur 2 sind die für die Erfindung wesentlichen Einzelheiten des Blockschaltbildes der Schaltwerke PM und SM der Figur 1 dargestellt, die gemäß einer zweckmäßigen Ausführungsform aus einer mikroprogrammierten Einheit bestehen, welche einen Programmspeicher MP enthält. Dessen Inhalt gelangt zu einem an sich üblichen Rechen- und Leitwerk (logische und arithmetische Einheit) ALU, dessen Eingang die vom Phasenvergleicher CF berechnete Phasendifferenz Af mitgeteilt wird. Mit dem Ausgang des Rechen- und Leitwerks ALU ist eine Daten-Sammelleitung (Bus) verbunden, mit der Register RA, RB, RC und RD sowie die Vergleichseinheiten CM₁ und CM₂ in Verbindung stehen.

An den jeweiligen zweiten Eingang der Einheiten CM. und CM₂ wird ein digitales Vergleichswort entsprechend bestimmter Zahlen A bzw. B angelegt, bei denen es sich um Bezugsschwellwerte handelt. Die Ausgänge der Vergleichseinheiten CM.. und CM₂ sind zu dem Programmspeicher MP geführt und bestimmen den Verlauf des Programms.

Der Betrieb der Schaltwerke PM und SM sei anhand des Flußdiagramms der Figur 3 beschrieben, wobei zu Beginn eines gegebenen Zeitintervalls T. die erwähnten Register folgenden Inhalt haben sollen: Der Inhalt des Registers RA beträgt Null. Das Register RB enthält den vorher berechneten Justierwert. Das Register RC enthält die Zahl, welche der Ausgangsgröße des Schaltwerks SM nach Ablauf des vorhergegangenen Zeitintervalls T._. entspricht.Das Register RD enthält den mittleren Phasenwert, der nach Ablauf des Zeitintervalls T. .

erzielt wird.

Nach dem dargestellten Arbeitsprogramm wird während dessen Schritt 1 in das Register RA die Phasendifferenz Δ ψ überführt, welche am Ausgang des Phasenvergleichers CF zu Beginn des Zeitintervalls T, gemeldet wird.

Während des Schrittes 2 des Programms werden 511 Summen aus dem Inhalt des Registers RA und entsprechend vielen Phasendifferenzwerten (Δγ-j) ^vom Ausgang des Phasenverglexchers CF gebildet. Nach jeder Addition (Summierung) wird das Ergebnis in das Register RA geschrieben.

Während des Schrittes 3 wird das Ergebnis der vorher durchgeführten Additionen durch 512 dividiert und das Ergebnis dieser Division, nämlich der Mittelwert m., in das Register RA geschrieben.

Während des Schrittes 4 wird die Differenz zwischen dem Inhalt des Registers RA und dem Inhalt des Registers RB berechnet und ferner von der Vergleichseinheit CM₁ der Vergleich des Ergebnisses mit der Zahl A durchgeführt. Wenn die genannte Differenz die Zahl A nicht überschreitet, ist gemäß der dargestellten Hypothese (1) kein Phasensprung aufgetreten, während andernfalls gemäß der zweiten Hypothese .{2.) ein Phasensprung aufgetreten ist.

Im Falle der ersten Hypothese wird während des Schrittes 5 in das Register RC die Differenz gespeichert, die sich zwischen dem Inhalt des Registers RA und dem Inhalt des Registers RB ergeben hat.

Während des Schrittes 6 wird in das Register RD der Mittelwert m₁ überführt, der im Register RA enthalten ist, damit der Wert des erneut berechneten Mittelwertes der Funktionseinheit UF zugeführt werden kann.

Falls die zweite Hypothese zutrifft, wird während des Schrittes 7 die Differenz zwischen dem Inhalt des Registers RA und dem Inhalt des Registers RC gebildet und das Ergebnis von der Vergleichseinheit CM2 mit der Zahl B verglichen. Wenn die Differenz die Zahl B nicht überschreitet, bedeutet eine dritte Hypothese (3), daß der oben erwähnte Übergangszustand beendet ist, während andernfalls gemäß der vierten Hypothese (4) der Ubergangszustand noch nicht beendet ist.

Trifft die dritte Hypothese zu, so wird während des Programmschritts 8 der neue Justierwert berechnet, indem die Differenz zwischen dem Inhalt des Registers RA und dem Inhalt des Registers RB gebildet und die Differenz zum Inhalt des Registers RB addiert wird.

Während des Schrittes 9 wird der neue Justierwert im Register RB gespeichert.

Trifft dagegen die vierte Hypothese (4) zu, ist vom Arbeitsprogramm ein Schritt 10 vorgesehen, während dem der Inhalt des Registers RA in das Register RD übertragen wird.

Gemäß einer ggfs. anderen bevorzugten Ausführungsform der Erfindung sind die Schaltwerke PM und SM durch einen Mikroprozessor an sich üblicher Art gebildet.

■ /f.

Leerseite

Claims

Ital.Anm. 23331 A/80

vom 9.7.1980

ZUGELASSEN BEIM EUROPAISCHEN PATENTAMT

TELEFON O89/4 7O60 0U TELEX 532 636 TELEGRAMM SOMBEZ

ITALTEL

Societä" Italiana Telecomunicazioni s.p.a. Mailand (Italien)

Schaltungsanordnung zum Synchronisieren der Taktgebereinheit einer Fernsprechvermittlungsstelle

Patentansprüche

rQ Schaltungsanordnung zum Synchronisieren der Taktgebereinheit einer numerischen Fernsprechvermittlungsstelle mit Bezugsimpulsen, die einem von einer übergeordneten Fernsprechvermittlungsstelle kommenden PCM-Signal entnommen werden, mit folgenden Bestandteilen der Taktgebereinheit : einem örtlichen Oszillator (OL) zur Erzeugung einer ersten Frequenz f.. ;

einer Extraktionseinheit (UE), welche die Bezugsimpulse mit einer Frequenz f~ aus dem PCM-Signal gewinnt; einem Phasenvergleicher (CF), an dessen Ausgang ein digitales Wort erzeugt wird, das die Phasendifferenz zwischen den Frequenzen f.. und f~ ausdrückt;

einer Funktionseinheit (UF), an deren Ausgang ihr Eingangssignal oder auch ein Signal verfügbar ist, welches durch Summieren des Eingangssignals mit demselben, jedoch durch eine Integrierschaltung geleiteten Signal erzielt wird;

und einem Digital/Analog-Konverter (DA), der das digitale Ausgangssignal der Funktionseinheit (UF) in ein Steuersignal für den örtlichen Oszillator (OL) umsetzt; dadurch gekennzeichnet, daß

an den Ausgang des Phasenvergleichers (CF) ein erstes Schaltwerk (PM) angeschlossen ist, an dessen Ausgang ein erstes Digitalwort verfügbar ist, das den mittleren Phasenfehler während einer gegebenen Zeitdauer T angibt, daß an den Ausgang des ersten Schaltwerks (PM) ein zweites Schaltwerk (SM) angeschlossen ist, das Justierwerte berechnet, mit denen das erste Digitalwort so zu korrigieren ist, daß das Ausgangssignal des zweiten Schaltwerks (SM) einen vorbestimmten Wert aufweist,

daß das zweite Schaltwerk (SM) in der Lage ist, das erste Digitalwort, welches sie nach Ablauf eines Zeitintervalls

T. empfängt, mit demselben Digitalwort zu vergleichen, das ihrem Eingang nach Ablauf des darauffolgenden Zeitintervalls ^τ·₊₁ zugeführt wird,

und daß das zweite Schaltwerk (SM) in der Lage ist, das erste Digitalwort um einen Betrag gleich dem zuvor errechneten Justierwert zu justieren oder einen neuen Justierwert zu errechnen, falls die verglichenen Größen einen vorgegebenen Wert unter- oder überschreiten.
2. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Schaltwerke (PM, SM) aus einer mikroprogrammierten Einheit mit folgenden Bestandteilen gebildet sind:
einem Programmspeicher (MP),

einem Rechen- und Leitwerk (ALU) zur Durchführung von Operationen aufgrund von am Ausgang des Programmspeichers (PM) erscheinenden Befehlen,

mehreren Registern (RA, RB, RC und RD), die mit dem Rechen- und Leitwerk (ALU) über eine Daten-Sammelleitung verbunden sind,

und zwei Vergleichseinheiten (CM₁, CM₂), die an ihrem Ausgang an den Eingang des Programmspeichers (MP) angeschlossen sind, mit je einem ersten Eingang mit der Daten-Sammelleitung in Verbindung stehen und mit ihrem jeweiligen zweiten Eingang ein erstes bzw. zweites Digitalwort empfangen, das je einem Bezugsschwellwert entspricht.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Schaltwerke (PM, SM) aus einem Mikroprozessor bestehen.
4. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das erste Schaltwerk (PM) von einem den Phasenvergleicher (CS) bildenden Zähler gesteuert wird, der einen von außen gesteuerten Zähleingang, einen mit der Extraktionseinheit (UE) verbundenen Befähigungseingang und einen mit dem örtlichen Oszillator (OL) verbundenen Sperreingang hat.