DE3123687A1 - Einrichtung zur mikroprogramm-softwareerstellung - Google Patents

Einrichtung zur mikroprogramm-softwareerstellung

Info

Publication number
DE3123687A1
DE3123687A1 DE19813123687 DE3123687A DE3123687A1 DE 3123687 A1 DE3123687 A1 DE 3123687A1 DE 19813123687 DE19813123687 DE 19813123687 DE 3123687 A DE3123687 A DE 3123687A DE 3123687 A1 DE3123687 A1 DE 3123687A1
Authority
DE
Germany
Prior art keywords
data
memory
circuit
logic unit
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813123687
Other languages
English (en)
Inventor
Hartmut Ing. Müller (grad.), 8000 München
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813123687 priority Critical patent/DE3123687A1/de
Publication of DE3123687A1 publication Critical patent/DE3123687A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • G01R31/31921Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865Monitoring of software

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Stored Programmes (AREA)

Description

  • Einrichtun zur Mikroprogramm-Softwareerstellung
  • Die Erfindung bezieht sich auf eine Einrichtung zur Erstellung der Mikroprogramm-Software £Rr eine beliebig programmierbare Logikeinheit, beispielsweise eine Prozessorschaltung oder eine Speicherlogikschaltung.
  • Aufgabe der Erfindung ist es, eine Einrichtung zur flexiblen und leichen Mikroprogramm-Softwareerstellung für derartige Logikeinheiten unter Berücksichtigung des gleichzeitigen Realtime-Betriebs zu schaffen Außerdem soll es mit einer solchen Einrichtung ermöglicht werden, bei der Funktionsprüfung von Logikeinheiten,wie beispielsweise schnellen Prozessorschaltungen, Speicherlogikschaltungen, schneller Hardwarelogik bzw. kleinen Bit-Slice-Prozessoren die Testdaten schnell und unkompliziert zu verändern Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß als Datenträger anstelle sogenannter FRON-Speicher, d.h. programmierbarer Festspeicherbausteine, in Wortgenerator in der Form eines oder mehrerer sogenannter RAM-Speicher, d.h. Schreib-Lese-Speicher mit veränderbarem Zugriff, vorgesehen ist, daß der strukturelle Aufbau des Wortgenerators in folgende drei Schaltung 5-komplexe unterteilt ist a) eine Mikroprozessorsteuerung, welche die Dateneingabe und gegebenenfalls die Anzeige steuert b) eine Speichersteuerung, welche für die Echtzeit-Steuerung der RAN-Speicher vorgesehen ist, c) Datenspeicherkanäle mit den eigentlichen RAM-Speichern, in welchen die Dateninformation für die zu programmierende Logikeinheit gespeichert wird, und daß die Verbindung zwischen den drei Schaltungskomplexen busstrukturiert ausgebildet ist.
  • Im Anwendungsbereich der mikroprogrammierten Softwareerstellung und des Austestens in Realtime werden nach der Erfindung die für die jeweilige Logikeinheit an sich vorgesehenen Programmdatenträger, d.h. die PROM-Speicher, durch den veränderbaren Datenträger, d.h. die RAM-Speicher, im Wortgenerator ersetzt. Die in der Entwicklung oder im Test befindliche Logikeinheit bleibt dabei bis auf die Datenträger unverändert und arbeitet so, als ob die normalen PROM-Speicherbausteine in der Schaltung wären. Durch die mikroprozessorgesteuerte Dateneingabe nach der Erfindung ist in vorteilhafter Weise sowohl direkt von einer Tastatur als auch von externen Peripherieelementen, wie beispielsweise von einem Rechner, einer Cassette oder einer Floppy-Disk über eine IEC-Bus-Schnittstelle eine schnelle Datenveränderung durchführbar. Bei Verwendung des Wortgenerators nach der Erfindung braucht der Anwender das Programm erst zum Abschluß der Entwicklung in die normalen PROM-Speicherbausteine der Schaltung zu laden.
  • Zwischendurch kann eine Floppy-Disk bzw. eine Cassette als Programmdatenträger verwendet werden.
  • Wesentlich bei der Problemlösung gemäß der Erfindung ist der busstrukturierte Aufbau des Wortgenerators und weniger die hardwaretechnische Lösung in der Bauelementeebene. Durch die busstrukturierte Verbindung der drei Schaltungskomplexe ist eine Erweiterung der Datenspeicherkanalzahl, d.h. eine Vergrößerung der Datenbreite, und somit eine Anpassung an die jeweiligen Forderungen des Nikroprogramms hinsichtlich der Wortbreite möglich. Ferner läßt die Busstruktur nach der Erfindung eine externe Steuerung der Datenspeicher zu. Hierbei werden die FRON-Bausteine ersetzt und die RAM-Datenspeicher werden von den FRON-Steuerelementen gesteuert.
  • In der nachstehend beschriebenen Figur ist das Ausführungsbeispiel eines Wortgenerators nach der Erfindung in einem Blockschaltbild dargestellt.
  • Der in der Figur gezeigte Wortgenerator besteht aus drei Schaltungskomplexen, nämlich einer Mikroprozessorsteurung 1, einer Speichersteuerung 2 und mehreren Kanälen mit jeweils einem Datenspeicher 3o Die Mikroprozessorsteuerung 1 steuert die von einem Tastenfeld 4 kommende Dateneingabe und ein Leuchtdioden-Anzeigefeld 5. Außerdem ist über eine IEC-Bus-Schnittstelle 6, an welche externe Peripherieelemente,wie beispielsweise ein Rechner, eine Cassette oder eine Floppy-Disk angeschlossen werden können, eine schnelle Daten veränderung durchführbar. Die Speichersteuerung 2 ist für die Realtime-Steuerung der als RAN-Speicher ausgebildeten Datenspeicher 3 vorhanden. Die Datenspeicherkanäle mit den Speichern 3 speichern die Dateninformation für die in der jeweiligen Logikeinheit vorgesehenen programmierbaren Festspeicherbaüsteine, d. h.
  • die PROM-Speicher. Die Verbindung zwischen der Mikroprozessorsteuerung 1, der Speichersteuerung 2 und den Kanälen mit den Datenspeichern 3 wird durch Busstrukmuren realisiert. Die Mikroprozessorsteuerung 1 arbeitet in diesem Zusammenhang auf einen Steuerbus 7, einen Adreßbus 8 und einen Datenbus 9. Aus diesen drei Bussen 7, 8 und 9 werden die Eingangssignale für die Speichersteuerung 2 entnommen. Die Daten aus dem Datenbus 9 gelangen in die Datenspeicher 3, wobei die Steuerung der Datenspeicher 3 über die Speichersteuerung 2 und den Steuerbus 7 sowie den Adreßbus 8 erfolgt. Die Speichersteuerung 2 hat Ausgänge 10 und 11 für eine serielle bzw. parallele Adressenausgabe.
  • Außerdem ist eine externe Adreßsteuerung 12 im Wortgenerator vorgesehen. Im Beispiel werden RAM-Datenspeicher 3 mit einer Datenbreite von 8 Bit und einer Speichertiefe von 256 Bit bei paralleler Ausgabe ver wendet. Es existiert hierbei ein Adreßbereich von 0 bis 255. Die RAM-Datenspeicher 3 sind auch mit einer seriellen Ausgabe ausgestattet. Es ergibt sich dann pro Datenspeicherkanal eine Datenbreite von einem Bit und eine Speichertiefe von 2KBit wobei der Adreßbereich von 0 bis 2K reicht.
  • Die Bedienung des in der Figur dargestellten Wortgenerators wird über das Tastenfeld 4 vorgenommen. Die Rückmeldung der eingegangenen Daten erfolgt über die mehrstellige Leuchtdiodenanzeige 5. Diese Anzeige 5 läßt sich beispielsweise in vier Bereiche einteilen, nämlich die Modeanzeige, die Kanalanzeige, die Adreßanzeige und die Datenanzeige, an jeweils einer Stelle.
  • Die Bedienung des dargestellten Wortgenerators erfolgt nun so, daß zuerst nach dem Einschalten eine Betriebsart (Mode) eingegeben wird. Hierbei lassen sich beispielsweise sieben Moden unterscheiden.
  • 1) Paralleler Mikroprogramm-Generatorbetrieb. Hierbei hat ein Datenspeicherkanal eine Datenbreite von maximal 8 Bit und eine maximale Datentiefe von 256 Bit.
  • Die Anzahl der eingegebenen 8 Bit-Worte ist gleichzeitig der Datenwiederholrhythmus.
  • 2) Serieller Mikroprogramm-Generatorbetrieb. Ein Datenspeicherkanal hat hierbei einen Ausgang mit maximal 2K Bit Speichertiefe.
  • 3) Ersatz für einen PROM-Speicherbaustein Der interne Adreßzähler wird durch einen externen Zähler bzw.
  • durch einen Programmzähler einer mikroprogrammierten Schaltung ersetzt.
  • 4)- Eingabe für parallelen Nikroprogramm#Generator-3etrieb mit hexadezimaler Zeicheneingabe.
  • 5) Eingabe für seriellen Mikroprogramm-Generatorbetrieb mit Null/Eins-Zeicheneingabe.
  • 6)- Korrektur von eingegebenen parallelen Daten nach einem Nikroprogramm-Generatorbetrieb.
  • 7) Korrektur von eingegebenen seriellen Daten nach einem Mikroprogramm-Generatorbetrieb.
  • Nachdem ein Mikroprogramm-Generatormode, d.h. entwem der der Mode 1 oder der Mode 2 gewählt wurde, wartet der Wortgenerator noch auf einen Start-Triggerimpuls.
  • Dieser Befehl kann manuell oder extern von einem Steuergerät erfolgen.
  • Wird einer der Eingabemodes 4 bis 7 gewählt, so werden nach der Modeeingabe die gewünschte Kanalnummer, dann die Adresse und zuletzt die Daten eingegeben.
  • Nach der Dateneingabe kann man durch eine Zahleneingabe in einen durch die eingegebene Zahl festgelegten Mode springen oder man kann beispielsweise bei einem Eingabe fehler die gleiche Adreßzeile nochmals aufrufen. Ansonsten speichert man die Dateneingabe ab und liest die nächsten Daten ein. Die Adresse erhöht sich dabei von selbst. Am Ende der Dateneingabe kehrt man durch Modewechsel beispielsweise in den Mikroprogramm-Generatorbetrieb zurück.
  • Die IEC-Schnittstelle 6 ist deswegen vorgesehen, weil es während einer Programmerstellung manchmal unumgänglich ist, Dateneingaben auf einen anderen Datenträger, beispielsweise eine Cassette oder eine Floppy-Disk, zwischenzuspeichern.
  • 4 Patentansprüche 1 Figur

Claims (3)

  1. Patentmsprüche S Einrichtung zur Erstellung der Nikroprogramm-Software für eine beliebig programmierbare Logikeinheit, beispielsweise eine Prozessorschaltung oder eine Speicherlogikschaltung, d a d u r c h g e k e n n -z e i c h n e t , daß als Datenträger anstelle sogenannter PROM-Speicher, d.h. programmierbarer Festspeicherbausteine, ein Wortgenerator in der Form eines oder mehrerer sogenannter RAM-Speicher, d.h. Schreib-Lese-Speicher mit veränderbarein Zugriff, vorgesehen ist, daß der strukturelle Aufbau des Wortgenerators in folgende drei Schaltungskomplexe unterteilt ist a) eine Mikroprozessorsteuerung (1), welche die Dateneingabe und gegebenenfalls die Anzeige steuert, b) eine Speichersteuerung (2), welche fUr die Echtzeit-Steuerung der RAM-Speicher vorgesehen ist, c) Datenspeicherkanäle (3) mit den eigentlichen RAM-Speichern, in welchen die Dateninformation für die zu programmierende Logikeinheit gespeichert wird, und daß die Verbindungen zwischen den drei Schaltungskomplexen (1, 2, 3) busstrukturiert ausgebildet ist.
  2. 2. Einrichtung nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß zur Dateneingabe ein Tastenfeld (4) an die Mikroprozessorsteuerung (1) angeschlossen ist.
  3. 3. Einrichtung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß zur Dateneingabe und/oder Zwischenspeicherung der einzugebenden Daten externe Peripheriegeräte über eine IEC-3us-Schnittstelle (6) an die Mikroprozessorsteuerung (1) engeschlossen sind.
    4, Einrichtung nach einem der vorhergehenden Ansprüche, g e k e n n z e i c h n e t d u r c h die Verwendung des in den mit den RAM-Speichern versehenen Datenspeicherkanälen (3) gespeicherten Programms als Programm zur späteren Ladung der PROM-Speicher der programmierbaren Logikeinheit.
DE19813123687 1981-06-15 1981-06-15 Einrichtung zur mikroprogramm-softwareerstellung Withdrawn DE3123687A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813123687 DE3123687A1 (de) 1981-06-15 1981-06-15 Einrichtung zur mikroprogramm-softwareerstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813123687 DE3123687A1 (de) 1981-06-15 1981-06-15 Einrichtung zur mikroprogramm-softwareerstellung

Publications (1)

Publication Number Publication Date
DE3123687A1 true DE3123687A1 (de) 1983-01-05

Family

ID=6134743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813123687 Withdrawn DE3123687A1 (de) 1981-06-15 1981-06-15 Einrichtung zur mikroprogramm-softwareerstellung

Country Status (1)

Country Link
DE (1) DE3123687A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4440438A1 (de) * 1994-11-11 1996-05-15 Brutscher Helmut Einrichtung und Verfahren zur Analyse von Rechnersoftware
EP1195613A1 (de) * 2000-10-06 2002-04-10 Hewlett-Packard Company, A Delaware Corporation Testen der Funktionalität von programmierten Vorrichtungen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4440438A1 (de) * 1994-11-11 1996-05-15 Brutscher Helmut Einrichtung und Verfahren zur Analyse von Rechnersoftware
EP1195613A1 (de) * 2000-10-06 2002-04-10 Hewlett-Packard Company, A Delaware Corporation Testen der Funktionalität von programmierten Vorrichtungen

Similar Documents

Publication Publication Date Title
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE2357003C2 (de) Prozessor für eine Mehrprogramm-Datenverarbeitungsanlage
EP0011685B1 (de) Programmierbare Speicherschutzeinrichtung für Mikroprozessorsysteme und Schaltungsanordnung mit einer derartigen Einrichtung
DE3886529T2 (de) Einrichtung in einem Datenverarbeitungssystem zur System-Initialisierung und -Rückstellung.
DE2328058A1 (de) Digitale datenverarbeitungsanordnung
DE2812396A1 (de) Elektronisches pruefgeraet
DE68923086T2 (de) Verfahren zum Testen von hierarchisch organisierten integrierten Schaltungen und integrierte Schaltungen, geeignet für einen solchen Test.
DE2355993A1 (de) Datenverarbeitungseinheit einschliesslich mikroprogramm-steuereinrichtung
DE2364408A1 (de) System zur erstellung von schaltungsanordnungen aus hochintegrierten chips
DE2723467A1 (de) Speichersteuerungsanordnung
DE3752280T2 (de) Mustergenerator
DE2524046A1 (de) Elektronische datenverarbeitungsanlage
EP0282877B1 (de) Verfahren und Einrichtung zur Steuerung der Fehlerkorrektur innerhalb einer Datenübertragungssteuerung bei von bewegten peripheren Speichern, insbesondere Plattenspeichern, eines Datenverarbeitungssystems gelesenen Daten
DE3814875C2 (de)
DE3344320A1 (de) Universelle karte fuer ein kernreaktorschutzsystem
DE2941477C2 (de)
DE2050578C3 (de) Datenverarbeitungssystem
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE3323824A1 (de) Speicherprogrammierbare steuerung
DE3123687A1 (de) Einrichtung zur mikroprogramm-softwareerstellung
EP0640919B1 (de) Prozessorschaltung mit Testeinrichtung
DE2242009C2 (de) Verfahren und Anordnung zum Erkennen, ob im Mikroprogramm einer Datenverarbeitungsanlage vorgesehene Verzweigungsoperationen ausgeführt werden
DE2403669A1 (de) Spezialcomputer
DE3885935T2 (de) Digitaler In-Circuit-Prüfer mit Kanalspeicherlöschschutz.
DE2104298A1 (de) Anordnung aus zwei jeweils durch ein Programmleitwerk gesteuerten Datenverarbeitungsanlagen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee