DE3108445C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Messung der Fehlerrate digital codierter Signale nach dem Oberbegriff des Patentanspruchs 1.

Die zunehmende Verwendung von digital codierten Signalen bei der Übertragung von Daten, insbesondere von Video-Information, erfordert Übertragungskanäle mit extrem hoher Zuverlässigkeit. Es ist zwar grundsätzlich möglich, die sichtbaren Auswirkungen von Übertragungsfehlern durch Fehlerschutz- oder Fehlerüberdeckungsverfahren zu vermindern, aber diese erfordern in den meisten Fällen einen hohen elektronischen Schaltungsaufwand und beanspruchen zudem auch noch vielfach Speicherfläche, z. B. auf einem Magnetband, zur Mitübertragung von Paritätsbits oder dergleichen. Zudem setzt die Wirksamkeit der oben angegebenen Verfahren voraus, daß die Fehler im Datenstrom vollständig erkannt werden. Dies ist nicht in allen Fällen gegeben. Es besteht daher ein Bedürfnis nach einem Verfahren und einer Schaltungsanordnung zur Messung der Zuverlässigkeit eines gegebenen Übertragungskanals.

Aus der Zeitschrift "Journal of the SMPTE, Vol. 70, Febr. 1961, S. 85 bis 89" ist schon eine Einrichtung zur Messung von Magnetband-Parametern bekannt, mit der unter anderem auch die Anzahl und Eigenschaften von Fehlstellen, sogenannten Drop-Outs, der magnetischen Beschichtung gemessen werden. Die bekannte Einrichtung ist dazu mit Magnetköpfen zur Aufzeichnung eines unmodulierten FM-Trägers und zusätzlichen zur gleichzeitigen Abtastung dieses aufgezeichneten Trägers ausgerüstet. Drop-Outs werden nach der Demodulation bei der Wiedergabe des Trägersignals erkannt, wobei eine Begrenzerschaltung, Länge und Amplitudencharakteristik bestimmt. Ein elektronischer Zähler zeigt die Gesamtzahl von Fehlstellen während einer vorgegebenen Zeitspanne oder Bandlänge an. Die bekannte Einrichtung ist zur Feststellung und Zählung von Signalausfällen geeignet, sie ist jedoch nicht in der Lage, fehlerhafte übertragene codierte Signale zu erkennen und anzuzeigen.

Aus der DE 20 36 623 A1 ist ein Verfahren und eine Vorrichtung zum Prüfen von Magnetaufzeichnungsbändern bekannt, bei dem zur Überprüfung digitale Prüfsignale aufgezeichnet und unmittelbar danach abgelesen werden. Irgendein Ausfall in dem Band wird durch die Ableseköpfe aufgrund einer Abnahme des Signalpegels festgestellt und der Bereich dieses Ausfalls registriert. Auch dieses bekannte Verfahren ist nicht geeignet, über die Feststellung von Signalausfällen hinaus weitere Übertragungsfehler eines Übertragungskanals festzustellen und anzuzeigen.

Weiterhin ist aus der DE 25 48 747 A1 eine Vorrichtung zur Ableitung eines Fernseh-Qualitätsparameters aus einem Einfügungsprüfsignal bekannt, welches in regelmäßigen Abständen während der Teilbild-Austastperioden eines Fernsehsignals wiederholt wird. Bei dieser bekannten Vorrichtung müssen jedoch auf der Empfängerseite die übertragenen analogen Prüfsignale zunächst mit einem Analog/Digital-Umsetzer analog/digital-gewandelt werden, um den gewünschten Qualitätsparameter mit einem digital arbeitenden elektronischen Rechner zu berechnen.

Der Erfindung liegt die Aufgabe zugrunde, bei einem Verfahren der eingangs genannten Art alle durch den Übertragungsvorgang verursachten Fehler in den empfangenen digital codierten Signalen zu erfassen und die Fehlerrate in numerischer Form darzustellen.

Die Lösung dieser Aufgabe erfolgt mit den im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmalen.

Das erfindungsgemäße Verfahren hat den Vorteil, daß alle zwischen Aufzeichnung und Wiedergabe liegenden Fehler in den digital codierten Datensignalen eines Übertragungskanals erfaßt werden. Als weiterer Vorteil ist anzusehen, daß der Mittelwert der festgestellten Wortfehlerrate über einen bestimmten Zeitraum auf einem numerischen Display dargestellt wird.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist, daß fortlaufend eine Mittelwertbildung der Fehlerrate erfolgt und der Wert auf einer Anzeige-Einrichtung in festgelegten Taktraten angezeigt wird. Weiter ist vorteilhaft, daß die Messung der Fehlerrate auf die Länge der aktiven Zeilen eines Fernsehbildes beschränkt werden kann.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt

Fig. 1 als vereinfachtes Blockschaltbild die we­ sentlichen Grundzüge der Erfindung,

Fig. 2 in der Darstellung als Blockschaltbild ein Ausführungsbeispiel einer Schaltungs­ anordnung gemäß der Erfindung,

Fig. 3 ebenfalls als Blockschaltbild ein anderes Ausführungsbeispiel einer erfindungsgemäßen Schaltung.

Die prinzipielle Wirkungsweise des erfindungsge­ mäßen Verfahrens und der grundsätzliche Aufbau der Schaltungsanordnung zu dessen Durchführung soll anhand der Fig. 1 erläutert werden. Der mit 2 be­ zeichnete Bitstrom besteht aus einer Folge serieller Worte zu je 8 Bit. Im vorliegenden Ausführungsbei­ spiel sei ein Wortfehler durch "logisch 1" von 8 Bit eines Wortes verabredet worden. Ein Komparator 3 weist somit 8 Eingänge für die 8 bitparallelen Worte eines digitalen Videosignals auf und prüft auf "lo­ gisch 1". Wenn der Komparator 3 von den anliegenden Worten "logisch 1" erkennt, erzeugt er an seinem Ausgang ein Signal, beispielsweise auf einem "1"- Pegel, als Kennzeichen für einen Wortfehler. Dieses Signal wird während der Durchlaßzeit einer Torschal­ tung 4 auf einen Zähler 5 geführt. Eine Zeitbasis­ steuerung 6 erzeugt aus einer zugeführten V-Impuls­ reihe ein Steuersignal, welches beispielsweise für den Zeitraum von 20 Vertikal-Perioden das Tor 4 über die Steuerleitung 7 öffnet und auch die Zählperiode des Zählers 5 bestimmt. Gleichzeitig können durch entsprechende Gestaltung der Ausgangsimpulse der Zeitbasissteuerung 6 die Horizontal- und Verti­ kalsynchronimpulse ausgetastet werden. Die darin enthaltenen Wortfehler werden daher nicht gezählt.

Die Schaltung nach Fig. 2 enthält eine Teilerstufe 10, deren Eingang über eine Leitung 11 Vertikalsynchron­ impulse zugeführt werden. Der Ausgang der Teiler­ stufe 10 ist mit dem Eingang einer Zählstufe 12 ver­ bunden. Die am Ausgang der Zählstufe 12 auftretenden Impulse werden einer Impulsformerstufe 13 zugeführt, deren einer Ausgang mit dem Rücksetzeingang eines BCD-Zählers 14 und deren anderer Ausgang mit einer Anzeige-Einrichtung 15 verbunden ist. Ein UND-Gatter 16 ist mit einem Eingang 17 mit einer Wortfehlererken­ nungsschaltung verbunden, die bei 18 angedeutet ist, und mit seinem anderen Eingang 19 unter Zwischenschal­ tung monostabiler Kippstufen 20 und 21 mit einer Quelle 22, welche ein horizontalfrequentes Taktsignal liefert.

Die Schaltungsanordnung nach der Fig. 3 enthält einen Binärzähler 30, dem über die Leitung 31 die von der (nicht dargestellten) Wortfehler-Erkennungsschaltung festgestellten Wortfehler zugeführt werden. Am Aus­ gang des Binärzählers 30 steht als Folge eines jeden eingehenden Wortfehlers ein acht Bit breites, seriel­ les, Signal an, das, wie bei 32 angedeutet, auf 16 Bit Breite gebracht, dem Eingang A eines digitalen Addie­ rers 33 zugeführt wird. Der Summenausgang des digi­ talen Addierers 33 ist mit dem Eingang eines Zwi­ schenspeichers 34 verbunden, dessen Ausgang von 16 Bit Breite auf den Eingang B des Addierers 33 rückgeführt ist. Der Speicherinhalt des Zwischenspeichers 34 wird weiter einem Binär/BCD-Konverter 35 zur Umwandlung in ein BCD-codiertes Signal zugeleitet. Der Ausgang des Binär/BCD-Konverters ist mit dem Zähleingang eines Displays 36 verbunden. Eine Steuerung 37 erhält an den beiden Eingängen 38, 39 H- und V-synchrone Im­ pulse und erzeugt daraus Rücksetzimpulse auf der Leitung 40 für den Binärzähler 30, auf der Leitung 41 für den Zwischenspeicher 34 und Wechselimpulse für die Anzeige-Einrichtung 36.

Die Wirkungsweise der in der Zeichnung dargestellten Schaltungsanordnungen ist folgende: In Fig. 2 dient der BCD-Zähler 14 zur fortlaufenden Zählung der bei 18 eingehenden Wortfehler. Zur praxisgerechten Dar­ stellung der während der Dauer der aktiven Zeile auf­ tretenden Fehlerrate werden mittels der Kippstufen 20, 21 Bereiche um die horizontalfrequenten Austast­ lücken ausgetastet. Am Ausgang des UND-Gatters 16 erscheint daher nur dann ein Signal, wenn am Ein­ gang 17 ein Wortfehler ansteht und am Ausgang 19 ein außerhalb der Austastung auftretendes Signal erscheint. Nur solche Wortfehler werden dem BCD- Zähler 14 zugeführt und von diesem registriert. Der Zählerinhalt wird fortlaufend der Anzeige- Einrichtung 15 zur Übernahme angeboten. Damit nun nicht bei jedem auftretendem Wortfehler die Anzeige der Anzeige-Einrichtung 15 wechselt, wird aus den auf der Leitung 11 eingehenden V-Impulsen im Teiler 10 ein 2 V-frequentes Signal gewonnen, das die Zählstufe 12 speist. Die Zählstufe 12 ist so eingerichtet, daß an ihrem Ausgang jeweils einer vorbestimmten Anzahl eingehender 2 V-Impulse ein Ausgangssignal erscheint. Beispielsweise ist es denkbar, nach jeweils zehn eingehenden 2 V-Impulsen ein Ausgangssignal zu gewinnen. Diese ausgehenden Signale von der Zählstufe 12 werden einer Impuls­ formerstufe 13 zugeleitet, welche in geeigneter Reihenfolge daraus einen Übernahme-Impuls für den Zwischenspeicher in der Anzeige-Einrichtung 15 und einem Rücksetz-Impuls für den BCD-Zähler 14 formt. Auf der Anzeige-Einrichtung 15 ist also die Fehlerrate über jeweils zehn Vollbilder angezeigt.

Soll die Fehlerrate für jedes Vollbild oder auch für beispielsweise 100 Vollbilder dargestellt wer­ den, so genügt es, die Teilungsverhältnisse der Zähler entsprechend zu ändern.

Die Bildung des Mittelwertes der gemessenen Fehler­ rate erfolgt in der Schaltungsanordnung nach Fig. 3 durch die Anordnung des digitalen Addierers 33 zwi­ schen dem Binärzähler 30 zur Zählung der bei 31 ein­ gehenden Wortfehler und dem Zwischenspeicher 34. Aus den bei 31 in den Binärzähler 30 eingehenden Wort­ fehlersignalen wird ein 8 Bit breites Ausgangssignal gebildet und zum Eingang A des Addierers 33 geführt. Zur Ergänzung des 8 Bit breiten Signals auf ein 16 Bit breites Signal wird dieses durch Hinzufügen eines konstanten, 8 Bit breiten, Signals ergänzt. Das 16 Bit breite Signal vom Summenausgang des Addierers 33 gelangt zum Zwischenspeicher 34 und wird von dessen Ausgang zum Eingang B des Addierers 33 rückgeführt. Der Inhalt des Zwischenspeichers 34 wird im Binär-BCD- Wandler 35 in ein BCD-codiertes Signal umgewandelt und auf der Anzeige-Einrichtung 36 dargestellt. Aus den bei 38, 39 eingehenden horizontal- und vertikalfre­ quenten Signalen wird in der Steuer-Einrichtung 37 ein 2 V-frequentes Signal auf der Leitung 41 zur Taktung des Zwischenspeichers 34 gebildet. Ferner wird über die Leitung 42 die Anzeige-Einrichtung 36 von der Steuerung 37 in einem vorgegebenen Takt, welcher eine ausreichende Lesbarkeit der wechselnden Anzeigewerte ermöglicht, angesteuert.

Das erfindungsgemäße Verfahren kann besonders vor­ teilhaft zur Ermittlung der Fehlerrate von auf Ma­ gnetband aufgezeichneten digitalen Videosignalen eingesetzt werden. Dabei können zur Fehlerbestim­ mung Digitalwerte herangezogen werden, die ver­ einbarungsgemäß in dieser Form im übermittelten Videosignal nicht vorgesehen sind. Beispielsweise kann das obere Ende der Grauskala durch ein digi­ tales Wort der Form 1111 1111 gekennzeichnet sein. Wird nun von der Erkennungsschaltung ein digitales Wort der Form 1111 1111 erkannt, so bedeutet dies, daß ein Fehler vorliegt und der Komparator gibt ein Signal am Ausgang ab, das gezählt wird, wenn es innerhalb der Periode der aktiven Zeile auf­ tritt.

Claims (6)

1. Verfahren zur Messung der Fehlerrate digital codierter Signale,
bei welchem senderseitig die digital codierten Signale als Prüfsignal einem Übertragungskanal zugeführt werden und
bei welchem empfängerseitig die übertragenen digital codierten Signale ausgewertet werden,
dadurch gekennzeichnet,
daß dem Übertragungskanal ein Prüfsignal in Form eines digitalen Videosignals zugeführt wird und
daß im Prüfsignal enthaltene Wortfehler über n Bildperioden aufsummiert und auf einer Anzeige-Einrichtung sichtbar gemacht werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die Wortfehler durch einen Komparator er­ faßt werden, der beim Abweichen der Wertigkeit min­ destens eines Bits in einem Wort des digitalen Vi­ deosignals ein Ausgangssignal liefert.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die Summe der Wortfehler durch die An­ zahl der n Bildperioden dividiert als Mittelwert der Fehlerhäufigkeit pro Bildperiode zwischengespeichert und auf der Anzeige-Vorrichtung angezeigt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Messung der Feh­ lerrate auf die Dauer aktiver Zeilen eines Fern­ sehbildes beschränkt wird.

5. Schaltungsanordnung zur Durchführung des Ver­ fahrens nach einem der Ansprüche 1 bis 4, gekenn­ zeichnet durch einen Zwischenspeicher (14, 34) zum Aufsummieren der innerhalb einer Zählperiode auftretenden Fehler im Bitstrom und durch eine Anzeige-Einrichtung (15, 36) am Ausgang des Zwi­ schenspeichers zur Anzeige der Fehlerrate.

6. Schaltungsanordnung nach Anspruch 5, gekenn­ zeichnet durch eine digitale Addierstufe (33), deren einer Eingang (A) mit dem Ausgang eines Binärzählers (30) zur Zählung der Fehler im Bit­ strom und deren Ausgang mit dem Eingang eines Zwischenspeichers (34) verbunden ist und durch die Rückführung des Signalstroms vom Ausgang des Zwischenspeichers (34) zu dem zweiten Ein­ gang (B) der digitalen Addierstufe (33).