DE3038185A1 - Verfahren zur herstellung von aetzmustern - Google Patents

Verfahren zur herstellung von aetzmustern

Info

Publication number
DE3038185A1
DE3038185A1 DE19803038185 DE3038185A DE3038185A1 DE 3038185 A1 DE3038185 A1 DE 3038185A1 DE 19803038185 DE19803038185 DE 19803038185 DE 3038185 A DE3038185 A DE 3038185A DE 3038185 A1 DE3038185 A1 DE 3038185A1
Authority
DE
Germany
Prior art keywords
workpiece
ions
tungsten
plasma etching
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803038185
Other languages
English (en)
Other versions
DE3038185C2 (de
Inventor
Haruhiko Takarazuka Hyogo Abe
Sotoju Osaka Hyogo Asai
Yoji Nishinomiya Hyogo Mashiko
Kazuo Amagasaki Hyogo Mizuguchi
Sumio Tokyo Nomoto
Hirozo Takano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3038185A1 publication Critical patent/DE3038185A1/de
Application granted granted Critical
Publication of DE3038185C2 publication Critical patent/DE3038185C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

MITSUBISHI DENKI KABUSHIKI KAISHA
TOKIO, JAPAN
FAM-4896
VERFAHREN ZUR HERSTELLUNG VON ÄTZMÜSTERN
Die Erfindung betrifft ein Verfahren zur Herstellung von Ätzmustern, die beispielsweise bei einem Verfahren zur Herstellung von Halbleiterelementen benutzt werden*
Ein bekanntes Verfahren zur Ausbildung feiner Ätzmuster ist in den Figuren 1 bis 4 veranschaulicht,- Wenn bei dem Verfahren gemäß Figur 1 eine auf einer Siliziumoxidschicht 1 ausgebildete polykristalline Siliziumschicht 2 in ein feines Muster oder Schema überführt werden soll, wird nach dem Auftragen eines positiven Photoresistmaterials 3 auf die polykristalline Siliziumschicht 2 das Photoresistmaterial 3 durch eine vorgegebene (nicht dargestellte) Photomaske hindurch in Pfeilrichtung 4 an den dem feinen Muster entsprechenden Stellen belichtet. Danach wird chemisch entwickelt, wobei nur das gehärtete Photoresistmaterial 3
13 0 017/0761
an den belichteten Stellen bzw. Bildbezirken zurückbleibt. Unter Verwendung dieses Photoresistmaterials 3 als Maske wird hierauf die polykristalline Siliziumschicht 2 entsprechend Figur 3 weggeätzt, wobei nach der chemischen Abtragung des restlichen Photoresistmaterials 3 das gewünschte feine Muster gemäß Figur 4 in der polykristallinen Siliziumschicht 2 entstanden ist.
Nachteilig an diesem bekannten Verfahren ist jedoch, daß es zahlreiche Arbeitsgänge erfordert und infolge der Verwendung eines Photoresistmaterials als Muster-Ätzmaske kompliziert ist. Gemäß Figur 2 ergeben sich außerdem durch die Belichtung und das Entwickeln des Photoresistmaterials Maßabweichungen im gebildeten Muster, da das entstandene Photoresistmaterialmuster nicht ausreichend scharf begrenzt ist und somit dem Musterfeinheitsgrad Grenzen setzt. Schließlich besteht dabei u.a. das mit der chemischen Behandlung unter Verwendung eines Photoresistmaterials verbundene Problem einer Verunreinigung.
Aufgabe der Erfindung ist somit insbesondere die Schaffung eines einfachen, genau arbeitenden Verfahrens zur Herstellung von auch sehr feinen Ätzmustern, bei welchem zudem jegliche Verunreinigung des Werkstücks vermieden wird.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale und Maßnahmen gelöst.
Beim erfindungsgemäßen Verfahren werden Ionen eines Metalls, das in Gegenwart von Sauerstoff beim Plasmaätzen passiv wird, in ausgewählte Bereiche der Oberfläche eines Werkstücks implantiert, worauf das Werkstück mit einem mit Sauerstoff vermischten Ätzgas einer Plasmaätzung unterworfen wird, wobei die passivierte Schicht als Maske wirkt und ein Muster geformt wird.
130017/0761
Im folgenden ist ein bevorzugtes Ausführungsbeispiel der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 bis 4 graphische Darstellungen der Verfahrensschritte bei einem bekannten Verfahren zur Herstellung eines feinen Ätzmusters und
Fig. 5 und 6 graphische Darstellungen der Verfahrensschritte beim erfindungsgemäßen Verfahren zur Herstellung feiner Ätzmuster.
In den Figuren sind einander entsprechende Teile mit jeweils gleichen Bezugsziffern bezeichnet.
Die Figuren 1 bis 4 sind eingangs bereits erläutert worden.
In einem speziellen Ausführungsbeispiel des erfindungsgemäßen Verfahrens werden in ein Werkstück mit einer polykristallinen Siliziumschicht 2 auf einem Siliziumoxid-Substrat 1 in Pfeilrichtung 5 (vgl. Fig. 5) mustergerecht Ionen implantiert, wobei auf der Oberfläche der polykristallinen Siliziumschicht 2 ein gewünschtes Muster ausgebildet wird. Das Ionenmuster auf der Schicht 2 kann nach einem beliebigen geeignetem. Verfahren ausgebildet warden; bevorzugt erfolgt die Musterbildung jedoch durch Ionenstrahlabtastung in dem auszubildenden Muster oder Schema. Bei den zu implantierenden Ionen handelt es sich vorzugsweise um Wolframionen, da Wolfram beim anschließenden Plasmaätzen einen Passivator zu bilden vermag. Andere, erfindungsgemäß anwendbare Metalle sind Niob 'und Zinn. Alle diese Metalle bilden bekanntlich in Gegenwart von Sauerstoff einen Passivator, der bei der Plasmareaktion inaktiv bzw. inert ist. Das mit Ionen gespickte Werkstück kann in seiner Oberfläche vorzugsweise eine
aufweisen.
16 weise eine Wolframionenkonzentration von etwa 10 Atome/cm
130017/0761
Das so gespickte Werkstück wird sodann einer Plasmaätzung mit einem ein Gemisch aus CF. und Sauerstoff enthaltenden Köaktionsgas unter üblichen Plasmaätzbedingungen unterworfen. Bei diesem Ätzvorgang wird das in die Werkstückoberfläche, implantierte Metall, vorzugsweise Wolfram, aufgrund der Bildung von WCU durch Oxidation des Wolframs durch den im Plasmareaktionsgas enthaltenen Sauerstoff in den passiven Zustand versetzt. Die :Wolframschicht ist in ihrem passiven Zustand gegenüber einer Plasmaätzung inaktiv bzw. passiv, so daß sie als Maske für den Ätzvorgang zu dienen vermag. Infolgedessen bleibt der mit der passiven Wolframoxidschicht 6 bedeckte Teil der polykristallinen Siliziumschicht 2 ungeätzt, während die sonstigen, dem Plasmaätzgas -ausgesetzten Stellen der Siliziumschicht in an sich bekannter Weise weggeätzt werden und demzufolge gemäß Fig. 6 auf dem Siliziumoxid-Substrat 1 ein aus der polykristallinen Siliziumschicht 2 bestehendes Muster geformt wird.
Die restliche Passivierungsschicht 6 kann je nach dem Verwendungszweck des Werkstücks auf diesem belassen oder entfernt werden.
Dasselbe Plasmaätzgas kann benutzt werden, wenn anstelle der Wolframionen Niob- oder Zinnionen eingesetzt, d.h. implantiert werden und das Werkstück aus polykristallinein Silizium besteht. Der entstehende Passivator ist in diesem Fall Nioboxid bzw. Zinnoxid.
Wenn ein Werkstück aus Aluminium geätzt werden soll, sollte als Plasmareaktionsgas ein Gasgemisch aus CCl. und Sauerstoff eingesetzt werden. Bei einem SiO--Werkstück sollte ein Ätzgasgemisch aus C-,FR und Sauerstoff verwendet werden. In allen genannten Fällen handelt es sich bei den in die Werkstückoberfläche implantierten Metallionen um Wolfram-, Niob- oder Zinn-, insbesondere Wolframionen.
130017/0761
Beim vorstehend beschriebenen Verfahren gemäß der Erfindung werden also Ionen eines Metalls, das einen Passivator für das Plasmaätzen zu bilden vermag, mustergerecht in den Oberflächenbereich eines Werkstücks implantiert, worauf das Werkstück unter Heranziehung der Metallionen-Spickschicht als Maske mit einem mit Sauerstoff vermischten Ätzgas einer Plasmaätzung unterworfen wird, Hierbei lassen sich feine Muster mit hohem Genauigkeitsgrad leicht, einfach und in einer kleineren Zahl von Arbeitsgängen als bisher ausbilden. Da hierbei kein Photoresistmaterial verwendet wird, braucht keine gesonderte chemische Behandlung durchgeführt zu werden, so daß die Bearbeitung des Werkstücks ohne Verunreinigung desselben erfolgen kann.
130017/0781
Leerserfe

Claims (7)

  1. Mitsubishi Denki Kabushiki Kaisha
    Tokio, Japan
    FAM-4896
    1 0, ORt. 1980
    PATENTANSPRÜCHE
    /l/Verfahren zur Herstellung von Ätzmustern, dadurch gekennzeichnet, daß die Oberfläche eines Werkstücks mustergerecht mit Ionen eines Metalls,das in Gegenwart von Sauerstoff einen Passivator für das Plasmaätzen zu bilden vermag, gespickt und das mit den Metallionen gespickte Werkstück mit einem mit Sauerstoff vermischten Ätzgas einer Plasmaätzung unterworfen wird.
  2. 2.Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Werkstück aus polykristallinem Silizium verwendet wird.
  3. 3.Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß das zu ätzende Werkstück auf einem Siliziumoxid-Substrat geformt ist.
    130017/0761
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Ätzgas ein Gasgemisch aus CF^ und Sauerstoff verwendet wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die in das Werkstück zu implantierenden Metallionen aus Wolfram-, Niob- oder
    Zinnionen bestehen.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    daß das Werkstück aus Aluminium besteht, daß Wolfram-, Niob- oder Zinhionen implantiert werden und daß als Plasmaätzgas CCl, verwendet wird.
  7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Werkstück aus Siliziumdioxid besteht, daß Wolfram-, Niob- oder Zinnionen implantiert werden und daß als Plasmaätzgas C3Fg verwendet wird.
    130017/076 1
DE3038185A 1979-10-13 1980-10-09 Verfahren zum Ätzen eines Musters aus einer Schicht Expired DE3038185C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13389679A JPS5656636A (en) 1979-10-13 1979-10-13 Processing method of fine pattern

Publications (2)

Publication Number Publication Date
DE3038185A1 true DE3038185A1 (de) 1981-04-23
DE3038185C2 DE3038185C2 (de) 1985-10-24

Family

ID=15115633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3038185A Expired DE3038185C2 (de) 1979-10-13 1980-10-09 Verfahren zum Ätzen eines Musters aus einer Schicht

Country Status (3)

Country Link
US (1) US4377734A (de)
JP (1) JPS5656636A (de)
DE (1) DE3038185C2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
JPS59184528A (ja) * 1983-04-04 1984-10-19 Mitsubishi Electric Corp 薄膜のパタ−ン形成方法
JPS6022321A (ja) * 1983-07-18 1985-02-04 Mitsubishi Electric Corp Ｘ線露光用マスクのマスクパタ−ン形成方法
US4554728A (en) * 1984-06-27 1985-11-26 International Business Machines Corporation Simplified planarization process for polysilicon filled trenches
US4601778A (en) * 1985-02-25 1986-07-22 Motorola, Inc. Maskless etching of polysilicon
DE3682395D1 (de) * 1986-03-27 1991-12-12 Ibm Verfahren zur herstellung von seitenstrukturen.
US5186788A (en) * 1987-07-23 1993-02-16 Matsushita Electric Industrial Co., Ltd. Fine pattern forming method
US4880493A (en) * 1988-06-16 1989-11-14 The United States Of America As Represented By The United States Department Of Energy Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication
US4968552A (en) * 1989-10-13 1990-11-06 International Business Machines Corp. Versatile reactive ion etch barriers from polyamic acid salts
US5236547A (en) * 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process
JP3002419U (ja) * 1994-03-28 1994-09-27 株式会社田原大 帯 地
DE19901210A1 (de) * 1999-01-14 2000-07-27 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1228528B1 (de) 1999-09-10 2014-08-13 Oerlikon USA Inc. Prozess und anordnung zur herstellung magnetischer pole
US6547975B1 (en) 1999-10-29 2003-04-15 Unaxis Usa Inc. Magnetic pole fabrication process and device
JP2002025986A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd ドライエッチング方法
US20050100673A1 (en) * 2002-05-22 2005-05-12 Ulrich Schoof Method for the surface treatment of a doctor element
US6863930B2 (en) 2002-09-06 2005-03-08 Delphi Technologies, Inc. Refractory metal mask and methods for coating an article and forming a sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615935A (en) * 1967-05-22 1971-10-26 Westinghouse Electric Corp Fabrication of semiconductor devices utilizing bombardment-enhanced etching of insulating layers
DE2808701A1 (de) * 1977-03-07 1978-09-14 Ibm Verfahren zum herstellen von metallisierungsmustern

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) * 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3808068A (en) * 1972-12-11 1974-04-30 Bell Telephone Labor Inc Differential etching of garnet materials
JPS52128066A (en) * 1976-04-20 1977-10-27 Matsushita Electronics Corp Manufacture of semiconductor device
US4057895A (en) * 1976-09-20 1977-11-15 General Electric Company Method of forming sloped members of N-type polycrystalline silicon
US4074139A (en) * 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4092209A (en) * 1976-12-30 1978-05-30 Rca Corp. Silicon implanted and bombarded with phosphorus ions
DE2717400C2 (de) * 1977-04-20 1979-06-21 Gesellschaft Fuer Schwerionenforschung Mbh, 6100 Darmstadt Ätzverfahren zur Herstellung von Strukturen unterschiedlicher Höhe
JPS5461477A (en) * 1977-10-26 1979-05-17 Cho Lsi Gijutsu Kenkyu Kumiai Method of machining by electron beam or ion beam irradiation
JPS5531154A (en) * 1978-08-28 1980-03-05 Hitachi Ltd Plasma etching apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615935A (en) * 1967-05-22 1971-10-26 Westinghouse Electric Corp Fabrication of semiconductor devices utilizing bombardment-enhanced etching of insulating layers
DE2808701A1 (de) * 1977-03-07 1978-09-14 Ibm Verfahren zum herstellen von metallisierungsmustern

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Solid State Technology", April 1979, S. 109-116 *

Also Published As

Publication number Publication date
DE3038185C2 (de) 1985-10-24
JPH0122728B2 (de) 1989-04-27
US4377734A (en) 1983-03-22
JPS5656636A (en) 1981-05-18

Similar Documents

Publication Publication Date Title
DE3038185A1 (de) Verfahren zur herstellung von aetzmustern
DE2624832C3 (de) Verfahren zum Herstellen von Lackmustern
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE3037876C2 (de)
DE1614999B2 (de) Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
DE3030653A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1622333A1 (de) Herstellungsverfahren fuer eine Maske zum Herstellen einer Maskierung
DE2024608B2 (de) Verfahren zum Atzen der Oberfläche eines Gegenstandes
DE2430859C3 (de) Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat
EP1040916B1 (de) Verfahren und Vorrichtung eines Druckwerkzeugs
DE2452326A1 (de) Verfahren zur herstellung einer aetzmaske mittels energiereicher strahlung
DE2535156B2 (de) Verfahren zur herstellung einer schicht mit vorgegebenem muster von bereichen geringerer schichtdicke und verwendung der schicht als maske bei der dotierung
DE3424329A1 (de) Verfahren zum herstellen von masshaltigen titanstrukturen
EP0499830A2 (de) Ätzlösung für nasschemische Prozesse der Halbleiterherstellung
DD250400A1 (de) Schablonenabbildungsverfahren zur verringerung des strukturrasters
DE2529865C2 (de) Wäßrige Ätzlösung zum selektiven Ätzen von Siliciumdioxidschichten auf Halbleiterkörpern
DE2532608A1 (de) Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung
DE10215193B4 (de) Verfahren zur Kompensation von Streu-/Reflexionseffekten in der Teilchenstrahllithographie
EP0132823B1 (de) Verfahren zum Herstellen von masshaltigen Strukturen mit hohem Aspektverhältnis im 1 Millimikron-Bereich und darunter für die Mikroelektronik und Anwendung dieses Verfahrens zur Herstellung einer Röntgenabsorbermaske
EP0250611A1 (de) Verfahren zum Entfernen einer strukturierten Maskierungsschicht
DE3225963A1 (de) Verfahren zur strukturierung von polyimideschichten auf halbleitersystemen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: KERN, R., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee