DE3031534C2

DE3031534C2 - Impedanzmessende Anordnung in einem Impedanzschutz

Info

Publication number: DE3031534C2
Application number: DE3031534A
Authority: DE
Inventors: Leif Dipl.-Ing. Sala Eriksson
Original assignee: ASEA AB
Current assignee: ABB Norden Holding AB
Priority date: 1979-08-30
Filing date: 1980-08-21
Publication date: 1984-10-11
Also published as: SE418035B; CH662909A5; GB2064241A; SE7907212L; US4352136A; GB2064241B; CA1143008A; DE3031534A1; FR2464480A1; YU214880A; FR2464480B1; BR8005500A

Description

Die Erfindung betrifft eine impedanzmessende Anordnung in einem Impedanzschutz gemäß dem Oberbegriff des Anspruchs 1. Eine solche Anordnung ist beispielsweise aus der SE-PS 3 5Ö407 oder der DE-PS 23 51 872 bekannt.

Die bekannten Anordnungen haben unter anderem den Nachteil, daß sich eine Störung in den Eingangssignalen direkt auf den Ausgang übertragen kann, was eine nichtselektive Auslösung zur Folge hat.

Ferner erfordert die Bestimmung *on Wirkwiderstand und Blindwiderstand in separaten Kreisen bei verschiedenen Meßvorgängen einen großen Aufwand an Schaltungselementen zur Ableitung und Koordinierung der betreffenden Funktion.

Wenn man zur Verminderung der genannten Störungen integrierende Phasenkompensatoren verwendet, so beeinflussen die Integrationen das Aussehen der Ansprechcharakteristik, was zu hohen Genauigkeitsansprüchen an die zeitbestimmenden Schaltungselemente führt. Außerdem wirken die Integrationen bei verzerrten Meßsignalen stark erhöhend auf die Ansprechzeit.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art zu entwickeln, bei der die vorgenannten Nachteile im wesentlichen beseitigt sind.

Zur Lösung dieser Aufgabe wird eine impedanzmessende Anordnung nach dem Oberbegriff des Anspruchs 1 vorgeschlagen, die erfindungsgemäß die im kennzeichnenden Teil des Anspruches 1 genannten Merkmale hat.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen genannt.

Neben der Vermeidung der eingangs genannten Nachteile bekannter Anordnungen hat die Anordnung nach der Erfindung außerdem den Vorteil, daß man die aus der dreiphasigen Starkstromleitung zu gewinnenden Signale ohne komplizierte phasendrehende Glieder erhalten kann. Ein weiterer Vorteil besteht darin, daß eine sehr flexible und genaue Einstellung der Ansprechwerte der Anordnung leicht durchführbar ist, indem man einfach den Wirkwiderstand und den Blindwider-Stand einnr Modellimpedanz verändert, die auf bekannte Weise in den Stromkreisen angeordnet ist.

Anhand der Figuren soll die Erfindung näher erläutert werden. Es zeigt

F i g. 1 eine logische Schallung, die ein erstes Ausführungsbeispiel einer impedanzmessenden Anordnung gemäß der Erfindung darstellt,

Fig.2 ein zweites Ausführungsbeispiel einer impelanzmessenden Anordnung gemäß der Erfindung,

F i g. 3 ein Zeigerdiagramm, aus dem der aktive Impelanzbereich für die Anordnung gemäß F i g. 1 hervorjeht

Fig.4 den zeitlichen Verlauf der an verschiedenen ³unkten, die durch in Kreise gesetzte Zahlen kenntlich gemacht sind, auftretenden Signale, wobei ein innerer Fehler gemäß F i g. 3 angenommen wird,

Fig.5 anhanH des Zeigerdiagramms das Ansprechprinzip für eine impedanzmessende Anordnung nach der Erfindung bei einem äußeren Fehler, während F i g. 3 die Verhältnisse bei einem inneren Fehler zeigt,

F i g. 6 die Signale bei einem äußeren davorliegenden Fehler gemäß F i g. 5,

F i g. 7 wie F i g. 6 die Signale bei einem äußeren davorliegenden Fehler, jedoch mit dem Unterschied, daß Störungen die weiter unten definierte Größe Uk beeinflussen. Man erkennt aus F i g. 7, daß gewisse Störungen zu einem fehlerhaften Ausgangssignal führen können, wenn man die logische Schaltung nach F i g. 1 dahin vereinfacht, daß man die Verzögerungsz^iten ii und h zu Null macht.

F i g. 8 die Signale unter denselben Bedingungen wie in F i g. 7, jedoch mit geeigneten Werten für die Verzögerungszeiten fi und ti wodurch die Gefa.hr eines durch die obengenannten Störungen verursachten fehlerhaften Ausgangssignals beseitigt ist.

F i g. 9 ein Beispiel für die Anordnung der Modellimpedanz. F i g. 3 zeigt den Zusammenhang zwischen verschiedenen Wechselspannungsgrößen, welche für die Funktion der in F i g. 1 gezeigten Anordnung maßgebend sind, wobei die verwendeten Buchstabensymbole folgende Größen bzw. diesen proportionale Größen darstellen:

7 Strom in einem Fehlerkreis

7? Spannung des Fehlerkreises

Up Spannung zur Richtungsbestimmung. Sie ist so gewählt, daß sie normalerweise der Spannung 7? um 90° nacheilt. Wenn 77 beispielsweise eine Phasenspannung in einem Drehstromnetz ist, so erhält man 77_P als Differenz aus den beiden übrigen Phasenspannungen.

TZk Spannungsabfall an einer in den Stromkreis gelegten Modellimpedanz Ik = R+jX, deren Wirkwiderstand (Realteil) und Blind wide; stand (Imaginärteil) variierbar sind, so daß der angestrebte Schutzbereich eingestellt werden kann.

7?? Realteil von TZ_k.

TX Imaginärteil von TZ_x, der 90° vor 7 und 77? hereilt.

77* kompensierte Meßspannung, d. h. die vektorielle Differenz zwischen der Spannung im Fehlerkreis und dem Spannungsfall an der Modellimpedanz. 777772

Durch den »Strich« über den Größen wird ausgedrückt, daß es sich um Vektoren handelt.

Wechselstromgrößen entsprechend 7,77und U_p erhält man direkt aus dem Starkstromnetz über Zwischentransformatoren, und diese werden, genau wie die abgeleiteten Wechselstromgrößen JX und "D₄, Begrenzungsgliedern, meistens in Form von Operationsverstärkern zugeführt, durch die diese Größen in entsprechende, nur eine Information über die Polarität enthaltende Signale umgewandelt werden, wobei die logischen Niveaus »0« und »1« die jeweilige Polarität kennzeichnen. Diese Si gnale, die in Fig. 1 in Klammern gesetzt sind und die entsprechenden Wechselstromgrößen enthalten, werden je einem der Eingänge t, 2,3,4 der in F i g. 1 gezeigten logischen Schaltung zugeführt, die zusammen mit den genannten, in der Figur nicht dargestellter. Begren zungsgliedern eine Phasenkomparatoranordnung darstellt.

In Fig. 1 bezeichnen 21 und 21' zwei UND-Glieder, von denen jedes zwei Eingänge hat, von denen der eine negiert ist. Den Eingängen werden die Signale (1) ^und

ίο (Ok) zugeführt. Der Ausgang jedes UND-Gliedes 21 und 21' ist über ein Verzögerungsglied 22 bzw. 22' an einen Eingang eines mit vier Eingängen versehenen UND-Gliedes 23 bzw. 23' angeschlossen. Jedes Verzögerungsglied 22,22' verzögert das Eingangssignal um die Zeit fi, wenn das Eingangssignal von 0 nach 1 übergeht, und um eine Zeit fc. wenn das Eingangssignal von 1 auf 0 übergeht. Signale von kürzerer Dauer als ii werden nicht hindurchgelassen. Die Verzögerungszeit U wird größer als die Dauer der Störungen gewählt, die eventuell vorkommen können. Zweckmäßigerweise wird ii größer als 776, jedoch kleiner als 774 gewählt, wobei T die Periodendauer der Eingangssignale (I), (Γϊ), (Ü_P), (Dk) der logischen Schaltung ist Die Verzögerurgszeit ii wird vorzugsweise erheblich kleiner als ii gewählt Durch die Verzögerungszeit h erhält man ein Grenzmaß für eine Fehlerfunktion aufgrund einer Streuung durch Gliederverzög* rungen. Die UND-Glieder 23 und 23' sind an die Eingänge 1, 2, 3 der logischen Schaltung sowie an die Ausgänge 5 bzw. 8 der Verzögerungsglieder 22 und 22'

angeschlossen. Die Eingangssignale (IX), (D_p) und (\) sind direkt auf entsprechende Eingänge der UND-Glieer 23, 23' geschaltet, wobei beim UND-Glied 23 der Eingang für das Eingangssignal (IX) und beim UND-Glied 23' die Eingänge für die Eingangssignale (D_p) und

0) negiert sind. Der Ausgang 6 bzw. 9 jedes UND-Gliedes 23, 23' ist an den Eingang eines ihm zugeodneten ODER-Gliedes 24 bzw. 24', welches zwei Eingänge hat, angeschlossen. Der Ausgang jedes ODER-Gliedes 24 bzw. 24' ist an den einen Eingang eines ihm zugeordneten UND-Gliedes 25 bzw. 25', welches zwei Eingänge hat, angeschlossen. Diesen UND-Gliedern wird über der» zweiten Eingang das Signal 7Λ zugeführt. Die Ausgänge der UND-Glieder 25 und 25' sind einerseits an den zweiten Eingang des ihnen vorgeschalteten ODER-Gliedes 24 bzw. 24' angeschlossen und andererseits an je einen Eingang eines ODER-Gliedes 26. Diesem ODER-Glied ist ein Verzögerungsglied 27 nachgeschaltet, dessen Ausgang den Ausgang der in F i g. 1 gezeigten logischen Schaltung darstellt. Das Verzögerungsso glied 27 verursacht eine Einschaltverzögerung von der Dauer /j, was bedeutet, daß ein an die impedanzmessende Anordnung angeschlossener Schalter nur dann ein Unterbrechungssignal erhält, wenn das aktivierende Ausgangssignal der logischen Schaltung eine Dauer hat, die größer als h ist. Die Verzögerungszeit h wird größer als die berechnete Dauer der Störungen, jedoch häufig kleiner als 774 gewählt. Das Verzögerungsglied 27 arbeitet auch mit einer aufrechterhaltenden Verzögerung (4, die so groß gewählt ist, daß der Schalter imstande ist,

bo den fehlerhafter Leitungsabschnitt zu isolieren. Das Verzögerungsglied 27 verschiebt also nicht einfach den Impuls zeitlich. Vielmehr erscheint überhaupt kein Aus· gangssignal am Verzögerungsglied, wenn das 'Eingangssignal kürzer als die Verzögerungszeit U ist. Andere;-

b5 seits ist sichergestellt, daß das Ausgangssignal des Verzögerungsgliedcs mindestens die Länge von h hat. In entsprechender Weise arbeiten die Verzögerungsglieder 22 und 22'.

Die in Fig.4 gezeigten Signalkurven an den Eingängen 1, 2, 3 und 4 wurden mit Hilfe des Zeigerdiagrammes nach Fig.3 gewonnen, wobei die in bekannter Weise aus dem Zeigerdiagramm ableitbaren Sinuskurven durch mittels Begrenzungsgliedern erhaltbare Rechteckkurven ersetzt sind. Ganz oben in F i g. 4 ist die für die Abszisse geltende Zeitteilung dargestellt, die bestimmten Drehwinkeln der in F i g. 3 gezeigten Zeiger entspricht. Bei jeder Kurve entspricht die untere horizontale Linie dem logischen Niveau »0« und die obere atm logischen Niveau »1«. Die ODER-Glieder 24 und 24' bewirken eine Verlängerung des Signals an den Ausgängen 7 und tO. Die entsprechenden Kurven in F i g. 4 zeigen diese Verlängerungen als gestrichelte Abschnitte. Die Punkte, in denen die in F i g. 4 gezeigten Signale in Fig. 1 auftreten, sind in beiden Figuren durch im Kreise gesetzte Zahlen deutlich gemacht.

Aus Fig.4 geht hervor, daß die in Fig. 1 gezeigte impedanzmessende Anordnung bei dem in F i g. 3 gezeigten inneren Fehler am Ausgang 11 ein Signal abgibt.

Aus F i g. 6 geht hervor, daß die in F i g. 1 gezeigte impedanzmessende Anordnung bei einem äußeren Fehler gemäß F i g. 5 kein Signal am Ausgang 11 abgibt.

F i g. 7 zeigt die in F i g. 6 dargestellten Verhältnisse mit dem Unterschied, daß in der Größe U₁ zwei Störimpulse Sl und S 2 vorkommen. Um die Bedeutung der Einschaltverzögerungen fi und ij zu untersuchen, ist ferner vorausgesetzt, daß die Verzögerungsglieder 22, 22' und 27 ohne Einschaltverzögerung arbeiten, also fi-fj — O ist. Das Ergebnis ist. daß am Ausgang 11 ein falsches Signal auftritt, das eine unerwünschte Schalterauslösung bewirken kann. Wenn man die Verzögerungszeit h nicht Null, sondern größer als die Zeitdauer des am Ausgang 10 wirkenden Impulses gemacht hätte, d. h. größer als die Dauer des ersten Fehlerimpulses S1, so hätte der erste Impuls Pl am Ausgang 11 nicht auftreten können. Aus den Kurven geht hervor, daß die Länge des zweiten impulses FI am Ausgang il niehi von der Länge des entsprechenden Impulses am Eingang 4 bestimmt wird, sondern von dem Phasenwinkel zwischen den Größen an den Eingängen 2 und 3 und der Phasenlage des Störimpulses. Dies bedeutet, daß der Impuls PI eine bedeutend größere Länge als in dem in Fig.5 gezeigten Beispiel annehmen kann. Man muß damit rechnen, daß Impulslängen von ungefähr der halben Periodendauer des Netzstroms vorkommen können. Wenn man die Verzögerungszeit t_s so groß machen wollte, daß der am Ausgang 7 auftretende Impuls auch bei relativ großer Impulslänge daran gehindert werden kann, einen entsprechenden Impuls PI am Ausgang 11 zu erzeugen, so würde dies eine allzu große Reduktion der Schnelligkeit der impedanzmessenden Anordnung zur Folge haben.

F i g. 8 zeigt die entsprechenden Verhältnisse wie in F i g. 7, wobei lediglich die Verzögerungszeiten /i und ij nicht mehr Null sind, sondern geeignete Werte haben. Aus den Kurven gehl hervor, daß der zweite Störimpuls 52 nun keinen entsprechenden Impuls am Ausgang 11 erzeugen kann, da die Dauer des Störimpulses kleiner als die Einschaltverzögerung r, ist Die Einwirkung des Störimpulses Sl auf das Ausgangssignal 11 wird dadurch beseitigt, daß der für die Einschaltverzögerung /_t gewählte Wert größer als die Dauer des Störimpulses S1 ist. Das Signal am Ausgang 11 wird also nicht von den Störungen beeinflußt.

F i g. 9 zeigt ein Beispiel für die Anordnung der Modellimpedanz. Ein Stromwandler 31 erzeugt ein Bild des Stromes in der Leitung 2. Die Modellimpedanz besteht aus einem Wirkwiderstand 33 und einer Induktivität 34. Das Signal TX erhält man somit als Spannungsfall an der Drossel X. und das Signal 72* erhält man als Spannungsfall an der gesamten Modellimpedanz 2*-/?+y'X. Aus der Figur geht also hervor, daß das Signal TX gegenüber 7 nicht ideal um 90° phasenverschoben ist, wenn man es als Spannungsfall an einer Drossel gewinnt, die unvermeidlich zugleich einen gewissen Wirkwiderstand enthält. Die Phasendrehung wird somit etwas kleiner als

ίο 90⁰C, was bei der praktischen Anwendung oft von Vorteil sein kann.

Der Blindwiderstand (Reaktanz) der Modellimpedanz wird dem Blindwiderstand des geschützten Leitungsabschnittes angepaßt, so daß eine davorliegende Sammelschiene mit einem gewissen (normalerweise 20%) Marginal entweder von der Ansprech-Charakteristik der impedanzmessenden Anordnung umfaßt wird oder nicht.

Der Wirkwiderstand wird größer als der größte zu erwartende rchiefwidersiänd bei Erdschluß in der Leitung gewählt, doch meistens kleiner als die niedrigste Belastungsimpedanz bei normalem Betrieb im Starkstromsystem.
Statt der in Fig. 1 gezeigten Anordnung kann man eine Anordnung verwenden, die im wesentlichen der oberen oder unteren Hälfte der in F i g. 1 gezeigten Anordnung entspricht, wobei das Verzögerungsglied 27 direkt an das UND-Glied 25 bzw. 25' angeschlossen ist. Eine Aut-osemöglichkeit würde dabei jedoch nur jede zweite Halbperiode auftreten. Die Erfindung umfaßt auch eine solche Lösung.

Die in F i g. 2 gezeigte Ausfühi angsform der Erfindung unterscheidet sich von der vorgenannten, mit weniger Schaltungsgliedern auskommenden Ausführungsform im wesentlichen dadurch, daß anstelle der Verarbeitung der Spannung V_P zur Richtungsbestimmung ein besonderes Richtungsglied 28 verwendet wird, welches das Signal »!« abgibt, wenn die Leistung eine solche Richtung in der Starkstromleitung hat, daß eine Schal· terauslösung angebracht sein kann. Das Verzögerungsglied 27 und das Richtungsglied 28 sind mit ihrem Ausgang an je einen Eingang eines UND-Gliedes 29 angeschlossen, dessen Ausgang an ein Auslöseglied eines in der Figur nicht dargestellten Schalters angeschlosser ist.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Impedanzmessende Anordnung in einem Impedanzschutz für elektrische Starkstromleitungen mit einer aus logischen Schaltelementen aufgebauten Komparatoranordnung zum Vergleich der Phasenlage mehrerer Wechselstromgrößen, welche zusammen Informationen solcher Art enthalten, daß ein Argumentenvergleich der Wechselstromgrößen ausreicht zur Gewinnung eines Kriteriums darüber, ob die Impedanz in einem Fehlerkreis innerhalb oder außerhalb bestimmter Grenzen eines Impedanzbereichs liegt, der mit Hilfe einer Modellimpedanz ~2k=R+jX definiert ist, wobei die genannten Wechselstromgrößen durch Begrenzungsglieder in Signale umgewandelt werden, die nur eine Information über die Polarität der Wechselstromgrößen enthalten, welche durch die logischen Niveaus »l« und »0« beschrieben wird, wobei mehrere der von den Begrenzungsjjliedern gebildeten Eingangssignale an dem ihnen jeweils zugeordneten Eingang mindestens einer Komparatoranordnung angeschlossen sind, die nur dann ein bestimmtes Ausgangssignal erzeugt, wenn die zugeführten Signale irgendeine solcher Kombinationen von logischen Niveaus darstellt, bei denen die Impedanz des Fehlerkreises innerhalb der genannten Grenzen liegt, während eines der genannten Signale dem Strom 7 im Fehlerkreis entspricht, dadurch gekennzeichnet, daß jede Komparatoranordnung ein erstes (21), ein zweites (23) und ein drittes (25) logisches Schaltelement enthält, daß einer der Eingänge des zweiten logischen Schaltelements (?3) übe ein Verzögerungsglied (22) an den Ausgrng des ersten logischen Schaltelements (21) angeschlossf ; ist, daß dem ersten Schaltelement {21) auf der Eingangsseite ein Signal entsprechend t?t=7Z»—TZ wobei 77die Spannung des Fehlerkreises ist, und das 7 entsprechende Signal zugeführt werden, daß das 7 entsprechende Signal und ein TX entsprechendes Signal an je einen Eingang des zweiten logischen Schaltelementes (23) angeschlossen sind und daß das dritte logische Schaltelement (25) einen Eingang hat. dem das 7Λ entsprechende Signal zugeführt ist, sowie einen Eingang, dem ein Signal zugeführt wird, das von dem Ausgangssignal des zweiten logischen Schaltelementes (23) abgeleitet ist.

2. Impedanzmessende Anordnung nach Anspruch

1, dadurch gekennzeichnet, daß das zweite logische Schaltelement (23) auch einen Eingang hat, dem ein einer Spannung ~ö_p entsprechendes Signal zugeführt ist, wobei Ό_ρ etwa um 90° der Spannung des Fehlerkreises hereilt.

3. Impedanzmessende Anordnung nach einem der Ansprüche I oder 2, dadurch gekennzeichnet, daß das erste (21), zweite (23) und dritte (25) logische Schaltelement UND-Glieder sind und daß die Ausgänge des zweiten und dritten logischen Schaltelementes an die Eingänge eines ODER-Gliedes (24) t>o angeschlossen sind, dessen Ausgang an einen Eingang des dritten logischen Schaltelemente* (25) angeschlossen ist.

4. Impedanzmessende Anordnung nach einem der vorhergehenden Ansprüche, dadurch gckcnnzeich- μ net, daE das erste logische Schaltelement ein UND-Glied mit einem negierten Eingang ist.

5. Impedanzmessende Anordnung nach c'ncm der

vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ausgang der Anordnung der Ausgang eines Verzögerungsgliedes (27) ist.

6. Impedanzmessende Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwei Komparatoranordnungen vorhanden sind, deren Eingänge miteinander parallelgeschaltet sind, daß jeweils die beiden ersten (21, 2Γ). zweiten (23,23') und dritten (25,25') logischen Schaltelemente der beiden Komparatoranordnungen über einen Eingang parallelgeschaitet sind, wobei diese Eingänge in der einen Komparatoranordnung negiert und in der anderen nicht negiert (2Γ, 23', 25') sind, und daß die Ausgänge der beiden Komparatoranordnungen an je einen Eingang eines ODER-Gliedes (26) angeschlossen sind.