DE3007378C2

DE3007378C2 -

Info

Publication number: DE3007378C2
Application number: DE3007378A
Authority: DE
Inventors: Robert Louis Scotia N.Y. Us Steigerwald
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1979-03-30
Filing date: 1980-02-27
Publication date: 1988-02-04
Also published as: US4295059A; DE3007378A1; JPS55133567A; JPS6246986B2

Description

Die Erfindung bezieht sich auf einen Halbleiter-Halte schalter gemäß dem Oberbegriff des Anspruchs 1.

Ein Halbleiter-Halteschalter dieser Art ist in der US-PS 41 12 315 beschrieben. Bei diesem bekannten Halteschalter ist ein Vierschicht-Halbleiterschaltelement in Form eines Thyristors mit einem Lasttransistor in einer Dar lingtonschaltung verbunden, wodurch erreicht wird, daß zum Ein- und Ausschalten des Halteschalters jeweils nur ein geringer positiver bzw. negativer Thyristor-Gatestrom er forderlich ist, während im leitenden Zustand des Lasttran sistors kein Gatestrom fließt, so daß die benötigte An steuerleistung insgesamt relativ klein ist.

Bei Halteschaltern dieser Art tritt das Problem auf, daß steil ansteigende Spannungssprünge, die an der Kollektor- Emitter-Strecke des Lasttransistors auftreten, den Thyris tor fälschlicherweise triggern und dadurch den Halteschal ter in den leitenden Zustand bringen können, und zwar selbst dann, wenn die Spannungssprünge kleiner als die je weilige Durchbruchsspannung des Thyristors sind. Dieses Phänomen wird als "dv/dt-Effekt" bezeichnet und ist bei spielsweise in dem Buch "Semiconductor Power Devices" von Sorab K. Ghandi, herausgegeben von John Wiley and Sons, 1977, auf den Seiten 221 und 222 näher beschrieben.

Zur Verminderung des dv/dt-Effektes schlägt die US-PS 41 12 315 eine Schaltungsanordnung in Form eines Wider stands vor, der das Gate und die Kathode des Thyristors miteinander verbindet. Dieser Widerstand verringert zwar die Amplitude der Spannungssprünge und damit die Wahr scheinlichkeit eines fehlerhaften Einschaltens des Halte schalters, jedoch können große und steil ansteigende Span nungssprünge den Halteschalter weiterhin vorzeitig in den leitenden Zustand bringen, weshalb dieser bekannte Halte schalter nur für Anwendungen in Kleinsignalkreisen oder für Betriebsarten geeignet ist, in denen das Auftreten solcher Spannungssprünge mit Sicherheit ausgeschlossen ist.

In der DE-OS 26 59 909 ist ein mit einem Ansteuerthyristor in Darlingtonschaltung verbundener Transistor beschrieben, dessen Basis zusätzlich an eine Stromquelle angeschlossen ist, die bei jedem Ausschaltvorgang einen Stromimpuls lie fert, mit dem das Ausschalten des Transistors beschleunigt bzw. unter allen Umständen ermöglicht werden soll. Das durch den dv/dt-Effekt hervorgerufene fälschliche Trig gern des Ansteuerthyristors und Gegenmaßnahmen hierfür werden jedoch nicht erläutert.

Der Erfindung liegt die Aufgabe zugrunde, einen Halblei ter-Halteschalter gemäß dem Oberbegriff des Anspruchs 1 derart weiterzubilden, daß im ausgeschalteten Zustand des Vierschicht-Halbleiterschaltelements selbst große und steil ansteigende Spannungssprünge kein vorzeitiges Durchschalten herbeiführen können.

Diese Aufgabe wird erfindungsgemäß mit den im kenn zeichnenden Teil des Anspruchs 1 angegebenen Merkmalen gelöst.

Die erfindungsgemäßen Maßnahmen stellen mit einfachen Mitteln sicher, daß das Vierschicht-Halbleiterschalt element im nichtleitenden Zustand selbst durch große und steil ansteigende Spannungssprünge an der Kollek tor-Emitter-Strecke des Lasttransistors nicht getrig gert werden kann. Ein vorzeitiges bzw. ungewolltes Durchschalten des Halbleiter-Halteschalters ist daher so gut wie ausgeschlossen, so daß der erfindungsgemäße Halbleiter-Halteschalter auch für Großsignalkreise verwendbar ist. Durch den gerichteten verlustarmen Pfad werden zudem unnötige Leistungsverluste vermieden.

Vorteilhafte Ausbildungen der Erfindung sind in den Unteransprüchen angegeben. Gemäß den Ansprüchen 2 und 3 kann die Schaltungsanordnung zur Verminderung des dv/dt-Effektes z. B. jeweils mit nur zwei passiven Bauelementen gebildet werden. Der Halteschalter läßt sich daher mit geringen Herstellungskosten fertigen und es ist darüber hinaus möglich, den Halteschalter als integrierten Baustein, z. B. in der Ausgestaltung gemäß Anspruch 4, auszuführen.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigt

Fig. 1a ein erstes Ausführungsbeispiel und

Fig. 1b ein zweites Ausführungsbeispiel.

Fig. 1a zeigt einen Halbleiter-Halteschalter 10 mit einer Basiselektrode S, einer Kollektorelektrode T ₁ und einer Emitterelektrode T ₂, über dessen Kollektor- Emitter-Strecke Laststrom in Abhängigkeit von der Polarität von Schaltimpulsen, die der Basiselektrode S zugeführt werden, fließt. Der Halteschalter 10 weist ein Vierschicht- PNPN-Halbleiterschaltelement in Form eines Gate- Abschalt-Thyristors 12 mit einer Anodenelektrode A, einer Kathodenelektrode K und einer Gateelektrode G auf, wobei die Gateelektrode G gleichzeitig die Basiselektrode S des Halteschalters 10 darstellt. Der Gate-Abschalt- Thyristor 12 wird durch einen an die Gateelektrode G angelegten positiven Schaltimpuls in den leitenden Zustand gebracht. Er bleibt solange leitend, bis ein negativer Schaltimpuls an die Gateelektrode G angelegt wird.

Ein NPN-Lasttransistor 14 mit einer Basiselektrode B, einer Kollektorelektrode C und einer Emitterelektrode E ist in Darlingtonschaltung mit dem Gate-Abschalt- Thyristor 12 verbunden, d. h. Basis und Kollektor des Transistors 14 sind an die Kathoden- bzw. Anodenelektrode des Gate-Abschalt-Thyristors 12 angeschlossen. Die Kollektor-Emitter-Strecke des Transistors 14 bildet die Kollektor-Emitter-Strecke des Halteschalters 10.

Eine Schaltungsanordnung 16 zur Verminderung des dv/dt-Effektes, die sich aus einer Diode 18 und einem parallel geschalteten Widerstand 20 zusammensetzen, ist zwischen die Emitterelektrode des Transistors 14 und die Kathodenelektrode des Gate- Abschalt-Thyristors 12 geschaltet. Sie bildet einen verlustarmen Leitungspfad für den Emitterstrom des Transistors 14, wodurch der Gate-Abschalt-Thyristor 12 beim Abschalten eine Sperr-Vorspannung erhält. Das An legen einer Sperr-Vorspannung an den Gate-Abschalt- Thyristor 12 beim Abschalten durch den Transistor- Emitterstrom verbessert die dv/dt-Tauglichkeit des Thyristors und verhindert auf diese Weise ein vorzeitiges Wiederdurchschalten des Thyristors, wenn steil ansteigen de hohe Spannungssprünge am Gate-Abschalt-Thyristor 12 auftreten. Der Halteschalter 10 wird durch Anlegen eines positiven Schalt impulses an die Basiselektrode S, durch den der Gate- Abschalt-Thyristor 12 leitend wird, in den leitenden Zustand gebracht. Der Gate-Abschalt-Thyristor 12 bleibt leitend und liefert Basisstrom für den Transistor 14, durch den dieser leitend wird. Ist der Transistor 14 leitend, so besteht zwischen den Kollektor- und Emitterelektroden T ₁ und T ₂ des Darlingtonhaltetransistors 10 ein niederohmiger Pfad. Somit kann über den Transistor 14 ein beträchtlicher Laststrom fließen.

Zum Abschalten des Halteschalters 10 muß ein negativer Abschaltimpuls an die Basiselektrode S angelegt werden, wodurch der Gate-Abschalt-Thyristor 12 im wesentlichen nichtleitend wird. Als Folge davon erhält der Transistor 14 keinen Basisstrom mehr und wird im wesentlichen nichtleitend, wodurch die Kollektor- Emitter-Strecke hochohmig wird.

Beim Abschalten wird der Gate-Abschalt-Thyristor 12 nichtleitend und ist somit im Sperrzustand, bevor der Transistor 14 nichtleitend wird. In der Zeitspanne vom Sperren des Gate-Abschalt-Thyristors 12 bis zum Nichtleitendwerden des Transistors 14 fließt ein Teil des Emitterstromes vom Transistor 14 nahezu verlust los über die Diode 18 und dann über die Kathoden-Gate- Strecke des Gate-Abschalt-Thyristors 12, wodurch die Gate-Kathode-Strecke eine Sperr-Vorspannung erhält. Durch diese Sperr-Vorspannung der Gate-Kathode-Strecke des Gate-Abschalt-Thyristors 12 wird die Erhöhung der statischen dv/dt-Tauglichkeit des Thyristors wirksam. Mit dieser höheren dv/dt-Tauglichkeit wird ein vorzeitiges Leiten des Thyristors und damit ein vorzeitiges Leiten des Halteschalters 10 beim Auf treten von steil ansteigenden, hohen Spannungssprüngen an der Kollektor-Emitter-Strecke des Transistors 14 verhindert.

In Fig. 1b ist ein zweites Ausführungsbeispiel eines Halteschalters 10′ mit einer Basiselektrode S, einer Kollektorelektrode T ₁ und einer Emitterelektrode T ₂ gezeigt. Über die Kollektor-Emitter-Strecke des Halteschalters 10′ fließt Laststrom in Abhängigkeit von der Polarität von Schaltimpulsen, die an die Basiselektrode S angelegt werden. Der Halteschalter 10′ weist ein Vierschicht- PNPN-Halbleiterschaltelement in Form eines Gate- Abschalt-Thyristors 12′ mit einer Gateelektrode G, einer Kathodenelektrode K und einer Anodenelektrode A auf, wobei die Gateelektrode G gleichzeitig die Basis elektrode S des Halteschalters 10′ dar stellt. Der Gate-Abschalt-Thyristor 12′ wird durch einen positiven Schaltimpuls, der an die Gateelektrode G angelegt wird, in den leitenden Zustand gebracht und bleibt solange leitend, bis ein negativer Abschaltimpuls an die Thyristor-Gate-Elektrode G angelegt wird.

Ein Lasttransistor, hier als NPN-Transistor 14′ ge zeigt, mit einer Basiselektrode B, einer Kollektor elektrode K und einer Emitterelektrode E, ist mit dem Gate-Abschalt-Thyristor 12′ in Darlingtonschaltung verbunden. Das heißt, die Kollektorelektrode des Transistors 14 ist mit der Anodenelektrode des Abschalt-Thyristors 12′ und die Basiselektrode des Transistors 14′ ist mit der Kathodenelektrode des Gate-Abschalt-Thyristors 12 verbunden. Die Kollektor- Emitter-Strecke des NPN-Transistors 14′ stellt die Kollektor-Emitter-Strecke des Halteschalters 10′ dar.

Eine Schaltungsanordnung 16′ zur Verminderung des dv/dt-Effektes besteht aus zwei Dioden 18 a′ und 18 b′, die seriell in Sperrichtung zwischen die Basis B des Transistors 14′ und die Gate elektrode G des Gate-Abschalt-Thyristors 12′ geschaltet sind. Die Dioden 18 a′ und 18 b′ bilden einen verlust armen Pfad zur Ableitung des Basisstromes des Transistors 14′, wenn der Gate-Abschalt-Thyristor 12 nichtleitend geworden ist. Dadurch erhöht sich auch die Schaltgeschwindigkeit des Transistors 14′.

Im Anwendungsfall wird der Halteschalter 10′ in den leitenden Zustand gebracht, indem ein an die Basiselektrode S angelegter positiver Schalt impuls den Gate-Abschalt-Thyristor 12 in den leitenden Zu stand bringt.

Ist der Gate-Abschalt-Thyristor 12′ einmal in den leitenden Zustand gebracht, so bleibt er leitend und liefert Basisstrom an den Transistor 14′, wodurch der Transistor 14′ leitend wird. Befindet sich der Transistor 14′ im leitenden Zustand, so besitzt die Strecke zwischen der Kollektorelektrode T ₁ und der Emitterelektrode T ₂ des Halteschalters 10′ einen geringen Wider stand und es können über den Transistor beträchtliche Ströme fließen.

Der Halteschalter 10′ wird durch Anlegen eines negativen Abschaltimpulses an die Basis elektrode S in den nichtleitenden Zustand gebracht. Der Gate-Abschalt-Thyristor 12′ wird durch diesen Impuls gesperrt und der Transistor 14′ erhält folglich keinen Basisstrom mehr. Wenn der Gate-Abschalt-Thyristor 12′ abgeschaltet ist, fließt der Basisstrom des Transistors 14′ über die Dioden 18 a′ und 18 b′ ab und der Transistor 14′ kommt somit schnell in den nichtleitenden Zustand. Ist der Transistor 14′ nichtleitend, so tritt zwischen der Kollektorelektrode T ₁ und der Emitterelektrode T ₂ des Halteschalters 10′ ein hoher Widerstand auf.

Zusätzlich zur Erhöhung der Schaltgeschwindigkeit des Transistors 14′ dient die Ableitung des Basis stroms vom Transistor 14′ über die Dioden 18 a′ und 18 b′ dazu, an die Gate-Kathoden-Strecke des Gate-Abschalt- Thyristors 12′ ein Sperrvorspannung von ungefähr 2 Volt anzulegen. Durch die auf diese Weise an die Gate-Kathoden- Strecke des Gate-Abschalt-Thyristors 12′ angelegte Sperrvorspannung wird die erhöhte statische dv/dt- Tauglichkeit des Thyristors wirksam. Dies verhindert ein vorzeitiges Leiten des Thyristors, falls steil ansteigende hohe Spannungssprünge an der Kollektor- Emitter-Strecke des Transistors 14′ nach dem Abschalten des Thyristors 12′ auftreten.

Beide Halteschalter 10 (Fig. 1a) und 10′ (Fig. 1b) erreichen hohe Abschaltverstärkungen, typisch im Bereich von 100 bis 200. Der Durchlaßspannungs abfall der Halteschalter 10 und 10′ ist vergleichbar mit dem eines herkömmlichen Darlington transistors für höhere Spannungen (<400 Volt), da der Spannungsabfall der Gate-Abschalt-Thyristoren 12 und 12′ vergleichbar ist mit dem eines typischen Hochspannungs transistors. Der erfindungsgemäße Halteschalter kann monolithisch oder als Baugruppe in einem eigenen Gehäuse hergestellt werden. Der Halteschalter kann auch aus einem komplementären Gate-Abschalt-Thyristor und einem PNP-Lasttransistor anstelle aus einem Gate- Abschalt-Thyristor und einem NPN-Transistors aufgebaut werden.

Claims

1. Halbleiter-Halteschalter mit einem Vierschicht-Halblei terschaltelement und einem Lasttransistor, die in Darling tonschaltung miteinander verbunden sind, sowie einer Schaltungsanordnung zur Verminderung des dv/dt-Effektes, dadurch gekennzeichnet, daß die Schaltungsanordnung (16; 16′) eine mit dem Vierschicht-Halbleiterschaltelement (12; 12′) und dem Lasttransistor (14; 14′) verbundene Dio denanordnung (18, 20; 18 a′, 18 b′) zur Bildung eines verlust armen Pfades aufweist, über den im nichtleitenden Zustand des Vierschicht-Halbleiterschaltelements (12; 12′) ein Teil des Transistorstroms fließt und dabei die Kathoden- Gate-Strecke des Vierschicht-Halbleiterschaltelements in Sperr-Richtung vorspannt.

2. Halbleiter-Halteschalter nach Anspruch 1, dadurch ge kennzeichnet, daß die Diodenanordnung aus einer Diode (18) besteht, deren Anode mit dem Emitter und deren Kathode mit der Basis des Lasttransistors (14) verbunden ist und der ein Widerstand (20) parallel geschaltet ist.

3. Halbleiter-Halteschalter nach Anspruch 1, dadurch ge kennzeichnet, daß die Diodenanordnung aus zwei in Serie geschalteten Dioden (18 a′, 18 b′) besteht, wobei die Anode der einen Diode (18 b′) mit der Basis des Lasttransistors (14′) und die Kathode der anderen Diode (18 a′) mit dem Ga te des Vierschicht-Halbleiterschaltelements (12′) verbun den ist.

4. Halbleiter-Halteschalter nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Vierschicht- Halbleiterschaltelement (12; 12′) ein PNPN-Gate-Abschalt- Thyristor und der Lasttransistor (14; 14′) ein NPN-Tran sistor ist.