DE3000038A1

DE3000038A1 - Schaltungsanordnung zum umformatieren einer reinen binaerzahl

Info

Publication number: DE3000038A1
Application number: DE19803000038
Authority: DE
Inventors: Jerry L Kindell
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Inc
Priority date: 1979-01-02
Filing date: 1980-01-02
Publication date: 1980-07-17
Also published as: JPS5592940A; AU5352479A; AU533339B2; FR2445982B1; CA1128212A; FR2445982A1

Description

DIPL. ING. HEINZ BARDEHLE Mtachsn, ^{2t Jan<
1380}

PATENTANWALT » 3 U U Q U 3 5

Aktenzeichen: Mein Zeichen: ^ 29/^

Honeywell Information Systems Ine, 200 Smith Street
Waltham, Mass.
V.St.v.A.

Schaltungsanordnung zum Umformatieren einer reinen ßinärzahl

030029/0756

30000

P 2972

Beschreibung

Die Erfindung liegt auf dem Gebiet der digitalen
Datenverarbeitungsanlagen5 sie bezieht sich insbesondere auf eine Anordnung zur Realisierung eines
Befehles bzw. einer Instruktion, durch den bzw„ die
eine Binärzahl verschoben wird, die in einem wort»
adressierbaren Speicher in einer Form gespeichert ist,
die mit der Binärzahl inkompatibel sein kann, die als
ßinärzahl bei Rechenvorgängen bzw= bei Rechnungen benutzt wird. Ferner bezieht sich die Erfindung auf eine Anordnung zur Realisierung eines Befehles, durch den die Binärzahl
in einem adressierbaren Register in einer Form gespeicnert wird, die kompatibel ist mit der Form, die benutzt wird
oder auf die hin als reine Binärzahl Operationen ausgeführt werden.

Digitale Datenverarbeitungsanlagen werden dahingehend
optimiert, Gruppen einer bestimmten Anzahl von Bits
parallel oder als Gesamtheit zu verarbeiten,, Dabei wird
eine Gruppe von Bits als Wort oder Maschinenwort de=
finiert. Ein Wort kann seinerseits als eine Vielzahl
von Bytes enthaltend festgelegt sein, wobei jedes Byte
eine vorgegebene Anzahl von Bits aufweist„ Dabei existiert keine Übereinkunft hinsichtlich der Normung der Anzahl der Bits für ein Byte. Einige Rechneranlagen-Hersteller haben ihre Anlage dahingehend standardisiert, daß ein 8-Bit-Byte verwendet wird; andere Hersteller verwenden ein 9-Bit-Byte, Im vorliegenden Fall bedeutet das V/ort Byte, wenn es ohne ein Präfix oder ohne Modifikation benutzt wird, ein 9-Bit-Byte.

Einige Datenverarbeitungsanlagen organisieren ihre Speicher oder ihren Arbeitsspeicher auf der Grundlage, daß jeder adressierbare Speicherplatz ein Maschinenwort speichert. Andere Anlage sind so organisiert, daß jeder adressierbare Speicherplatz ein Byte speichern wird, welches am häufigsten ein 8-Bit-Byte ist. Dabei wird jeder Rechenanlagetyp in dem Fall, daß er auf Binärzahlen hin zu betreiben ist oder solche zu verarbeiten hat, im allgemeinen eine Binärzahl auf eine vorgegebene Anzahl von Zeichen begrenzen oder beschränken, wobei ein Zeichen in einer 8-Bit-Byte-Maschine acht Bits, ein Oktett; und in einer 9-Bit-Byte-Maschine neun Bits, ein Nonett, umfassen wird. Ein wortorientiertes Datenverarbeitungssystem mit einem wortadressierbaren Speicher bei einer Wortlänge von 36 Bits ist in vier Bytes unterteilbar. Um die Fähigkeit eines derartigen wortorientierten Speichers zu steigern,ihn mit 8-Bit-Byte orientierten Rechnern betreiben zu können, ist es wünschenswert, daß ein derartiger wortorientierter Rechner imstande ist, Anwendungsprogramme laufen zu lassen, die geschrieben sind, um auf einem für 8-Bit-Byte-Zeichen vorgesehenen zeichenadressierbaren Speicher-Rechner abzulaufen. Ein derartiger wortorientierter Rechner sollte imstande sein, Binärzahlen von einem bis vier Zeichen entweder als OkteÜs oder als Nonetts zu verwenden. Ein Vorteil, der sich aus einem Rechner mit dieser Eigenschaft ergibt, besteht darin, daß Benutzer beim Ersatz eines Byteorientierten Rechners durch einen wortorientierten Rechner davon befreit sind, ihre Anwenderprogramme neu schreiben zu müssen. Eine derartige Umsetzung kann teuer und zeitraubend sein. Um jedoch einen wortorientierten Rechner mit der Eigenschaft auszustatten, Binärzahlen zu verarbeiten, die Zeichen mit entweder acht oder neun Bits pro Zeichen aufweisen, ist es erforderlich, daß der Rechner die Fähigkeit aufweist, eine Binärzahl in einem wortorganisierten Speicherplatz zu speichern, wobei das Zeichen höchster Wertigkeit der Binärzahl, welches Zeichen

30OQOj

das Bit höchster Wertigkeit der Binärzahl aufweist, in irgendeiner der vier Bit-Positionen einer gegebenen Wortspeicherstelle in dem Speicher abgespeichert wird, während die übrigen Zeichen der Binärzahl in benachbarten Byte-Positionen gespeichert werden, und zwar in abnehmender Reihenfolge der Signifikanz. In dem Fall, daß 8-Bit-Zeichen in einer 9-Bit-Byte-Position gespeichert werden, wird die Bitstelle höchster Wertigkeit des jeweiligen Bytes ein Füll-Bit gespeichert aufweisen, welches normalerweise eine iMull ist. In Abhängigkeit von der Anzahl von Zeichen in einer Binärzahl und der Byte-Speicherstelle, in die das Zeichen höchster Wertigkeit gespeichert wird, können die Zeichen niedriger Wertigkeit der Binärzahl in einem benachbarten Wortspeicherplatz innerhalb des Speichers oder über eine Wortgrenze hinaus gespeichert werden.

Bei einer gegebenen Binärzahl von einem bis vier Zeichen mit jeweils einer vorgegebenen Anzahl von Bits, entweder mit acht oder neun Bits pro Zeichen, und bei Speicherung der Zeichen in einem wortadressierbaren Speicher, in welchem das Zeichen höchster Wertigkeit in irgendeiner Byte-Position der vorgegebenen Speicherstelle gespeichert wird, lautet das Problem nun, wie die Binärzahl wirksam aus ihrem adressierbaren Speicherplatz oder aus ihren adressierbaren Speicherplätzen zu einem adressierbaren Register in dem Zentralprozessor des Systems hin verschoben wird, wobei die Binärzahl in dem Register dann so zu sein hat, daß sie für die Verarbeitung oder für die Ausführung von Operationen bereitsteht, d.h. für eine Addition, Subtraktion, Multiplikation, Division, etc., mit den Bits der rechtsbündigen Zahl, wobei das Bit niedrigster Wertigkeit der Zahl in der Bitposition niedrigster Wertigkeit des Registers und die Bits höherer Wertigkeit der Binärzahl in steigender Reihenfolge der Signifikanz von rechts nach links gespeichert sind bzw. sein sollen. Im Hinblick auf einige Binärzahlen ist es

bad original

darüber hinaus ferner erforderlich, die Bitpositionen höherer Wertigkeit des Registers, in die nicht ein Bit der Binärzahl gespeichert worden ist, entweder mit einem Bit oder mit dem Vorzeichen-Bit der Zahl zu füllen, wobei das Vorzeichen-Bit das Bit in der Bitposition höchster Wertigkeit der Binärzahl ist. Bisher ist diese besondere Funktion durch ein Software-Programm ausgeführt worden. Ein derartiges Programm erfordert einer erhebliche Anzahl von Befehlen, deren joder mehr re Taktperioden für die Ausführung erfordert, so daß eine erhebliche Zeitspanne erforderlich ist, um aus dem Speicher die Binärzahl abzuholen und sie in einem bezeichneten Register in für die anschließende Verarbeitung fertige Form unterzubringen. Die nachteilige Auswirkung hinsichtlich der Leistung, und zwar gemessen in Begriffen des Durchsatzes bzw. der Datenrate -jines Datenverarbeitungssystems, das derartige Transformationen vornehmen muß;, beeinträchtigt ganz offensichtlich die Fähigkeit eines derartigen Datenverarbeitungssystems, insbesondere hinsichtlich der Ausführung derartiger Programme effektiv zu laufen, und zwar im Vergleich zu einem Datenverarbeitungs system, \irelches so organisiert ist, daß es direkt die Zeichen der Binärzahl adressiert.

Der Erfindung li«gt demgemäß die Aufgabe zugrunde, eine Anordnung zur Ausführung eines einzigen Befehls zu schaffen, um eine Binärzahl mit einem bis vier Zeichen und mit entweder acht oder neun Bits pro ^eichen, die in einem oder zwei Wortspeicherplätzen eines wortadressierbaren Speichers gespeichert sind, aus dem betreffenden Speicher zu übertragen und sie in einem bezeichneten Register derart abzuspeichern, daß die betreffende Binärzahl rechtsbündig für eine anschließende Verarbeitung bereitsteht.

Überdies soll die neu zu schaffende Anordnung einen einzigen Befehl in einem synchron arbeitenden digitalen

ORIGINAL

/75

Datenverarbeitungssystem auszuführen gestatten, durch den eine Binärzahl von einem bis vier Zeichen mit entweder acht oder neun Bits pro Zeichen, die in einem oder zwei Wortspeicherplätzen eines wortadressisrbaren Speichers gespeichert sind, zu einem adressierbaren Register übertragen wird, wobei die botreffende ßinärzahl rechtsbündig für die anschließende Verarbeitung bereitzustehen hat_o

Schließlich soll in einem synchron betriebenen digitalen Datenverarbeitungssystern ein Befehl bereitgestellt werden, der ein Software-Programm ersetzt, welches zur Übertragung einer in einem Speicher gespeicherten Binärzahl zu einem Register hin dient, in welch· m die betreffende Binärzahl für ein-; anschließende Verarbeitung innerhalb der minimalen Zeitspanne bereitsteht»

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung„

Gemäß der Erfindung ist eine Anordnung zur Ausführung eines einzigen Befehls geschaffen, durch den eine Binärzahl von einem bis vier Zeichen mit entweder acht Bits oder neun Bits aus einem wortadressierbaren Speicher übertragen wird, der vier Byte-Speicherplätze pro Wort aufweist. Jeder Byte-Speicherplatz weist neun Bit-Stellen auf, wobei das Zeichen höchster Wertigkeit der Binärzahl in irgendeinem der vi-^r Byte-Spoicherplätze des Wortes gespeichert ist. Der Befehl speichert die Binärzahl in einem bezeichneten Register, wobei die Binärzahl rechtsbündig auftritt, was bedeutet, daß das Bit niedrigster Wertigkeit der betreffenden Zahl in der Bitposition niedrigster Wertigkeit des Registers gespeichert ist und daß die Bits höherer Wertigkeit der betreffenden Zahl in dem Register in der Reihenfolge steigender Wertigkeit von rechts nach links gespeichert

030029/0780

1Ϋ

sind. Jede Bitstelle hoher Wertigkeit des Registers, in die kein Bit der Binärzahl gespeichert ist, wird ein Füllbit oder das Vorzeichen der Binärzahl eingespeichert haben.

In Abhängigkeit von der Aufnahme ein^s Befehles bzw. einer Instruktion wird die Steuerlogik-Schaltungsanordnung des Prozessors des Datenverarbeitungssystems aus dem Speicher das Wort oder die Wörter abholen, in denen di<" Zeichen der Binärzahl gespeichert sind, und di'· betreffenden Wörter werden in einem üoppelwort-Datenein/Taberegister gespeichert. Der Befohl enthält die folgende Information: Die Adresse des Wortes in dem Spp-ich^r, der das Zeichen höchster Wertigkeit der Binärzahl enthält,die Anzahl der Zeichen in der Binärzahl, die Byte-Position des Zeich: ns höchster Wertigkeit, eine Angabe darüber, ob die Zeichen Oktetts oder Nonetts sind, und eine Angabe darüber, ob das Vorzeichenbit und die Binärzahl erweitert werden sollte. Aus dieser Information wird die Größe, die Anzahl der Bits, um die die in dem Dateneingaberegistp.r gespeicherten Datenwörter durch eine Schiebeeinrichtung derart vorschoben werden müssen, daß das Zeichen höchster Wertigkeit der Binärzahl enthaltende Byte linksbündig auftritt, bestimmt. Das das Zeichen höchster Wertigkeit enthaltende Byte und die übrigen Zeichen der Binärzahl in abnehmender Wertigkeits-Reihenfolge werden in einem Zwischenregister gespeichert, welches ein Maschinenwort zu speichern im Stande ist. Bei Kenntnis der Anzahl der Zeichen der Binärzahl, der Anzahl der Bits pro Zeichen, acht oder neun, des Registers, in welchem die Binärzahl unterzubringen ist,und der Angabe, ob das Vorzeichenbit der Binärzahl zu erweitern ist, wird der Inhalt des Zwischenregisters an einen in ein- Vielzahl von Stellungen einstellbaren durch Verknüpfungsschaltungen steuerbaren Format-Schalter abgegeben. Die Stellung des betreffenden Schalters, die eingestellt oder ausgewählt ist, bewirkt, daß die Bits der betreffenden Binärzahl aus

030023/0748

_B,i,, - ,ti ^

BAD ORIGINAL

300003

dem Zwischenregister über eine Formatschalter-Ausgangsbusleitung zur Einspeicherung in dem bezpichneten adressierbaren Register abgegeben werden, wobei die Bits der Binärzahl rechtsbündig von rechts nach links mit steigender Wertigkeitsreihenfolge auftreten» In den Bitstellen höherer Wertigkeit wird das Vorzeichenbit der Binärzahl eingespeichert sein, wenn der Befehl dies vorsieht, oder es sind Füllbits gespeichert, falls dies der betreffende Befehl nicht vorsieht» Die Binärzahl in dem bezeichneten Register liegt in einer Form vor, die für eine Verarbeitung bereit ist«,

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert»

Fig» 1 zeigt schematisch in einem Blockdiagramm einen Teil eines Zentralprozessors eines Datenverarbeitungssystems unter Veranschaulichung der Erfindung» Fig. 2 zeigt das Format eines Befehles» Fig. 3 zeigt in einem Blockdiagramm einen Teil einer Steuerlogik-Schaltungsanordnung»

Fig. 4A bis 4C veranschaulichen ein Beispiel für die Änderungen in dem Format einer Binärzahl, wenn diese zu einem adressierbaren Register übertragen wird» Fig. 5A-5L veranschaulichen die Formate von Wörtern, die Zeichen einer Binärzahl enthalten, welch» an einen Format-Schalter abgegeben wird, sowie das Format der Binärzahl auf einer Ausgangs-Busleitung des betreffenden Format-Schalters für jede Stellung des betreffenden Format-Schaltersο

Fig. 6 zeigt in einem Blockdiagramm eine Schaltereinheit eines getasteten Auswahl-Schalters, der in eine von zehn Stellungen einstellbar ist.

im folgenden wird die Erfindung detailliert beschrieben» In Fig. 1 sind lediglich diejenigen Elemente einer Zentraleinheit (.CPU) 10 veranschaulicht, die bei der

BAD ORIGINAL

Ausführung des Übertragungsbefehles bzw. Move-Befehles zu einem Register (MTR) hin benutzt werden. Die Zentraleinheit 10 stellt ein Untersystem einer Datenverarbeitungsanlage dar, wie sie in der US-PS 40 00 487 veranschaulicht ist. Der erste Schritt im Zuge der Übertragung einer Binärzahl aus einem Speicher zu einem bezeichneten Register hin besteht für die in Fig. 3 dargestellte Steuerlogik-Schaltungsanordnung 11 darin, einen. Lesebefehl bzw. ein Lesekommando an die Speicherplätze abzugeben, in denen MTR-lnstruktionen gespeichert ist. Diese Kommandoabgabe erfolgt über das Datenausgaberegister RDO 12. Da die Speicherinstruktions-Bildungsschaltungen einschließlich der Schaltungen zur Bildung der Adresse eines Wortes in dem Speicher von herkömmlicher Art und an sich bekannt sind und keinen Teil der Erfindung bilden, sind sie nicht dargestellt. Auf die Abgabe einer derartigen Leseinstruktion hin, der MTR-lnstruktion, wird ein Doppelwort von dem Speicher über eine Speicherbedienungs-Busleitung ZRMS 13 übertragen und in einem 2-Wort-Register gespeichert, welches einen Instruktionspuffer RiB 14 für die Speicherung eines instruktionswortes und ein Deskriptorregister RDES 16 für die Speicherung eines zweiten Wortes der Instruktion umfaßt, die zuweilen auch als Deskriptor bezeichnet wird. Jedes der Register 14, 16 ist imstande, ein 36-Bit-Maschinenwort zu speichern. Das Format einer Instruktion 17 und eines Deskriptors 18 sind in Fig. 2 veranschaulicht. Das Adressenfeld, Y, die Bitpositionen 0-17 des in dem Register 16 gespeicherten Deskriptors 17, stellt bzw. stellen die Speicheradresse des Wortes dar, unter der das Zeichen höchster Wertigkeit der zu übertragenden Binärzahl in einem bezeichneten adressierbaren Register gespeichert wird. Das Feld C, das sind die Bitpositionen 18-20 des Deskriptors 18, kennzeichnet oder legt die Byte-Position oder das Byte des in dem Speicherplatz Y gespeicherten Wortes fest, in der bzw. dem das Zeichen höchster Wertigkeit der Binärzahl gespeichert wird_o Das

03002S/0188

fc 300003

die Übertragung zu dem Register hin betreffende Instruktionsfeld C weist vier mögliche Werte auf_s da ein 36-Bit-Wort in vier Bytes aufteilbar ist oder vier Bytes enthalten kann. Die Anzahl der Zeichen, die die betreffende Zahl ausmachen, wird durch die Bit= Positionen 32-35 des Feldes L des Deskriptors 18 bezeichnet. In dem MTR-Befehl-der MTR-Instruktion ,,ist der Maximalwert von L auf 4 begrenzt_o

Das Operationscodefeld, das sind die Bitpositionen 18-27 der Instruktion 17, bezeichnet die auszuführende Instruktion bzw. den auszuführenden Befehle Wenn das Feld 18-27 der Instruktion 17 den Wert aufweist, der die Instruktion als MTR-Instruktion bezeichnet, dann wird das Adressenfeld Y des Deskriptors 18 zu der herkömmlichen Adressenbildungsschaltungseinrichtung 19 der Steuereinrichtung 11 übertragen,und eine Speicherleseinstruktion wird von dem Datenausgaberegister RDO 12 zu dem Speicher des Systems übertragen«, Auf ein derartiges Speicherkommando hin wird der Speicher an die Speicher= bedienungs-Busleitung ZRMS 13 die 36 Bits des Wortes abgeben, welches in dem Speicher unter der Adresse oder in dem Speicherplatz Y gespeichert ist, die in dem Deskriptor 18 bezeichnet ist. Dieses Wort wird in der oberen Hälfte RDI-U der Doppelwortdaten in dem Register RDI 20 durch Freigabe der Schalterposition ZRMS-U 0-35 eines herkömmlichen Vielfachstellungs- oder Zustands-Schalters 22 eingespeichert. Die anderen Stellungen des Schalters 22 sind nicht dargestellt, da sie bei der Ausführung der MTR-Instruktion nicht benutzt werden. Wenn der Speicher bereit ist, über die Speicherbedienungs-Busleitung ZRMS 13 das Wort aus dem Speicherplatz Y zu übertragen, dann wird das für den Beginn der Instruktionsausführung vorgesehene Flipflop FGIN 24 der in Fig. 3 dargestellten Steuereinrichtung 11 durch Signale von herkömmlichen Quellen gesetzt, wodurch das

03ÖÖ29/0786

Vorhandensein einer Instruktion in den Registern 14,16 angezeigt wird und wodurch ein in einem Speicherbedienungsregister des Speicheruntersystems des Rechnersystems gespeichertes Wort für die Abgabe an die Registerbedienungs-Busleitung ZRMS 13 bereitsteht. Die Schaltungen zur Ermittelung des Vorhandenseins eines Wortes in einem Register sind an sich bekannt, weshalb sie hier zum Zwecke der Vereinfachung der Darstellung und Beschreibung nicht dargestellt sind. Wenn das Flipflop FGiN 24 gesetzt ist, wird die obere Hälfte des Schalters 22, das sind die Bitpositionen 0-35, freigegeben, wodurch das auf der Busleitung ZRMS 13 auftretende Wort in der oberen Hälfte RDI-U des Dateneingaberegisters 20 eingespeichert wird, das sind die Bitpositionen 0-35. Der Operationscode, das sind die Bitpositionen 18-27, des in einem Instruktionspuffer 14 gespeicherten Instruktionswortes wird an den Befehlsbzw. Instruktionsdecoder 26 abgegeben, der den Leiter dadurch auswählt, daß er ein Verknüpfungssignal 1 an diesen Leiter abgibt, was kennzeichnend dafür ist, daß die Instruktion MTR an den Decoder 26 abgegeben und durch diesen decodiert ist. Während ein Verknüpfungssignal 1 auf dem Leiter 27 vorhanden ist, wird ein Verknüpfungssignal 1 an einen Eingangsanschluß von drei Eingangsanschlüsse aufweisenden UND-Gliedern 28A bis 28C abgegeben. Von einer herkömmlichen Taktsignalquelle 13 abgegebene Taktsignale werden einem zweiten Eingangsanschluß jedes der UND-Glieder 28A bis 28C zugeführt, da der Prozessor 10 ein synchron arbeitender Prozessor ist. Wenn das Flipflop 24 gesetzt ist, gibt es ein Verknüpfungssignal 1 an den dritten Eingangsanschluß des UND-Gliedes 28A ab. Bei gesetztem Flipflop und bei Auftreten eines Verknüpfungssignals 1 auf der Leitung 27 ist angezeigt, daß die MTR-Instruktion decodiert worden ist. Der nächste Taktimpuls oder das nächste Taktsignal von der Taktsignalquelle 30 her veranlaßt die Abgabe eines Verknüpfungssignals 1 an

030029/0786

300003

den Setz-Anschluß des Flipflops FGMTRA 32, welches dadurch gesetzt wird. Wenn das Flipflop 32 gesetzt ist, wird die Steuerschaltung 11 die Byteposition, das ist das Feld C des Deskriptors 18, des Wortes, welches in dem Speicherplatz Y gespeichert ist, der das Zeichen höchster Wertigkeit der Binärzahl enthält, und die Anzahl derartiger Zeichen ermittelt haben, die die betreffende Zahl ausmachen, und zwar anhand des Feldes L des Deskriptorso Aus dieser Information bestimmt die Steuerschaltung 11 _s ob die Binärzahl über eine Wortgrenze gespeichert wird, was bedeutet, daß bestimmt wird, ob ein oder mehr Zeichen der Zahl in dem nächsten Speicherplatz gespeichert wird, welcher die benachbarte Adresse, beispielsweise (Y + 1) aufweist. Wenn die Binärzahl über eine Wortgrenze hinaus gespeichert wird, dann wird die Adressenbildungs-Schal= tungseinrichtung 19 der Steuereinrichtung 11 eine weitere Leseinstruktion mit der Adresse Y, allerdings um erhöht, oder (Y+1J abgeben,. Dieses Wort wird in der unteren Hälfte RDl-L des RDI=Registers 20, in den Bitpositionen 36-71, eingespeichert, und zwar dadurch, daß die untere Halbstellung ZRMS=L, das sind die Bitpositionen 36-71 des Schalters ZRMS 22 freigegeben ist» Auf das Auftreten des nächsten Taktsignales hin wird das Flipflop FGMTRB 34 durch einen Impuls von dem UND-Glied 28B her gesetzte Der Ausgangsimpuls des UND-Gliedes 28B wird an den Rücksetzanschluß FGTRA 32 abgegeben, von dem aus das Flipflop 32 zurückgesetzt wird_o

Wenn das i?'lipflop 34 gesetzt ist, bex-/irkt es die Abgabe der in dem Dateneingaberegister 20 gespeichsrten Wörter über die Stellung ZRDI des Schalters 3b an eine herkömmliche Schiebeeinrichtung 38₀ Das in der oberen Hälfte RDI-U des Registers 20 enthaltene Wort, das in den Bitpositionen 0=35 enthalten ist_p wird an die Schiebeeinrichtung 38 über die B=Operanden=Busleitung Z0SB 40

abgegeben, und das gegebenenfalls in der unteren Hälfte RDI-L des Registers 20 gespeicherte Wort, das in den Bitpositionen 36-71 enthalten ist, wird über die A-Operanden-Busleitung Z0SA 42 an die Schiebeeinrichtung 38 abgegeben. Aus dem Feld C des Deskriptors 18 sind die Byte-Positionen des Wortes bekannt, welches in der oberen Hälfte RDI-U des Registers 20 gespeichert ist, in welchem das Zeichen höchster Wertigkeit der Binärzahl gespeichert ist. Die Anzahl der Bits pro Byte-Position beträgt 9. Anhand dieser Informationen bestimmt die Steuerschaltung 11 die Größe der Verschiebung, die auf die Wörter ausgeübt werden muß, die in dem Dateneingaberegister RDI 20 gespeichert sind, um die Bytes linksbündig zu machen, welche die Zeichen der Binärzahl enthalten, so daß das Zeichen höchster Wertigkeit die Bytestelle höchster Wertigkeit auf der Ausgangsschiebebusleitung ZSHF 43 einnimmt. Die Busleitung ZSHF43 ist eine 1-Wort-Busleitung, was bedeutet, daß sie 36 Leiter bzw. Leitungen aufxveist, um die 36 Informationsbits parallel zu führen bzw. zu übertragen. Die Größe der Verschiebung, die auf die Signale in der Schiebeeinrichtung 38 ausgeübt wird, ist gleich 9 (C-1). Wenn beispielsweise das Zeichen höchster Wertigkeit der Binärzahl in der zweiten Byte-Position gespeichert ist, dann ist es für eine Linksbündigkeit der Bytes, in denen die Zeichen der Binärzahl vorhanden sind, erforderlich, den Inhalt des Registers RDI 20 um neun Bitpositionen nach links zu verschieben. Für die erforderliche Größe der Verschiebung kennzeichnende Signale werden an die Schiebeeinrichtung 38 von der Steuerschaltung 11 über die Leiter abgegeben, die nicht dargestellt sind, da sie von herkömmlicher Art und an sich bekannt sind und das Verständnis der Beschreibung lediglich erschweren würden. Die an die Schiebeeinrichtung über die Busleitungen Z0PB und Z0PA abgegebenen Wörter werden nach links verschoben, so daß das Byte, welches das Zeichen höchster Wertigkeit der Binärzahl

030023/0786

enthält, linksbündig auftritt» Eine maximale Anzahl von vier Bytes, welche Zeichen der betreffenden Zahl enthalten, sind in abnehmender Wertigkeitsreihenfolge von links nach rechts vorhanden oder werden an die Aus= gangsschiebebusleitungen ZSHF 43 abgegeben, die 36 Bits zu übertragen vermögen. Ferner werden die betreffenden Signale über die Schalterposition ZSHF des getasteten Auswahlschalters 44 an das Zwischenregister RIM 4b abgegeben, welches in den Stand versetzt ist, die be= treffenden Signale durch Steuersignale von der Steuer= einrichtung 11 her zu speichern.

Wenn der nächste Taktimpuls von der Taktsignalquelle erzeugt wird, wird das UND-Glied 28C freigegeben, wodurch das Flipflop FGMTRC 48 gesetzt und das Flipflop FGMTRB 34 zurückgesetzt werden. Wenn das Flipflop FGMTRC gesetzt ist, dann wird das in dem Zwischenregister RIM gespeicherte Wort an die Zwischenregister-Busleitun^ ZRIM 50 abgegeben, die mit dem Format-Schalter 52 ver= bunden ist. Der Format-Schalter 52 ist ein in eine von zehn Stellungen einstellbarer getasteter Auswahlschalter, der das Format der Signale des ihm von der Busleitung ZRIM 50 her zugeführten Maschinenwortes in einer solchen Weise ändert, daß die darin enthaltene Binärzahl auf der Ausgangsschiebebusleitung ZSF 54 rechtsbündig auftritt.

Die mit RiM-O in Fig. 5A und mit RIM-1 in Fig. 5F bezeichneten Formate sind die beiden Formate einer Binärzahl auf der Busleitung ZRM 50. Die in Fig. 5B bis 5E und in Fig. 5G bis 5L gezeigten Formate werden in jeder der zehn Stellungen FSO-9 erzeugt. Die Stellung des freigegebenen Schalters 52 wird aus der Information in den Instruktionswörtern bestimmt, die in den Registern^, 16 der Steuereinrichtung 11 gespeichert sind» Der Typ des Zeichens C, d_oh_o ob es sich um ein 8-Bit- oder ein 9-Bit-Zeichen handelt, wird durch das

030029/0786

Feld F festgelegt, das ist die Bitposition 22 des Deskriptors 18, und die Anzahl der die Binärzahl ausmachenden Zeichen ist durch das Feld L spezifiziert, das sind die Bitpositionen 32-35 des Deskriptors 18. Das Vorzeichen-Erweiterungsfeld SE, das ist die Bitposition 21 des Deskriptors 18, bestimmt, ob das Vorzeichenbit, das Bit höchster Wertigkeit der Binärzahl, dazu heranzuziehen ist, jegliche Bitpositionen höherer Wertigkeit, die auf der Busleitung ZFS 54 nicht benötigt werden, auszufüllen.oder dazu heranzuziehen^⁷ die Zahl zu übertragen. Diese Information wird von der Steuerschaltung 11 dazu herangezogen, diejenige Schalterposition FSO-9 auszuwählen, die freizugeben ist. Darüber hinaus wird das adressierbare Register, in welchem die Binärzahl, das sind die Signale auf der Ausgangsbusleitung 54 des Format-Schalters,einzuspeichern sind, in dem Feld RECR spezifiziert, das sind die Bitpositionen 14-17 der Instruktion 17. Acht von zehn direkt adressierbaren Registern sind bei der bevorzugten Ausführungsform Indexregister RXO-7, bei denen es sich um Halbwort-Register handelt, d.h. um Register, die lediglich 18 Bits oder ein halbes Wort zu speichern imstande sind. Die anderen adressierbaren Register sind das A-Register RA6O und das Q-Register RQÖ2; bei diesen Registern handelt es sich jeweils um ein Vollwort-Register. Eine weitere Beschränkung liegt darin, daß dann, wenn die ßinärzahl in den Registern RXO, RX1, RX4 oder RX5 der Registerbank 56 zu speichern ist, die Binärzahl höchstens zwei Zeichen C enthalten kann und daß diese beiden Zeichen auf die Leiter der oberen Hälfte ZSF-U der Busleitung ZFS 54 abgegeben werden müssen, d.h. an die Bitpositionen 0-17. Wenn eines oder beide Zeichen der Binärzahl in Indexregistern RX2, RX3, RX6 und RX7 zu speichern sind, dann sind die Zeichen in der unteren Hälfte ZFS-L der Busleitung ZFS 54 unterzubringen, d.h. in den Bitpositionen 18-35. Demgemäß l_egt das Register, in welches die Binärzahl unterzubringen ist, die Anzahl

030029/0786

30000

der Zeichen in der betreffenden Zahl und die Angabe, ob es sich um 8-Bit-Zeichen oder um 9-Bit~Zeichen handelt, fest, welche Schalterstellung des Format-Schalters 52 freizugeben ist«,

Ua die Binärzahlen an die Ausgangsbusleitung 54 des Format-Schalters von dem Format-Schalter 52 abgegeben werden, sind Sie rechtsbündig für eine Wort- oder Halbwort-Grenze, wobei die Bits der Binärzahl in der Reihenfolge auftreten und wobei das Bit niedrigster Wertigkeit in der Bitposition niedrigster Wertigkeit vorhanden ist, und zwar unabhängig davon, ob die Binärzahl aus 2, 3 oder 4 Zeichen bestehto Wenn das Vorzeichen-Er-Weiterungsfeld SE ein Verknüpfungssignal 1 führt, dann gibt die Vorzeichen-Erweiterungsschaltung 64 ein Verknüpfungssignal 1 in den höherwertigen Bitpositionen der Busleitung ZFS 54 ab₉ sofern die Bitpositionen nicht dazu ausgenutzt sind, Bits der Binärzahl zu speichern;, und sofern das Bit höchster Wertigkeit der Binärzahl eine 1 ist» Die Schaltung 64 gibt eine Null an diese Positionen ab, wenn das Bit höchster Wertigkeit der Binärzahl eine Null ist₀ Wenn das Vorzeichen-Erweiterungsbit eine Null ist? dann gibt die Vorzeichen-Erweiterungsschaltung 64 eine Null oder ein Füllbit in jeder Bitposition höherer Wertigkeit der Busleitung ab, die für die Abgabe der Bits einer Binärzahl an das Register nicht benötigt werden_o Die Signale auf der Ausgangsbusleitung 54 des Format-Schalters werden über den Schalter 66 und die Busleitung ZB-67 an die Register RXO-RX7, RA und RQ abgegeben« Das durch das RECR-FeId der Instruktion 17 bezeichnete Feld wird durch Steuersignale von der Steuereinrichtung 11 her freigegeben, um die auf den Leitungen der Busleitung ZB67 auftretenden Bits zu speichern,, Die in den Registern RXO-RX8, RA und RQ gespeicherte Binärzahl wird im richtigen Format vorliegen, so daß sie an die binäre Recheneinheit der Zentraleinheit 10 beispielsweise abgegeben

werden kann. Wenn der nächste Taktimpuls von der Taktsignalquelle 30 erzeugt wird, wird ein die Beendigung der Instruktion anzeigendes Flipflop FG0F 68 durch den Taktimpuls von der Taktsignalquelle 30 her gesetzt, wodurch das UND-Glied 70 freigegeben wird. Dadurch wird das Flipflop FGMTRC 48 zurückgesetzt, und ferner signalisiert das Setzen der Einrichtung FG0F die Beendigung der Instruktion. Die Steuerlogik-Schaltungsanordnung 11 ist dann bereit, den nächsten in den Instruktionsregistern 14 und 16 zu speichernden Befehl bzw. die nächste dort abzuspeichernde Instruktion auszuführen,»

In Fig. 4 ist ein Ausführungsbeispiel der Transformationen veranschaulicht, die bezüglich der Wörter erfolgen^ die in zwei Speicherplätzen Y und Y4-I gespeichert sind_s wobei diese Transformationen im Zuge der Ausführung des Übertragungsbefehls zur Übertragung von Signalen zu einem Register hin ausgeführt werden,, bis die Binärzahl ₉ die in diesen beiden Speicherplätzen in dem Speicher gespeichert war,, in ein adressierbares Register RA oder RQ oder RXO-7 eingespeichert ist. Zum Zwecke der Erläuterung sei angenommen daß eine Binärzahl mit drei Zeichen CO₉ C1 und C2 vorliegt und daß das Zeichen CO höchster Wertigkeit in der Byte-Speicherstellung B2_P Bitpositionen 18 bis 26 gespeichert ist bzw. wirdo Da die Anzahl der Zeichen C₉ welche die Zahl bilden, drei bei dem Ausführungsbeispiel beträgt ρ reicht die Binärzahl über eine Wortgrenze zwischen Wörtern hinaus,, die in den Speicherstellen Y und Y+1 gespeichert worden sind₀ Das 36=Bit~Wort aus dem Speicherplatz Y wird in der oberen Hälfte RDI-U des Dateneingaberegisters RDI 20 gespeichert _s d.h„ in den Bitpositionen 0-35 _s und das Wort aus dem Speicherplatz Y + 1 wird in der untere Hälfte RDI-L des Registers RDl 20 gespeichert werden, d_oh_o in den Bitpositionen 36-71 , wie dies in Fig„ 4A veranschaulicht ist,, Die Zeichen der Binärzahlen weisen bei diesem Ausführungsbeispiel acht Bits auf, oder es sind Okteife, iiras

durch C bezeichnet ist« Ein 9-tfit=Zeichen wird mit C bezeichnet. Der erste Schritt bei der Ausführung des Befehls zur Übertragung zu dem Register besteht darin, die in den Zeichen der Binärzahl enthaltenden Bytes linksbündig zu machen, so daß die Bytes linksbündig vor= liegen, wenn sie in das Zwischenregister RIM 46 gemäß Fig. 4B eingespeichert sind. Das Feld C des in Figo 2 dargestellten Deskriptors 18 bezeichnet die Bytes-Positionen des in dem Speicherplatz Y gespeicherten Wortes, die das Zeichen CO höchster Wertigkeit enthalten» Die Anzahl der Bitpositionen, um die der Dateninhalt in dem Register RDI 20 nach links verschoben werden muß, beträgt 9(C-1) oder bei diesem Ausführungsbeispiel 18 Bits, so daß dann, wenn der Inhalt des Registers RDI 20 um 18 Bitstellen nach links verschoben ist, das Byte B2, welches das Zeichen CO höchster Wertigkeit enthält, linksbündig vorliegt, wenn es in dem Register RIM 46 gespeichert ist, wie dies in Fig. 4B veranschaulicht ist₀ Bis zu dieser Stelle der Ausführung des Befehles liegt kein Unterschied vor, ob die Zeichen der Binär zahl Oktettsjoder Nonetts sind.

Da bekannt ist, daß die Zeichen C der Binärzahl Oktetts sind, was durch das Feld B, die Bitposition 22 des Deskriptors 18 bezeichnet ist, da die durch das Feld L bezeichnete Anzahl von Zeichen bekannt ist und da das Register bekannt ist, in das die Binärzahl einzuspeichern ist, was durch die Bitpositionen 14=17 des Deskriptors bezeichnet ist, wählt die Steuereinrichtung 11 die eine Stellung der zehn Stellungen des getasteten Auswahl-Format-Schalters 52 aus, die auf ihre Freigabe oder Auswahl hin bewirkt, daß die drei Zeichen CO„ C1 und C2 der Binärzahl rechtsbündig auf der Ausgangsbusleitung ZFS des Format-Schalters auftreten_o Aus Fig„ 5 geht dabei hervor, daß dies in der Schalterstellung FS-5 bei dem in Figo dargestellten Ausführungsbeispiel der Fall ist_o Bei durch

030029/0788

die Steuersignale von der Steuereinrichtung 11 her freigegebener Schalterstellung FS-5 werden die Füllbits in den Bitpositionen O, 9 und 18 des in dem Register RIM gespeicherten Wortes eliminiert, was bedeutet, daß diese .Bitpositionen nicht mit der Ausgangsbusleitung ZSF 54 verbunden werden und daß das Zeichen C2 derart positioniert sein wird, daß dann, wenn es beispielsweise in dem Register RA gespeichert ist, das Bit niedrigster Wertigkeit des Zeichens C2, das Bit 26, rechtsbündig auftritt. Dies bedeutet, daß das betreffende Bit in der Bitposition 35 sein wird, während die übrigen Bits der Zeichen CO, C1, C2 in steigender Wertigkeitsreihenfolge von rechts nach links angeordnet sind, wie dies in Fig.5H veranschaulicht ist. Wenn das Vorzeichen-Erweiterungs-Bit-Feld SE, die Bitposition 21 des Deskriptors 18,ein Verknüpfungssignal 1 führt, dann wird der Saldo der Bitpcsitionen SX höherer Wertigkeit auf der Busleitung ZFS 54, das sind die Bitpositionen 0 bis 11 bei diesem Ausführungsbeispiel, denselben Binärwert aufweisen, wie ihn das Bit höchster Wertigkeit der Binärzahl aufweist, nämlich das Bit in der Bitposition 12. Wenn das Vorzeichen-Erweiterungsbit eine Null ist, dann werden die Vorzeichenlirweiterungsbits 0 bis 11 Füllbits, das sind Verknüpfungssignale 0, eingespeichert haben.

Die MTR-Instruktion kennzeichnet das Register, in das die rechtsbündige üinärzahl einzuspeichern ist, und die Steuereinrichtung 11 gibt die erforderlichen Signalle ab, um das adressierte Register für die Einspeicherung der Signale freizugeben, die diesem Register über die Busleitung ZB 67 zugeführt werden, was an sich bekannt ist. Die Register RXO, 1, 4 und 5 sind an der Busleitung ZB-U derart angeschlossen, daß die Bits höchster Wertigkeit Auf den Leitern der Busleitung ZB 67, das sind die Bitpositionen 0-18, in den betreffenden Registern eingespeichert werden können. Die untere Hälfte ZB-L, das sind die Bitpositionen niedriger Wertigkeit der Busleitung ZB-67, also die Bitpositionen 18 bis 35, ist

030029/0786 BAD ORIGINAL

bzw. sind in die Register RX 2, 3, 6 oder 7 ein= speicherbar_o Bei dem in Figo 4 dargestellten Ausführungsbeispiel weist die Binärzahl drei Zeichen CO, C1, C2 auf, so daß die Binärzahl lediglich in einem der Vollwort-Register RA₅ RQ gespeichert werden kann_o Wenn eine Binirzahl in dem adressierten Register gespeichert istj, ist die Binärzahl rechtsbündig, und zwar entweder für eine Vollwort= oder für eine Halb= wortgrenze ρ wobei entweder ein Füllbit oder ein Vorzeichenbit in den nicht benutzten Bitpositionen höherer Wertigkeit des adressierten Registers gespeichert ist_p und zwar in Abhängigkeit von dem Wert des Vorzeichen= -Srweiterungsbits in dem Deskriptor 18 ₀ Die Binär zahl, die in dem Register gespeichert ist, welches durch das Instruktionswort 17 bezeichnet ist, steht somit für die Verarbeitung auf nachfolgende Instruktionen hin bereite

Die Forderung nach dem Vorzeichen-Erweiterungsbit tritt deshalb auf, weil die binären Recheneinheiten des Prozessors 10 so ausgelegt sind, daß 36 Bits parallel verarbeitet werden_o Um eine Veränderung des internen Aufbaus des Prozessors zu vermeiden_p und insbesondere solcher Einheiten, wie der binären Recheneinheit, wenn diese gebraucht wird, um Operationen auf Binärzahlen hin auszuführen, die weniger als 36 Bits umfassen, und insbesondere dann, wenn die Binärzahlen in der Vorzeichen= behafteten Zweier-Komplementdarstellung auftreten, dann ist die Verwendung von Vorzeichen=Erweiterungsbis er= forderlich, um die Einführung von möglichen Rechenfehlern zu"vermeiden, was an sich bekannt ist„

Das Format eines 36=Bit~Wortes, welches mit RIM=O be= zeichnet ist und welches typisch für das Format eines Wortes ist, welches in dem Zwischenregister RIM 46 ge= speichert ist, wenn die Binärzahl aus 9=Bit°Zeichen be= steht, ist in Figo 5A dargestellte Auf die Einspeicherung in das Register RIM 46 ist die Binärzahl linksbündig, so

daß die Zeichen CO, C3 in der aus Fig. 5A ersichtlichen Weise positioniert sind. Es sei darauf hingewiesen, daß dabei keine Füllbits vorhanden sind, wenn die Zeichen der Binärzahl Nonetts sind. Wenn der Format-Schalter 52 in seine Null-Stellung gebracht ist, die mit FS-O bezeichnet ist, dann wird der Inhalt des Zwischenregisters 46 an die Ausgangsbusleitung ZF 54 des Format-Schalters ohne eine Änderung abgegeben. Wenn die Anzahl der Zeichen C der Binärzahl mit 3 gegeben ist, dann werden die von der Steuerschaltung 11 an den Schalter 54 abgegebenen Steuersignale die Position FS1 freigeben oder auswählen, und zwar mit dem Ergebnis, daß lediglich die drei Zeichen C¹O, C'1 und C^f2 höchster Wertigkeit an die Busleitung CFS 54 abgegeben und in einem bezeichneten Register RA oder RQ gespeichert werden. Wenn das Vorzeichen-Erweiterungsbit eine 1 ist, dann werden die Bitpositionen 0 bis 8 die gleichen sein wie dann, wenn die Binärsignale in der Bitposition 9 gespeichert sind. Wenn die in dem Register RiM gespeicherten Binärzahlen lediglich zwei Zeichen C¹O und C'1 aufweisen, dann wird der Format-Schalter 52 in seinen mit FS-2 bezeichneten Zustand eingestellt, wie dies in Fig. 5D veranschaulicht ist, wodurch die beiden Zeichen C¹O und C^f1 rechtsbündig auftreten. Wenn das Vorzeichen-Erweiterungsbit eine 1 ist, dann werden die Bitpositionen 0 bis 17 denselben Wert aufweisen wie die Bitposition 18.

Wenn lediglich das erste oder höchstwertige 9-Bit-Zeichen C¹O zu verwenden und in einem bezeichneten Register zu speichern ist, dann wird die Schalterstellung FS3 freigegeben, und das Format der auf der Busleitung FS 54 auftretenden Signale wird das in Fig. 5E dargestellte Format sein. Wenn das Vorzeichen-Erweiterungsbit eine 1 ist, dann werden die Bitpositionen 0-26 denselben Wert aufweisen wie das Bit in der Position 27.

Wenn die Binärzahl aus nicht mehr als zwei Zeichen besteht

030029/0700

und wenn die Zeichen in einem Register der Indexregisterbank 56 RX O, 1, 4 und 5 zu speichern sind, dann wird die Schalterstellung FS-O freigegeben, sofern zwei Zeichen in der Zahl vorhanden sind, die bewirkt, daß die ersten beiden Zeichen C¹O und CM in der oberen Hälfte des Wortes, d.h. in den Bitpositionen 0=18 enthalten sind» Wenn lediglich ein Zeichen in einem dieser vier Register zu speichern ist, dann wird die Schalterstellung FS-1 freigegeben. Wenn die Zeichen in der unteren Halbbank der Indexregister 58, RX 2, 3_S 6 und 7 zu speichern sind_s dann wird die Schalterstellung, die freizugeben oder aus= zuwählen ist, die Schalterstellung FS-2 sein, sofern die Binärzahl zwei Zeichen für die Zahl aufweist,, Die betreffende Schalterstellung wird die Schalterstellung SF~3 in dem Fall sein, daß die Binärzahl lediglich ein Zeichen aufweist.

Das in Fig. 5 mit RIM-1 bezeichnete Format veranschaulicht die Anordnung von Zeichen C, die Oktetts sind, wenn sie in dem Zwischenregister RIM 46 auftreten oder wenn sie an die Busleitung ZIM 50 abgegeben v/erden, nach= dem sie linksbündig eingestellt sind, so daß das Zeichen CO höchster Wertigkeit in der Byteposition BO höchster Wertigkeit sein wird. Da die Zeichen Oktetts sind, wird ein Füllbit, welches durch eine diagonal schräg verlaufende Linie von links nach rechts bezeichnet ist, in der Bitposition höchster Wertigkeit jedes Bytes gespeichert, welches ein Zeichen speichert, das sind die ßitpositionen 0, 9, 18 und 27 gemäß Fig.5F. Wenn die Binärzahl aus vier Oktetts CO-C3 besteht, dann wird der Format-Schalter 52 in seine mit FS-4 bezeichnete Position oder Stellung eingestellt, in der die vier Oktetts CO-C3 rechtsbündig auftreten, wobei das Bit niedrigster Wertigkeit, das ist das Bit 35 der betreffenden Zahl, in der Bitposition 35 auftritt, während das Bit höchster Wertigkeit der betreffenden Zahl in der Bitposition 4 auftritt, wenn die Binärzahl an die Busleitung ZFS 54 abgegeben ist. Die in

030029/0786

3000Ü38

dem Register RiM 48 vorhandenen ü^llbits werden eliminiert, so daß die Bits der Binärzahl in steigender Wertigkeitsreihenfolge von rechts nach links angeordnet sind, wie dies in Fig. 5G veranschaulicht ist. Wenn das Vorzeichen-Erweiterungsbit vorhanden ist, dann werden die Bitpositionen 0-3 denselben Wert aufweisen wie die Bitposition 4. Wenn die Binärzahl aus drei Oktetts C9-2 besteht, dann wird der Scnalter 52 in seinen Zustand FS-5 gebracht, wodurch bewirkt wird, daß die Binärzahl rechtsbündig auftritt, wobei das Bit 26 niedrigster Wertigkeit der Binärzahl in der Bitposition 35 auftritt und wobei das Bit höchster Wertigkeit des Zeichens ZCO höchster Wertigkeit, das Bit 1, in der Bitposition 12 auftritt, wie dies in Fig. 5H veranschaulicht ist. Wenn das Vorzeichen-Erweiterungsbit eine 1 ist, dann werden die Bitpositionen 0 bis 11 denselben Wert aufweisen wie die in der Bitstelle 12 gespeicherten Bits. Wenn die Binärzahl aus zwei Oktetts CO und C1 besteht, dann wird der Schalter 52 in seinen FS-6 entsprechenden Zustand gebracht, wie dies in Fig. 51 veranschaulicht ist, und die beiden Zeichen CO, C1 nehmen die Bitpositionen 20-35 ein. Wenn das Vorzeichen-Erweiterungsbit eine 1 ist, werden die Bitpositionen 0 bis 19 die gleichen sein wie das Bit, welches in der Bitposition 20 gespeichert ist. Wenn die Binärzahl ein Einzelzeichen-Oktett CO ist, dann wird der Schalter 52 in seinen Zustand FS-7 gebracht, wie dies in Fig. 5J veranschaulicht ist, und das Format der auf der Busleitung ZFS 54 auftretenden Signale wird das in Fig. 5J veranschaulichte Format sein. Wenn das Vorzeichen-Erweiterungsbit eine 1 ist, dann werden die Bitpositionen 0 bis 27 denselben Wert aufweisen wie die Bitposition

Wie oben bereits ausgeführt, müssen dann, wenn der Wunsch besteht, ein Halbwort in die Bank der Register 56 einzuspeichern, die Bits des Halbwortes an die Leiter bzw. Leitungen, das sind die Bits 0 bis 17, der Busleitung ZFS-54

030029/0786

abgegeben werden, und die Schalterstellung FS=8 wird freigegeben, wodurch die beiden Zeichen CO₅ C1 in die obere Hälfte eines Wortes abgegeben werden, welches für die Einspeicherung in dasjenige Register der Register RX O, 1, 6 oder 7 bereitsteht, welches zufolge der Bezeichnung des adressierbaren Registers in dein Feld RECR der Instruktion 17 freigegeben ist_o Wenn das Vorzeichen-Erweiterungsbit eine 1 oder vorhanden ist, dann werden in dem Fall, daß der Schalter 52 sich in dem Zustand bzw. der Stellung FS-8 befindet, die Bitposi= tionen 0 und 1 denselben Wert aufweisen wie das in der Bitposition 2 gespeicherte Bito Wenn der Schalter 52 sich in der Stellung FS-9 befindet ₉ dann wird lediglich ein einziges Oktett CO vorhanden sein und rechtsbündig gegenüber der Haltwortgrenze 71 zwischen den Bit= Positionen 17 und 18 auftreten« Wenn das Vorzeichen-Erweiterungsbit eine 1 ist, dann wird das in den Bitstellen 0 bis 9 gespeicherte Bit dasselbe sein wie das in der Bitposition 10 gespeicherte Bit_swie dies in Fig„ 5L veranschaulicht ist.

Fig. 6 zeigt ein Blockdiagramm der in eine von zehn Stellungen einstellbaren getasteten Auswahl=Schaltereinheit 72 des Format-Schalters 52, der auswählt, welches der zehn Verknüpfungssignale, die an die Eingangsan= Schlüsse DO-D9 abgegeben sind, abgegeben wird und an dem Ausgangsanschluß ZO der Schaltereinheiten 72 auftreten wird. Der Anschluß ZO ist dann mit einem Leiter der Schalter-Ausgangsbusleitung 54 verbunden, der Bitposition höchster Wertigkeit, bei der es sich beispielsweise um die BitpositLon Null handelt _o Da ein Maschinenwort bei der bevorzugten Ausführungsform J56 Bits umfaßt, weist der Schalter 52 3ö Schaltereinheiten 72 auf₀ Jede Einheit 72 ist mit zehn UND-Gliedern 74-0 bis 74-9 versehen, die jeweils fünf Eingänge aufweisen«, Welches der betreffenden UND-Glieder 74-0 bis 74=9 freigegeben wird, wird durch Verknüpfungsauswahl-Steuersignale S1, S2, S4

Ö30O29/Q7S

£ 3000Ü33

SJb

und S8 von der Steuersignalquelle 11 her bestimmt. Die Signale S1, S2, S4 und S8 werden herkömmlichen Verstärkern oder Pufferschaltungen 76-0 bis 76-3 zugeführt. Die betreffenden Verstärker 76-0 bis 76-3 erzeugen als Ausgangssignale die Steuersignale S1, S2, S4 und S8 sowie ST, S2, S4" und S8. Die Steuersignale S1, S2, S4 und S8 sowie ihre Komplementsignale ST, S2, S4" und S8 werden an vier der Eingangsanschlüsse jedes der fünf Eingänge aufweisenden UND-Glieder 74-0 bis 74-9 abgegeben, so daß lediglich eines der Verknüpfungsglieder 74-0 bis 74-9 zu irgendeinem Zeitpunkt ausgewählt oder freigegeben werden kann. Welches der betreffenden UND-Glieder 74-0 bis 74-9 freigegeben ist, wird durch die Binärwerte der Signale S1, S2, S4 und S8 zum jeweiligen Augenblick bestimmt. Die anderen Eingangsanschlüsse jedes der UND-Glieder 74-0 bis 74-9 sind mit einem der Eingangsanschlüsse DO bis D9 verbunden, denen die Verknüpfungssignale oder Bits auf der Busleitung ZRM 50 oder die Signale von den Vorzeichen-Erweiterungsschaltungen 64 her zugeführt werden. Zusätzlich zu den Verknüpfungsauswahl-Steuersignalen S1, S2, S4 und S8, die an die Verstärkerschaltungen 76-0 bis 76-3 abgegeben werden, werden Freigabe-Verknüpfungssignale EA und SB zur Freigabe des UND-Gliedes 78 abgegeben, wobei das Ausgangssignal des Freigabe-Verknüpfungsgliedes 70 an einen Singangsanschluß des Ausgangs-UND-Gliedes 80 abgegeben wird. Die Verknüpfungsglieder 78 und 80 sind bei der bevorzugten Ausführungsform durch UND-Glieder mit zwei Eingängen gebildet. Das Verknüpfungsglied 80 erzeugt an seinem Ausgang das Signal ZO und das invertierte oder komplementäre Ausgangssignal ZO . In Abhängigkeit von den Werten der Signale S1, S2, S4 und S8 und in Abhängigkeit davon, ob die Freigabesignale EA und EB vorhanden sind, wird sodann das an den einen ausgewählten Eingangsanschluß der Eingangsanschlüsse DO bis D9 der Einheit 72 abgegebene Signal am Ausgangsanschluß ZO vorhanden sein oder auftreten und damit in der Bitposition 0, der Bitposition höchster Wertigkeit der Ausgangsbusleitung ZSF 54 der Schiebeeinrichtung vorhanden sein.

030029/0788

In Fig. 5A bis 5F sind die Bits eines Maschinenworts bezeichnet. Die Bitpositionen der Zeichen der Binär= zahlen auf der Busleitung ZRlM 50 für jede Stellung des Format-Schalters 52 sind in den Ausgangsformaten gemäß Fig. 5ß bis 5E und 5G bis 5L untergebrachte Die Vorzeichen-Erweiterungsbits SX werden der Vorzeichen-Erweiterungsschaltung b4 zugeführt. Es dürfte anzunehmen sein, daß auf der Grundlage der . gegebenen Information die Eingangsanschlüsse DO bis D9 der Schaltereinheiten 72 mit den in Frage kommenden Leitungen bzw„ Leitern der Zwischenbusleitung ZRIM 50 und mit der Vorzeichen-Erweiterungsschaltung 64 verbunden werden können, um die Formate der Binärzahlen auf der Ausgangsbusleitung ZFS 54 für jede der zehn Zustände oder Positionen des Schalters zu erzeugen, wie dies in Fig. 5 veranschaulicht ist«,

Aus Vorstehendem dürfte ersichtlich sein, daß durch die Erfindung eine Hardware-Anordnung gbereitgestellt worden ist, die zur Ausführung einer Instruktion bzw₀ eines Befehles dient, durch den schnell und zuverlässig eine Binärzahl von 1 bis 4 Zeichen übertragen wird, wobei ein Zeichen entweder acht Bits oder neun Bits aufweisen kann und wobei das Zeichen höchster Wertigkeit der betreffenden Zahl in irgendeiner Byteposition eines Wortes für ein adressierbares Register gespeichert sein kann. Die Binärzahl wird zu einem bezeichneten adressierbaren Register hin übertragen, wobei die betreffende Binärzahl rechtsbündig auftritt und wobei die Bits in einer solchen Reihenfolge auftreten, daß das Bit niedrigster Wertigkeit in der Bitposition niedrigster Wertigkeit des Registers auftritt, während die übrigen Bits der Binärzahl von rechts nach links in steigender Wertigkeitsreihenfolge angeordnet sind. Das Vorzeichenbit der Binärzahl kann erweitert sein, um die Bitpositionen höherer Wertigkeit in dem Register auszufüllen, sofern das Vorzeichen-Erweiterungsbit des Deskriptors gesetzt ist.

030029/0786

30Ü0038

Durch die Erfindung ist also eine Rechner anordnung geschaffen worden, die einen einzigen Rechnerbefehl bzw. eine einzige Rechnerinstruktion auszuführen gestattet, durch die eine Binärzahl mit einem bis vier Zeichen übertragen wird, wobei die Zeichen einer vorgegebenen Binärzahl entweder acht oder neun Bits pro Zeichen aufweisen. Die Übertragung der betreffenden Binärzahl erfolgt dabei von einem Speicher zu einem Register. Die Zeichen der Binärzahl werden in einem wortadressierbaren Speicher gespeichert, wobei jedes Wort des Speichers in vier 9-Bit-Bytes unterteilt ist_o Das Zeichen höchster Wertigkeit der Binärzahl kann in irgendeiner bezeichneten Byte-Stelle eines Wortspeicherplatzes gespeichert sein, wobei die Zeichen der betreffenden Zahl in benachbarten Byte-Stellen gespeichert sind, und zwar in abnehmender Wertigkeitsreihenfolge. Die Anordnung bewirkt die Einspeicherung der Binärzahl in einem bezeichneten adressierbaren Register, wobei die betreffende Binärzahl in diesem Register rechtsbündig vorliegt. In die Bitpositionen höherer Wertigkeit des Registers, die für die Speicherung der Bits der Binärzahl nicht gebraucht werden, werden Füllbits oder das Vorzeichen-Bit der betreffenden Zahl eingespeichert.

030029/0786

Leerseite

Claims

EAlRPEEiLH MüncLen, 1 I

UUUÖ J

Aktenzeichen; Mein Zeichen: P 2972

Patentansprüche

(Y) Schaltungsanordnung zum Umformatieren einer reinen Binärzahl j, dadurch gekennzeichnet, daß ein Dateneingaberegister vorgesehen ist, in das ein erstes Wort und ein zweites Wort mit η Bits eingespeichert sind, wobei die η Bits jedes Wortes in ρ Byte mit jeweils q Bits unterteilbar sind und wobei η, ρ und Null verschiedene ganze Zahlen sind, daß jedes der ρ Bytes ein Zeichen der Binärzahl zu enthalten vermag, wobei jedes Zeichen q oder (q-1) Bits aufweist,

daß die Anzahl der Zeichen der Binärzahl einen ρ nicht überschreitenden Wert aufweist,

daß das in dem Dateneingaberegister gespeicherte erste Wort das Zeichen höchster Wertigkeit der Binärzahl enthält^ wobei das betreffende Zeichen in einer bezeichneten Byte-Position des in dem betreffenden Register gespeicherten Wortes gespeichert ist, während die anderen Zeichen der Binärzahl in Byte-Stellerfmit abnehmender Wertigkeit gespeichert sind, daß mit dem Dateneingaberegister eine Schiebeeinrichtung verbunden ist, welche die in dem Dateneingaberegister gespeicherten Wörter derart zu verschieben ge stattet, daß das Byte des das Zeichen höchster Wertigkeit der Binärzahl enthaltenden ersten Wortes linksbündig auftritt,

daß die Bytes der Wörter, welche die übrigen Zeichen der Binärzahl enthalten, in einem Zwischenregister speicherbar sind,, welches ein einziges Wort zu speichern imstande ist, wobei die die Zeichen der Binärzahl enthaltenden Bytes in einer von links nach rechts abnehmenden Wertigkeitsreihenfolge angeordnet

Ü3ÖO29/Ö7Ö®

sind,

und daß eine Format-Schaltereinrichtung vorgesehen ist, die die in dem Zwischenregister gespeicherten Wörter derart umformatiert, daß die Bits der Binärzahl rechtsbündig auftreten und daß die so umformatierte Binärzahl in ein adressierbares Register einspeicherbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Format-Schaltereinrichtung eine Einrichtung zur Abgabe von Vorζeichen-Erweiterungsbits enthält, durch die die Bitpositionen höherer Wertigkeit des adressierbaren Registers ausfüllbar sind, die nicht für die Einspeicherung von Bits der betreffenden Binärzahl ausgenutzt sind.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß n=36, p=4 und q=9 ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Dateneingaberegister ein erstes Wort und ein zweites Wort mit jeweils η Bits zu speichern imstande ist, das jeweils in ρ Bytes mit jeweils q Bits unterteilt ist, daß die in dem Dateneingaberegister gespeicherten Wörter eine Binärzahl enthalten, die bis aus q Zeichen mit jeweils q oder (q-1) Bits pro Zeichen besteht, wobei das Zeichen höchster Wertigkeit der betreffenden Binärzahl in einem Byte des ersten Wortes gespeichert ist_s daß eine Steuersignalquelle (11) vorgesehen ist, daß eine Schiebeeinrichtung vorgesehen ist, daß eine Schaltungseinrichtung zur Abgabe der in dem Dateneingaberegister gespeicherten Wörter an die Schiebeeinrichtung vorgesehen ist, daß die Schiebeeinrichtung auf die ihr von der Steuersignalquelle her zugeführten Steuersignale ein Schiebeeinrichtungs-Ausgangssignal dadurch erzeugt,

daß die Bytes des ersten Wortes und des zweiten Wortes derart verschoben werden, daß das das Zeichen höchster Wertigkeit der Binärzahl enthaltende Byte linksbündig in dem Ausgangswort der Schiebeeinrichtung auftritt, daß das Schiebeeinrichtungs-Ausgangswort in einem Zwischenregister speicherbar ist, daß ein r Stellungen und eine Ausgangs-Busleitung aufweisender Format·= Schalter vorgesehen ist, daß eine Schaltungseinrichtung zur Abgabe des in dem Zwischenregister gespeicherten Schiebeeinrichtungs-Ausgangswortes an den Format-Schalter vorgesehen ist, der auf die ihm von der Steuersignalquelle her zugeführten Steuersignale das Format der Binärsignale des in dem Zwischenregister gespeicherten Wortes in ein Format-Schalter-Ausgangswort auf der Format-Schalter- Ausgangsbusleitung umsetzt bzw. ändert, daß das betreffende Ausgangswort des Format-Schalters eine bestimmte Beziehung zu dem Format des an den Format-Schalter abgegebenen Wortes aufweist, daß das Format des Ausgangswortes des Format-Schalters auf der Ausgangsbusleitung des Format-Schalters rechtsbündig auftritt, wobei das Bit niedrigster Wertigkeit der Binärzahl in dem Bit niedrigster Wertigkeit der Binärzahl in der Bitposition niedrigster Wertigkeit auftritt und daß die Bits der betreffenden Binärzahl in steigender Wertigkeitsreihenfolge angeordnet sind, daß eine adressierbare Registereinrichtung vorgesehen ist, daß eine Schaltungseinrichtung zur Abgabe des Ausgangswortes des Format-Schalters über die Ausgangsbusleitung des betreffenden Format-Schalters an die adressierbare Registereinrichtung vorgesehen ist, daß eine bezeichnete Registereinrichtung der betreffenden adressierbaren Registereinrichtungen auf das Steuersignal von der Steuersignalquelle hin das auf der Ausgangsbusleitung des Format-Schalters auftretende Ausgangs-Wort dieses Format-Schalters in dem betreffenden bezeichneten adressierbaren Register

zu speichern vermag, und daß eine Vorzeichen-Erweit erungs schaltung mit dem Format-Schalter verbunden ist und auf die von der Steuersignalquelle abgegebenen Steuersignale hin die Einspeicherung des Vorzeichenbits der betreffenden Binärzahl in den Bitpositionen höherer Wertigkeit des adressierbaren Registers bewirkt, die für die Einspeicherung der Bits der betreffenden Binärzahl unbenutzt sind.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß r = 10 ist_o

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Steuersignalquelle vorgesehen ist, daß das Dateneingaberegister Binärsignale eines ersten Wortes und eines zweiten Wortes zu speichern vermag, v/obei jedes Wort η Bits aufweist und in ρ Bytes mit jeweils q Bits unterteilt ist, daß das Dateneingaberegister ein erstes Wort und ein zweites Wort mit jeweils einer Binärzahl zu speichern vermag, die nicht mehr als ρ Zeichen aufweist, daß zumindest ein Zeichen der Binärzahl in einem bezeichneten Byte-Platz des ersten Wortes positioniert ist₉ während die übrigen Zeichen der betreffenden Binärzahl in benachbarten Bytestellen in dem Dateneingaberegister mit von links nach rechts abnehmender Wertigkeitsreihenfolge gespeichert sind, daß eine Schiebeschaltung mit dem Dateneingaberegister verbunden ist und auf die von der Steuersignalquelle abgegebenen Steuersignale hin die Bytes verschiebt, die die Zeichen der in dem Dateneingaberegister gespeicherten Binärzahl enthalten, derart, daß das die Zeichen höchster Wertigkeit der Binärzahl enthaltende Byte linksbündig auftritt, daß die die Zeichen der Binärzahl enthaltenden Bytes in dem Zwischenregister abgespeichert xirerden_P wobei die die

300003;

Zeichen der Binärzahl enthaltenden Bytes in von links nach rechts abnehmender Wertigkeitsreihenfolge angeordnet sind, daß eine Schaltungseinrichtung vorgesehen ist, die das Ausgangssignal der Schiebeschaltung in das Zwischenregister einspeichert, daß eine adressierbare Registereinrichtung zur Speicherung eines Datenwortes vorgesehen ist, daß der mit dem Zwischenregister verbundene Format-Schalter auf die von der Steuersignalquelle abgegebenen Steuersignale hin das Format des in dem Zwischenregister gespeicherten Datenwortes derart zu ändern gestattet, daß die Binärzahl rechtsbündig auftritt, und daß eine Schaltungseinrichtung vorgesehen ist₉ die die Binärzahl in einem der adressierbaren Register zu speichern gestattet, wobei die Bits der Binärzahl mit von rechts nach links zunehmender Wertigkeitsreihenfolge auftreten.

. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Vorzeichen-Erweiterungsschaltungseinrichtung mit dem Format-Schalter verbunden ist_s der auf seine Freigabe durch ein von der Steuersignalquelle abgegebenes Steuersignal hin das Vorzeichenbit der Binärzahl an die Bitpositionen höherer Wertigkeit des adressierbaren Registers abgibt, welche Bitpositionen für die Speicherung der Bits der Binärzahl ungenutzt sind.

8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Daten^ingaberegister zwei Wörter zu speichern vermag, deren jedes η Bits aufweist und in ρ Bytes mit jeweils q Bits unterteilt ist, wobei η, ρ und q von Null verschiedene ganze Zahlen sind, daß eine Binärzahl mit q oder (q = 1) Bits pro Zeichen in den Wörtern mit einem Zeichen pro Byte gespeichert ist, wobei das das Bit höchster Wertigkeit der Binärzahl enthaltende Zeichen das

-D-

Zeichen höchster Wertigkeit ist, daß ein Instruktionsregister ein erstes und zweites Instruktionswort zu speichern vermag, daß mit dem Instruktionsregister eine Steuereinrichtung verbunden ist, die Steuersignale zur Ausführung des in dem Instruktionsregister gespeicherten Befehls zu erzeugen gestattet, daß die Steuereinrichtung auf eine Instruktion zur Übertragung einer Binärzahl von einem Speicher zu einem adressierbaren Register hin Steuersignale zur Ausführung der betreffenden Instruktionswörter erzeugt, daß die mit dem Dateneingaberegister verbundene Schiebeeinrichtung auf die von der Steuereinrichtung abgegebenen Steuersignale hin die Wörter, die die an die Schiebeeinrichtung von dem Dateneingaberegister abgegebene Binärzahl enthalten, um eine bestimmte Größe und in einer bestimmten Richtung derart verschiebt, daß ein Schiebeeinrichtungs-Ausgangswort entsteht, daß das Zwischenregister zur Speicherung des Ausgangswortes der Schiebeeinrichtung dient, daß der Format-Schalter mix seiner Ausgangsbusleitung mit dem Zwischenregister verbunden ist und r Zustände aufweist, daß die Format-Schaltereinrichtung das ihr zugeführte Ausgangswort der Schiebeeinrichtung derart umformatiert, daß das Format der als Ausgangswort auf den Leitungen der Ausgangsbusleitung des Format-Schalters auftretenden Signale eine bestimmte Beziehung zu dem Ausgangswort der Schiebeeinrichtung hat, welches an den Format-Schalter abgegeben ist, und zwar in Abhängigkeit von dem Zustand des betreffenden Schalters, daß mit der Ausgangsbusleitung des Format-Schalters und mit der Steuereinrichtung eine adressierbare Registereinrichtung verbunden ist, die zur Speicherung der Signale des Ausgangswortes auf der Ausgangsbusleitung des Format-Schalters dient, daß die Steuereinrichtung Signale erzeugt, durch die die in dem Dateneingaberegister gespeicherten Wörter nach links verschoben

03QQ29/073Ö

300003;

derart j, daß die Bytes der Wörter linksbündig auftreten, welche die Zeichen der Binärzahl enthalten^ derart, daß das Byte des Ausgangswortes der Schiebeeinrichtung, welches das Zeichen höchster Wertigkeit der Binärzahl enthält, linksbündig auftritt und daß das Zwischenregister veranlaßt wird, das Äusgangswort der betreffenden Schiebeeinrichtung zu speichern, derart, daß Signale erzeugt werden, durch die das in dem Zwischenregister gespeicherte Ausgangswort der Schiebeeinrichtung an den Format= Schalter abgegeben wird,und daß der betreffende Format-Schalter in den Zustand gebracht wird in welchem die Bits der in dem Ausgangswort des betreffenden Format=Schalters enthaltenen Binärzahl rechtsbündig an einer Wortgrenze auftreten, wobei das adressierbare Register durch die bezeichnete Instruktion veranlaßt wird, das auf der Ausgangsbusleitung des Format-Schalters auftretende Ausgangswort zu speichern,,

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet j daß die Wortgrenze eine Halbwort-Grenze ist_e

10«, Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß eine Vorzeichen-Erweiterungsschaltung mit dem £"ormat=Schalter verbunden ist und auf ihre Freigabe durch ein Steuersignal von der Steuereinrichtung her das Vorzeichenbit der Binärzahl an die Bit-Leitungen hoher Wertigkeit der Ausgang sbusleitung des betreffenden Format-Schalters abgibtj, welche Bit-Leitungen für die Übertragung von Bits der Binärzahl ungenutzt sind_o