DE2952318A1 - Integrierte schaltungsanordnung - Google Patents
Integrierte schaltungsanordnungInfo
- Publication number
- DE2952318A1 DE2952318A1 DE19792952318 DE2952318A DE2952318A1 DE 2952318 A1 DE2952318 A1 DE 2952318A1 DE 19792952318 DE19792952318 DE 19792952318 DE 2952318 A DE2952318 A DE 2952318A DE 2952318 A1 DE2952318 A1 DE 2952318A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- integrated circuit
- semiconductor region
- area
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
Description
- Integrierte Schaltungsanordnung
- Die Erfindung betrifft eine integrierte Schaltungsanordnung mit einem Halbleiterbereich vom ersten Leitungstyp, in dem sich die Halbleiterzonen der einzelnen Bauelemente befinden und mit einem daran angrenzenden Halbleiterbereich vom zweiten Leitungstyp.
- Bei der Herstellung von integrierten Schaltungsanordnungen sind bekanntlich Hochtemperaturprozesse erforderlich, die beispielsweise bei der Oxydation der Halbleiteroberfläche in Verbindung mit einer Sauerstoffbehandlung Anwendung finden. Die Praxis hat gezeigt, daß Hochtemperaturprozesse, insbesondere in Verbindung mit einer Sauerstoffbehandlung, zu Gitterdefekten im Halbleiterkörper führen. Diese Gitterdefekte verschlechtern die elektrischen Eigenschaften der Bauelemente der integrierten Schaltungsanordnung und führen sogar zu Ausfällen.
- Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltungsanordnung anzugeben, die diesen Nachteil nicht aufweist. Diese Aufgabe wird durch eine integrierte Schaltungsanordnung der eingangs erwähnten Art gelöst, bei der nach der Erfindung der Halbleiterbereich vom zweiten Leitungstyp zwei aneindergrenzende Gebiet unterschiedlicher Leitfähigkeit aufweist, wobei das höherohmigere Gebiet an den Halbleiterbereich vom ersten Leitungstyp grenzt.
- Die integrierte Schaltungsanordnung nach der Erfindung weist überraschenderweise Bauelemente auf, deren elektrische Eigenschaften durch Hochtemperaturprozesse wesentlich weniger beeinträchtigt werden als bei bekannten integrierten Schaltungsanordnungen. Der erfindungsgemäße Aufbau der integrierten Schaltungsanordnung nach der Erfindung führt zu Bauelementen mit wesentlich verbesserten Eigenschaften, und zwar macht sich diese Verbesserung vor allem bezüglich der Stromverstärkung, des Rauschens, Durchbruchverhaltens der Sperrschichten und Leckstromverhaltens bemerkbar. Die Erfindung findet vorzugsweise bei integrierten Schaltungsanordnungen Anwendung, deren Isolierschicht durch Sauerstofftempern bei relativ hoher Temperatur erzeugt wird. Dies trifft vor allem auf integrierte Schaltungsanordnungen mit einer Siliziumdioxydschicht als Isolier- und Maskierungsschicht zu.
- Bei der Schaltungsanordnung nach der Erfindung ist das höherohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp dünner als dessen niederohmigeres Gebiet.
- Während das höherohmigere Gebiet des albleiterbereichs vom zweiten Leitungstyp beispielsweise eine Dicke von 5 bis 25 ßm aufweist, weist das niederohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp beispielsweise eine Dicke von 300 bis 500 ßm auf.
- Das höherohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp hat beispielsweise einen spezifischen Widerstand von 1 bis 20 Qcm. Das niederohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp weist beispielsweise einen spezifischen Widerstand von 5.10 3 bis 5.10 2 Qcm auf.
- Der Halbleiterbereich vom ersten Leitungstyp hat beispielsweise eine Dicke von 1 - 15 ßm. Sein spezifischer Widerstand beträgt beispielsweise 0,1 - 5 cm.
- Moderne integrierte Schaltungsanordnungen haben heute einen epitaktischen Aufbau, d. h. ein Substrat mit einer epitaktischen Schicht. Im Falle der Erfindung ist bei einem epitaktischen Aufbau der Halbleiterbereich vom zweiten Leitungstyp das Substrat (mit den beiden unterschiedlich dotierten Halbleitergebieten) und der Halbleiterbereich vom ersten Leitungstyp die epitaktische Schicht. Es besteht jedoch auch die Möglichkeit, außer dem Halbleiterbereich vom ersten Leitungstyp auch das höherohmige Gebiet des Halbleiterbereichs vom zweiten Leitungstyp als epitaktische Schicht auszubilden, so daß in diesem Fall das niederohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp das Substrat ist, während das höherohmige Gebiet vom zweiten Leitungstyp und der Halbleiterbereich vom ersten Leitungstyp epitaktische Schichten sind, die auf dieses Substrat (niederohmigeres Gebiet des Halbleiterbereiches vom zweiten Leitungstyp) aufgebracht sind.
- Die Erfindung findet vorzugsweise bei integrierten Schaltungsanordnungen mit einer SiO2-Schicht als Isolierschicht und Maskierungsschicht Anwendung, bei der diese SiO2-Schicht durch eine Sauerstofftemperung hergestellt wird. Die Erfindung findet jedoch ganz generell mit Vorteil bei allen solchen integrierten Schaltungsanordnungen Anwendung, bei denen die erfindungsgemäße Ausbildung der integrierten Schaltungsanordnung eine Verbesserung der elektrischen Eigenschaften wie des Iaeckstromverhaltens, der Durchbruchseigenschaften, der Stromverstärkung und der Rauscheigenschaften der Bauelemente gegenüber solchen integrierten Schaltungsanordnungen bringt, deren Halbleiterbereich vom zweiten Leitungstyp höherohmig und außerdem homogen dotiert ist.
- e n A~ » Dies ist im allgemeinen bei solchen integrierten Schaltungsanordnungen der Fall, bei denen Hochtemperaturprozesse zu Gitterstörungen im Halbleiterkristall führen.
- Die Figur 1 zeigt zunächst den Teilaufbau einer bekannten integrierten Schaltungsanordnung, während die übrigen Figuren integrierte Schaltungsanordnungen nach der Erfindung zeigen.
- Die bekannten integrierten Schaltungsanordnungen haben nach der Figur 1 ein homogen dotiertes Substrat 1, das keine Gebiete mit unterschiedlichem Leitungstyp aufweist. Die bekannten Substrate sind relativ hochohmig dotiert und haben beispielsweise einen spezifischen Widerstand von 1 bis 20 Qcm. Auf dieses Substrat list bei einer integrierten Schaltungsanordnung eine epitaktische Schicht 2 aufgebracht, deren Leitungstyp dem des Substrats 1 entgegengesetzt ist und in die die Bauelemente der integrierten Schaltungsanordnung eingebracht werden. Jeder Bauelementebereich ist durch eine Separationszone 3 separiert, so daß die einzelnen Bauelemente voneinander elektrisch getrennt sind.
- Vor dem Aufbringen der epitaktischen Schicht 2 auf das Substrat 1 wird in bekannter Weise eine buried layer 4 eingebracht. Die Figur 1 zeigt natürlich ebenso wie die weiteren Figuren nur einen Teilausschnitt einer integrierten Schaltungsanordnung. Das in der epitaktischen Schicht 2 vorgesehene Bauelement ist in der Figur 1 nicht eingezeichnet.
- Die Figur 2 zeigt eine integrierte Schaltungsanordnung nach der Erfindung, bei der da~ Substrat 1 im Gegensatz zum Substrat der bekannten integrierten Schaltungsanordnung der Figur 1 nicht homogen dotiert ist, sondern zwei unterschiedlich dotierte Halbleitergebiete 5 und 6 vom gleichen Leitungstyp aufweist. Nach der Erfindung ist das Halbleitergebiet 5 wesentlich dünner und hochohmiger als das Halbleitergebiet 6. An das Halbleitergebiet 5, das ebenso wie das Halbleitergebiet 6 den zweiten Leitungstyp aufweist, grenzt der Halbleiterbereich 2 vom ersten Leitungstyp, der mit dem Halbleitergebiet 5 und damit mit dem Halbleiterbereich 1 den pn-Ubergang 7 bildet. Das niederohmigere Gebiet 6 hat beispielsweise eine Dicke von 400 ßm und einen spezifischen Widerstand von 10 Qcm. Das höherohmige Gebiet 5 ist wesentlich dünner als das niederohmigere Gebiet 6 und hat beispielsweise eine Dicke von 15 am Der spezifische Widerstand des höherohmigen Gebietes 5 ist wesentlich höher als der des niederohmigeren Gebietes 6 und beträgt beispieslweise 5 bis 10 Qcm.
- Die Anordnung der Figur 2 wird beispielsweise dadurch hergestellt, daß auf ein homogen dotiertes Substrat 6 vom zweiten Leitungstyp das Halbleitergebiet 5 vom zweiten Leitungstyp epitaktisch aufgebracht wird. Dadurch ist auch das Gebiet 5 homogen dotiert. Anschließend an das Aufwachsen der epitaktischen Schicht 5 werdenin die epitaktische Schicht 5 buried layers 4 eingebrcht, die den ersten Leitungstyp aufweisen. Die Herstellung der buried layers 4 erfolgt beispielsweise durch maskierte Diffusion. Nach der Herstellung der buried layers 4 wird auf die epitaktische Schicht 5 eine zweite epitaktisch Schicht 2 aufgebracht, die den ersten Leitungstyp aufweist. Die epitaktische Schicht 2 dient zur Aufnahme der in der Figur 2 nicht dargestellten Bauelemente der integrierten Schaltungsanordnung.
- Nach dem Aufbringen der epitaktischen Schicht 2 wird die Oberfläche dieser Schicht maskiert, um die Separationszone 3 vom zweiten Leitungstyp durch Diffusion herstellen zu können. Zu diesem Zweck wird die Oberfläche der epitaktischen Schicht 2 beispielsweise mit einer SiO2-Schicht überzogen, die beispielsweise in oxydierender Atmosphäre z. B.
- bei 1100 0C hergestellt wird. Dieser Hochtemperaturprozeß und auch noch nachfolgende Hochtemperaturprozesse scheinen im Halbleiterkristall Gitterschäden hervorzurufen, deren negative Auswirkungen jedoch durch den erfindungsgemäßen Aufbau der integrierten Schaltungsanordnung kompensiert werden. Nach der Herstellung der in der Figur 2 nicht dargestellten Isolierschicht werden in diese Isolierschicht mittels der Fotolacktechnik rahmenförmige Diffusionsfenster eingebracht, durch die Separationszonen 3 in die epitaktische Schicht 2 diffundiert werden. Wesentlich für die Erfindung ist, daß das niederohmigere Gebiet 6 dicker als das höherohmigere Gebiet 5 ist. Der durch die Erfindung erzielte Erfolg wird deshalb beispielsweise in keiner Weise durch eine integrierte Schaltungsanordnung mit einem relativ hochohmigen Substrat erreicht, welches lediglich an seiner Unterseite eine dünne niederohmige Schicht aufweist.
- Das höherohmige Gebiet kann statt durch Epitaxie beispielsweise auch durch Ausdiffusion hergestellt werden. Zu diesem Zweck wird der Ausgangskörper, der die Leitfähigkeit des niederohmigen Halbleitergebiets 6 hat, getempert, und zwar so lange, bis das höherohmige Halbleitergebiet 5 entsteht.
- Dieser Ausdiffusionsprozeß erfolgt beispielsweise bei einer Temperatur von 1100 bis 1250 °C.
- Die Anordnung der Figur 3 unterscheidet sich von der Anordnung der Figur 2 dadurch, daß in den durch die Separationszone 3 begrenzten Bauelenientebereich ein Bauelement eingebracht ist, und zwar ein Transistor, der aus der Basiszone 8, der Emitterzone 9 und der Kollektorzone 2 besteht, die dem Halbleiterbereich 2 vom ersten Leitungstyp entspricht. Die Kontaktierung der Kollektrozone 2 wird durch die niederohmige Anschlußzone 10 vom Leitungstyp der Kollektorzone erleichtert. Auf der Oberfläche des Halbleiterbereichs 2 vom ersten Leitungstyp befinden sich die Emitterelektrode 11, die Basiselektrode 12, die Kollektorelektrode 13 sowie die Isolierschicht 14.
- Bei der Anordnung der Figur 4 ist im Gegensatz zur Anordnung der Figur 3 außer dem Transistor noch eine Diode vorhanden, die durch die Halbleiterzone 15 und den Halbleiterbereich 2 vom ersten Leitungstyp gebildet wird. Zur Erleichterung der Kontaktierung der einen Halbleiter zone ist die Anschlußzone 16 vorgesehen, die durch die Elektrode, 17 kontaktiert wird. Die andere Halbleiterelektrode ist mit 18 bezeichnet.
- Die Figur 5 zeigt die integrierte Schaltungsanordnung der Figur 4 in perspektivischer Darstellung.
- Ganz allgemein gilt, daß das niederohmigere Haibleiterge biet dicker als das höherohmigere Halbleitergebiet und derart dick und derart niederohmig bemessen ist, daß im Halbleiterbereich vom ersten Leitungstyp möglichst keine Gitterstörungen auftreten.
- Leerseite
Claims (19)
- Patentansprüche 1) Integrierte Schaltungsanordnung mit einem Halbleiterbereich vom ersten Leitungstyp, in dem sich die Halbleiterzonen der einzelnen Bauelemente befinden, und mit einem daran angrenzenden Halbleiterbereich vom zweiten Leitungstyp, dadurch gekennzeichnet, daß der Halbleiterbereich vom zweiten Leitungstyp zwei aneinandergrenzende Gebiet unterschiedlicher Leitfähigkeit aufweist und daß das höherohmige Gebiet an den Halbleiterbereich vom ersten Leitungstyp grenzt.
- 2) Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das höherohmige Gebiet des Halbleiterbereichs vom zweiten Leitungstyp dünner als dessen niederohmigeres Gebiet ist.
- 3) Integrierte Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das höherohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp wesentlich dünner als dessen niederohmigeres Gebiet ist.
- 4) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das niederohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp 10 bis 100mal dicker als das höherohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp ist.
- 5) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das höherohmige Gebiet des Halbleiterbereichs vom zweiten Leitungstyp eine Dicke von 5 bis 25 tjm aufweist.
- 6) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das niederohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp eine Dicke von 300 bis 500 ßm aufweist.
- 7) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das höherohmige Gebiet des Halbleiterbereichs vom zweiten Leitungstyp einen spezifischen Widerstand von 1 bis 20 Qcm aufweist.
- 8) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das niederohmigere Gebiet des Halbleiterbereichs vom zweiten Leitungstyp einen spezifischen Widerstand von 5.10 3 bis 5.10 2 Rcmaufweist.
- 9) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Halbleiterbereich vom ersten Leitungstyp eine Dicke von 1 - 15 tjm aufweist.
- 10) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Halbleiterbereich vom ersten Leitungstyp einen spezifischen Widerstand von 0,1 - 5 Dcm aufweist.
- t1) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Halbleiterbereich vom ersten Leitungstyp eine epitaktische Schicht ist.
- 12) Integrierte Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß der Halbleiterbereich vom zweiten Leitungstyp das Substrat für den Halbleiterbereich vom ersten Leitungstyp ist.
- 13) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das höherohmige Gebiet eine epitaktische Schicht ist und daß das niederohmigere Gebiet das Substrat für das höherohmigere Gebiet ist.
- 14) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß auf der Oberfläche des Halbleiterbereichs vom ersten Leitungstyp eine Isolierschicht vorhanden ist.
- 15) Integrierte Schaltungsanordnung nach Anspruch lt, dadurch gekennzeichnet, daß die Isolierschicht aus Siliziumdioxid besteht.
- 16) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß im Halbleiterbereich vom zweiten Leitungstyp buried layers vom ersten Leitungstyp vorhanden sind.
- 17) Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die Elektroden für die Bauelemente auf der Seite des Halbleiterbereichs vom ersten Leitungstyp angebracht sind.
- 18) Verfahren zum Herstellen einer integrierten Schaltungsanordnung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß auf ein niederohmigeres Halbleitergebiet vom zweiten Leitungstyp das höherohmige Halbleitergebiet vom zweiten Leitungstyp epitaktisch aufgebracht wird, daß in das höherohmige Halbleitergebiet vom zweiten Leitungstyp buried layers vom ersten Leitungstyp eingebracht werden und daß auf das höherohmige Halbleitergebiet vom zweiten Leitungstyp der für die Bauelemente bestimmte Halbleiterbereich vom ersten Leitungstyp epitaktisch aufgebracht wird.
- 19) Verfahren zum Herstellen einer integrierten Schaltungsanordnung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß auf der einen Seite eines Halbleiterbereichs vom zweiten Leitungstyp, dessen Leitfähigkeit dem des niederohmigeren Halbleitergebiets entspricht, das höherohmige Halbleitergebiet durch Ausdiffusion hergestellt wird, daß in das höherohmige Halbleitergebiet buried layer eingebracht werden und daß auf dem höherohmigen Halbleitergebiet der Halbleiterbereich vom ersten Leitungstyp epitaktisch abgeschieden wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792952318 DE2952318C2 (de) | 1979-12-24 | 1979-12-24 | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792952318 DE2952318C2 (de) | 1979-12-24 | 1979-12-24 | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2952318A1 true DE2952318A1 (de) | 1981-07-02 |
DE2952318C2 DE2952318C2 (de) | 1986-09-18 |
Family
ID=6089652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792952318 Expired DE2952318C2 (de) | 1979-12-24 | 1979-12-24 | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2952318C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3640438A1 (de) * | 1985-11-27 | 1987-07-02 | Raytheon Co | Halbleitergeraet |
EP0351331A1 (de) * | 1988-07-13 | 1990-01-17 | STMicroelectronics S.A. | Integrierte Schaltungsstruktur, die die Isolation zwischen Bauelementen verbessert |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3381183A (en) * | 1965-06-21 | 1968-04-30 | Rca Corp | High power multi-emitter transistor |
-
1979
- 1979-12-24 DE DE19792952318 patent/DE2952318C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3381183A (en) * | 1965-06-21 | 1968-04-30 | Rca Corp | High power multi-emitter transistor |
Non-Patent Citations (2)
Title |
---|
DE-Z.: "Neues aus der Technik", Nr. 4, 15. Aug. 1979, S. 1 * |
US-B.: R. Warner, "Integrated Circuits", 1965, Mc Graw-Hill, New York, S. 130/131 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3640438A1 (de) * | 1985-11-27 | 1987-07-02 | Raytheon Co | Halbleitergeraet |
EP0351331A1 (de) * | 1988-07-13 | 1990-01-17 | STMicroelectronics S.A. | Integrierte Schaltungsstruktur, die die Isolation zwischen Bauelementen verbessert |
FR2634321A1 (fr) * | 1988-07-13 | 1990-01-19 | Sgs Thomson Microelectronics | Structure de circuit integre ameliorant l'isolement entre composants |
Also Published As
Publication number | Publication date |
---|---|
DE2952318C2 (de) | 1986-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE1614373C2 (de) | ||
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE2422912A1 (de) | Integrierter halbleiterkreis | |
DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE1514855C3 (de) | Halbleitervorrichtung | |
DE2621791A1 (de) | Integrierter transistor mit saettigungsverhindernder schottky- diode | |
DE1964979B2 (de) | Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung | |
DE1764578C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor | |
DE68925150T2 (de) | Bipolartransistor und Verfahren zu dessen Herstellung | |
DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2952318C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE2101278C2 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2263075A1 (de) | Monolithische integrierte halbleiteranordnung | |
DE2046053A1 (de) | Integrierte Schaltung | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE4032816A1 (de) | Halbleiterbauteil mit lateralstruktur | |
DE2038283C3 (de) | Halbleiterbauelement | |
DE3333242C2 (de) | Monolithisch integrierter Halbleiterschaltkreis | |
DE2348262A1 (de) | Integrierte halbleiterschaltung | |
EP0515815B1 (de) | Halbleiteranordnung mit p-n-Übergang und zugeordneter Elektrodenanordnung | |
DE3539208C2 (de) | Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor | |
DE2456635B2 (de) | Integrierte Halbleiterschaltung mit negativem Widerstand | |
DE1931201C3 (de) | Verfahren zur Herstellung einer Zenerdiode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8339 | Ceased/non-payment of the annual fee |