DE2920940C2 - - Google Patents

Info

Publication number
DE2920940C2
DE2920940C2 DE2920940A DE2920940A DE2920940C2 DE 2920940 C2 DE2920940 C2 DE 2920940C2 DE 2920940 A DE2920940 A DE 2920940A DE 2920940 A DE2920940 A DE 2920940A DE 2920940 C2 DE2920940 C2 DE 2920940C2
Authority
DE
Germany
Prior art keywords
resist
copper
nickel
cobalt
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2920940A
Other languages
English (en)
Other versions
DE2920940A1 (de
Inventor
Klaus Gedrat
Hans-Juergen Dipl.-Chem.Dr. Ehrich
Hartmut Ing.(Grad.) Mahlkow
Joachim 1000 Berlin De Wolff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bayer Pharma AG
Original Assignee
Schering AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schering AG filed Critical Schering AG
Priority to DE19792920940 priority Critical patent/DE2920940A1/de
Priority to NL8002375A priority patent/NL8002375A/nl
Priority to CH3804/80A priority patent/CH658563A5/de
Priority to US06/150,174 priority patent/US4285991A/en
Priority to SE8003710A priority patent/SE457593B/sv
Priority to JP6606880A priority patent/JPS55156396A/ja
Priority to IT22186/80A priority patent/IT1130622B/it
Priority to CA000352367A priority patent/CA1152225A/en
Priority to FR8011341A priority patent/FR2457621A1/fr
Priority to GB8016840A priority patent/GB2051489B/en
Priority to IE1052/80A priority patent/IE49333B1/en
Publication of DE2920940A1 publication Critical patent/DE2920940A1/de
Application granted granted Critical
Publication of DE2920940C2 publication Critical patent/DE2920940C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1407—Applying catalyst before applying plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Moulding By Coating Moulds (AREA)
  • Braking Arrangements (AREA)
  • Mechanical Operated Clutches (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von gedruckten Schaltungen unter Verwendung von kupferkaschiertem Basismaterial, das in üblicher Weise gebohrt, gereinigt, aktiviert, gegebenenfalls reduziert und in üblicher Weise nachbehandelt wird, wobei die Aufbringung der Leiterstrukturen durch Aufbringen eines Resists in Sieb- oder Fotodruck-Technik erfolgt.
Verfahren zur Herstellung von gedruckten Schaltungen sind bereits bekannt, doch sind diese mit gewissen Nachteilen behaftet.
Ein Nachteil der sogenannten Subtraktivtechnik besteht zum Beispiel darin, daß große Mengen der Kaschierung des Basismaterials nach dem Aufbau des Leiterbildes entfernt werden müssen. Gleichzeitig erfolgt die Unterätzung der Leiterzüge mit all den bekannten Schädigungen, die um so gravierender sind und prozentual um so rascher anwachsen, je schmaler die Bahnen ausgelegt beziehungsweise aneinander gerückt werden. Diese Erscheinungen stehen daher einer weiteren Miniaturisierung im Rahmen der Substraktivtechnik entgegen.
Ein Nachteil der sogenannten Additivtechnik besteht andererseits darin, daß haftvermittlerbeschichtetes Basismaterial verwendet werden muß. Der Haftvermittler ist nach dem chemischen Aufschluß und der Aktivierung die Grundlage für das selektiv aufgebrachte, chemisch abgeschiedene Kupfer und weist nach der Naßbehandlung gegenüber Epoxidharz deutlich schlechtere, elektrische Kenndaten auf, wodurch der Auslegung miniaturisierter Schaltungen ebenfalls enge Grenzen gezogen werden.
Aus der DE-PS 21 09 576 ist weiterhin ein Verfahren zur Herstellung von gedruckten Schaltungen aus metallkaschierten Isolierstoffplatten bekannt, bei dem das Leiterbild mit einem ätzfesten Lack positiv gedruckt wird, so daß die gewünschten Leiterbahnen abgedeckt sind. Eine vollständige Abdeckung der aktivierten Bohrlochwandungen ist mit der gehaltenen Zuverlässigkeit nicht möglich. Das hat den Nachteil, daß sich der Ätzvorgang des Kupfers auch auf die frei liegenden Keime der Aktivierung auf der Bohrlochoberfläche erstreckt, was wiederum bei der späteren chemischen Verkupferung zu Fehlstellen oder gar Ausbleiben einer Durchkontaktierung führen muß.
Bekannt ist es außerdem, metallische Ätzresiste, zum Beispiel Nickel oder Zinn- Nickel, bei der Bildung der leitfähigen Bereiche der Platte einzusetzen (DE-OS 26 52 428; WO 79/00083).
Aufgabe der vorliegenden Erfindung ist daher die Schaffung eines zuverlässigen Verfahrens, das ausgehend von kupferkaschiertem Basismaterial die Herstellung von gedruckten Schaltungen mit feinsten Leitern auf engstem Raum mit optimalen elektrischen Kenndaten ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß dem kennzeichnenden Teil des Patentanspruchs gelöst.
Weitere Ausgestaltungen der Erfindung sind dem Kennzeichnungsteil des Unteranspruchs zu entnehmen.
Das erfindungsgemäße Verfahren ermöglicht in bisher nicht erreichter Weise die Herstellung qualitativ hochwertiger miniaturisierter Schaltungen. Das Verfahren hat außerdem den großen Vorteil, ausgehend von kupferkaschiertem Basismaterial, die Herstellung von Feinstleiterbahnen in einer Breite von unter 100 µm mit besten Isolations- und Oberflächenwiderstandswerten zu ermöglichen.
Ein weiterer wesentlicher Vorteil ist die Einsparung von Kupfer, einem wertvollen Rohstoff.
Als geeignetes Basismaterial ist beispielsweise Phenolharzhartpapier, Epoxidharzpapier und insbesondere glasfaserverstärktes Epoxidharz zu nennen.
Dieses wird in üblicher Weise gebohrt, gereinigt und in einem der üblichen Aktivatorsysteme aktiviert, gegebenenfalls reduziert und nachbehandelt. Anschließend wird in an sich bekannter Weise gespült und getrocknet.
Das Schaltbild wird im Sieb- oder Fotodruck negativ aufgetragen.
Möglich ist auch die Auftragung des Lötbildes (Lötaugen und Bohrlöcher) durch einen negativen Sieb- oder Fotodruck. Die Metallisierung erfolgt in einem chemischen Bad, wobei 0,1 bis 1,5 µm einer Nickel-, Kobalt- oder Nickel-Kobalt-Schicht, die entweder das ganze Schaltbild oder nur die Lötaugen und Bohrlöcher bedeckt, abgeschieden werden. Diese Schichten können chemisch und/oder galvanisch in einem üblichen Bad vorverkupfert werden. Nach dem Ablösen des zuvor aufgetragenen Resists, dessen Entfernung in an sich bekannter Weise durch Einwirkung eines organischen Lösungsmittels, wie zum Beispiel Methylenchlorid, erfolgt, wird das freigelegte Kupfer in üblicher Weise abgeätzt, während das unter der Nickel-, Kobalt- oder Nickel-Kobalt-Schicht befindliche Kupfer ebenso wie die Metallschicht selbst überraschenderweise insbesondere bei der Anwendung alkalischer Ätzmedien unangegriffen bleiben. Als Resist dient zweckmäßigerweise ein üblicher Fotolack oder Fotofilm. In vielen Fällen wird das entwickelte Schaltbild negativ durch Lötstoplackdruck abgedeckt und die freigebliebenen Lötaugen und Bohrlöcher chemisch verkupfert.
Als Kupferbad läßt sich vorzugsweise ein stabilisiertes chemisches Kupferbad verwenden, und zwar enthaltend als wesentliche Bestandteile ein Kupfersalz, einen Komplexbildner, Formaldehyd, ein Alkalicyanid und gegebenenfalls eine Selenverbindung als Stabilisatoren.
Als Alkalicyanid eignet sich hierfür insbesondere Natriumcyanid in Konzentrationen von 15 bis 30 mg/Liter.
Geeignete Selenverbindungen sind die organischen, anorganischen und organisch-anorganischen Mono- und Diselenide und hiervon insbesondere die Alkaliselenocyanate, wie Kaliumselenocyanat, die in geringen Konzentrationen von insbesondere 0,1 bis 0,3 mg/ Liter verwendet werden.
Das folgende Beispiel dient zur Erläuterung der Erfindung.
Beispiel
Eine übliche doppelseitig kupferkaschierte Basisplatte aus glasfaserverstärktem Epoxidharz wird in üblicher Weise gebohrt, gebürstet und unter Verwendung einer stabilisierten schwefelsauren Lösung von Wasserstoffperoxid geätzt und gereinigt. Anschließend wird die derart vorbehandelte Platte mit einem Aktivator auf Basis von zum Beispiel Palladiumchlorid, Zinnchlorid und Salzsäure aktiviert und darauf mit 30%iger Fluoroborsäure haftfixiert. Sodann werden alle nicht zum Leiterbild gehörenden Gebiete mittels eines Resists abgedeckt, das heißt negativ bedruckt und die entstehenden Verunreinigungen entfernt.
Erfindungsgemäß läßt man nun ein chemisches Nickelbad folgender Zusammensetzung einwirken.
28 g/l NickelsulfatNiSO₄ · 7 H₂O 20 g/l NatriumhypophosphitNaH₂PO₂ · H₂O 20 g/l NatriumboratNa₂B₄O₇ · 10 H₂O 75 g/l TrinatriumcitratNa₃C₄H₃O₆ · 2 H₂O
Die Behandlung erfolgt bei einem pH-Wert von 9,0 bei 50°C und einer Dauer von 30 Minuten. Die Schichtdicke beträgt etwa 1,5 µm.
Anschließend wird der Resist zum Beispiel unter Verwendung eines organischen Lösungsmittels, wie Methylenchlorid, entfernt und das freigelegte Kupfer mittels einer sauren Ätzlösung, zum Beispiel einer sauren Ammoniumpersulfat-Lösung, oder einer alkalischen Ätzlösung, zum Beispiel einer ammoniakalischen Lösung von Natriumchlorit, abgeätzt.
Hierauf erfolgt die Auftragung einer Lötmaske unter Verwendung eines Lötstoplackes, zum Beispiel auf Basis von Epoxidharz wie Polyisocyanaten und Aminen als Härter, welche das Schaltbild wiederum negativ bedeckt jedoch die Lötaugen und Bohrungen freiläßt.
Die Lötaugen und Bohrungen werden dann durch Behandlung mit einem chemischen Kupferbad der folgenden Zusammensetzung verkupfert:
10 g/lKupfersulfat, CuSO₄ · 5 H₂O 30 g/lÄthylendiamintetraessigsäure 20 g/lNatriumhydroxid, NaOH 0,025 g/lNatriumcyanid, NaCN 0,001 g/lKaliumselenocyanat, KSeCN 4 mlFormaldehyd, 37%ig.
Die Verkupferung erfolgt bei einer Temperatur von 65°C und einer Behandlungsdauer von 20 Stunden mit einer durchschnittlichen Abscheidungsgeschwindigkeit von 1,5 µm/Stunde.
Es entsteht ein Leiterbild mit Leiterzügen in einer Schichtdicke von etwa 30 µm.
Gewünschtenfalls kann die Kupferschicht auf Lötaugen und Bohrlochwandungen durch Heißluftverzinnung, das heißt Auftragung einer flüssigen Blei-Zinn-Legierung, geschützt werden.
Die gedruckte Schaltung ist damit zur anschließenden Bestückung und Verlötung fertig.

Claims (2)

1. Verfahren zur Herstellung von gedruckten Schaltungen unter Verwendung von kupferkaschiertem Basismaterial, das in üblicher Weise gebohrt, gereinigt, aktiviert, gegebenenfalls reduziert und in üblicher Weise nachbehandelt wird, wobei die Ausbildung der Leiterstrukturen durch Aufbringen eines Resists in Sieb- oder Fotodruck-Technik erfolgt, gekennzeichnet durch folgende Verfahrensschritte:
  • - Negativdruck des Resists zur Bildung der Leiterstrukturen,
  • - Abscheiden einer chemischen Nickel-, Kobalt- oder Nickel-Kobalt-Schicht in den Bohrungen sowie den resistfreien Flächen,
  • - Entfernen des Resists,
  • - Ätzen des Kupfers,
  • - Aufbringen eines Lötstoplackes,
  • - chemisches Aufkupfern der Lötaugen und Bohrungen,
  • - gegebenenfalls Aufbringen einer Blei-Zinn-Legierungsschicht auf den Lötaugen und Bohrungen (Heißluftverzinnen).
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Nickel-, Kobalt- oder Nickel-Kobalt-Schicht in einer Stärke von 0,1 bis 1,5 µm, vorzugsweise 0,3 bis 0,8 µm, aufgetragen wird.
DE19792920940 1979-05-21 1979-05-21 Verfahren zur herstellung von gedruckten schaltungen Granted DE2920940A1 (de)

Priority Applications (11)

Application Number Priority Date Filing Date Title
DE19792920940 DE2920940A1 (de) 1979-05-21 1979-05-21 Verfahren zur herstellung von gedruckten schaltungen
NL8002375A NL8002375A (nl) 1979-05-21 1980-04-23 Werkwijze voor de vervaardiging van gedrukte bedra- dingen.
CH3804/80A CH658563A5 (de) 1979-05-21 1980-05-14 Verfahren zur herstellung von gedruckten schaltungen.
US06/150,174 US4285991A (en) 1979-05-21 1980-05-15 Method for producing printed circuits
SE8003710A SE457593B (sv) 1979-05-21 1980-05-19 Saett foer framstaellning av tryckta kretsar
IT22186/80A IT1130622B (it) 1979-05-21 1980-05-20 Processo per la fabbricazione di circuiti stampati
JP6606880A JPS55156396A (en) 1979-05-21 1980-05-20 Method of manufacturing printed board
CA000352367A CA1152225A (en) 1979-05-21 1980-05-21 Process for the manufacture of printed circuits
FR8011341A FR2457621A1 (fr) 1979-05-21 1980-05-21 Procede de fabrication de circuits imprimes
GB8016840A GB2051489B (en) 1979-05-21 1980-05-21 Process for the manufacture of printed circuits
IE1052/80A IE49333B1 (en) 1979-05-21 1980-05-21 Process for the manufacture of printed circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792920940 DE2920940A1 (de) 1979-05-21 1979-05-21 Verfahren zur herstellung von gedruckten schaltungen

Publications (2)

Publication Number Publication Date
DE2920940A1 DE2920940A1 (de) 1980-12-04
DE2920940C2 true DE2920940C2 (de) 1988-10-06

Family

ID=6071549

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792920940 Granted DE2920940A1 (de) 1979-05-21 1979-05-21 Verfahren zur herstellung von gedruckten schaltungen

Country Status (11)

Country Link
US (1) US4285991A (de)
JP (1) JPS55156396A (de)
CA (1) CA1152225A (de)
CH (1) CH658563A5 (de)
DE (1) DE2920940A1 (de)
FR (1) FR2457621A1 (de)
GB (1) GB2051489B (de)
IE (1) IE49333B1 (de)
IT (1) IT1130622B (de)
NL (1) NL8002375A (de)
SE (1) SE457593B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008434A1 (de) * 1980-03-03 1981-09-17 Schering Ag Berlin Und Bergkamen, 1000 Berlin Verfahren zur selektiven chemischen und/oder galvanischen abscheidung von metallueberzuegen, insbesondere zur herstellung von gedruckten schaltungen
DE3021896A1 (de) * 1980-06-06 1982-03-25 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur herstellung von gedruckten schaltungen
EP0092971B1 (de) * 1982-04-27 1989-08-16 Richardson Chemical Company Verfahren zum selektiven Abscheiden einer Nickel-Bor Schicht über einem metallurgischen Muster auf einem dielektrischen Substrat und auf diese Weise hergestellte Produkte
DE3242162A1 (de) * 1982-11-13 1984-05-17 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von verbundwerkstoffen
GB2137421A (en) * 1983-03-15 1984-10-03 Standard Telephones Cables Ltd Printed circuits
US4512829A (en) * 1983-04-07 1985-04-23 Satosen Co., Ltd. Process for producing printed circuit boards
GB2141879B (en) * 1983-06-01 1988-03-09 Ferranti Plc Manufacture of printed circuit boards
DE3407114A1 (de) * 1984-02-28 1985-09-05 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von leiterplatten
DE3417563C2 (de) * 1984-05-11 1986-12-04 Dr.-Ing. Max Schlötter GmbH & Co KG, 7340 Geislingen Verfahren zur Herstellung von Metallmustern auf isolierenden Trägern, insbesondere gedruckte Schaltungen
ATA200888A (de) * 1987-08-11 1993-07-15 Schering Ag Konditionierungsmittel für gedruckte schaltungen
DE3800682A1 (de) * 1988-01-13 1989-07-27 Bayer Ag Verfahren zur herstellung von elektrischen leiterplatten
GB2284509B (en) * 1993-12-03 1997-11-26 John Frederick David Knopp Method of making a printed circuit board
EP0762813A1 (de) * 1995-08-25 1997-03-12 Macdermid Incorporated Verfahren zur Herstellung von Leiterplatten
US7537799B2 (en) 2003-07-11 2009-05-26 Hewlett-Packard Development Company, L.P. Methods of forming electrically conductive pathways using palladium aliphatic amine complexes
US20050199587A1 (en) * 2004-03-12 2005-09-15 Jon Bengston Non-chrome plating on plastic
US8591636B2 (en) * 2010-12-14 2013-11-26 Rohm And Haas Electronics Materials Llc Plating catalyst and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB829263A (en) * 1957-02-08 1960-03-02 Sperry Rand Corp Method of making printed circuits
GB964557A (en) * 1962-07-02 1964-07-22 Marconi Co Ltd Improvements in or relating to printed circuits and methods of manufacturing the same
DE1621103A1 (de) * 1967-11-24 1971-06-24 Guenter Dr Laubmeyer Verfahren zur Herstellung metallisierter Loecher in gedruckten Schaltungen
DE1924775B2 (de) * 1969-05-14 1971-06-09 Verfahren zur herstellung einer leiterplatte
US3640765A (en) * 1969-08-06 1972-02-08 Rca Corp Selective deposition of metal
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US3930963A (en) * 1971-07-29 1976-01-06 Photocircuits Division Of Kollmorgen Corporation Method for the production of radiant energy imaged printed circuit boards
US4024631A (en) * 1975-11-24 1977-05-24 Xerox Corporation Printed circuit board plating process
AT349110B (de) * 1975-12-09 1979-03-26 Ney Fa Gerhard Vorrichtung zum doublieren von gemaelden
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards

Also Published As

Publication number Publication date
GB2051489A (en) 1981-01-14
FR2457621B1 (de) 1985-03-22
SE8003710L (sv) 1980-11-22
CA1152225A (en) 1983-08-16
SE457593B (sv) 1989-01-09
IT8022186A0 (it) 1980-05-20
CH658563A5 (de) 1986-11-14
NL8002375A (nl) 1980-11-25
JPS55156396A (en) 1980-12-05
GB2051489B (en) 1983-07-20
DE2920940A1 (de) 1980-12-04
FR2457621A1 (fr) 1980-12-19
JPS6252480B2 (de) 1987-11-05
IE49333B1 (en) 1985-09-18
IT1130622B (it) 1986-06-18
IE801052L (en) 1980-11-21
US4285991A (en) 1981-08-25

Similar Documents

Publication Publication Date Title
DE2920940C2 (de)
DE69125233T2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE69434619T2 (de) Sich selbstbeschleunigendes und sich selbst auffrischendes Verfahren zur Tauchbeschichtung ohne Formaldehyd, sowie die entsprechende Zusammensetzung
DE2064861C3 (de) Verfahren zur Herstellung von gedruckten Schaltkarten. Ausscheidung in: 2065346 und 2065347 und 2065348 und 2065349
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
DE2854385C2 (de) Gedruckte Schaltung
DE3110415C2 (de) Verfahren zum Herstellen von Leiterplatten
DE3875614T2 (de) Kupferaetzzusammensetzungen.
DE3008434C2 (de)
DE2847298A1 (de) Verfahren zur herstellung von metallmustern auf einem isolierenden traegerstoff
EP0185303B1 (de) Elektrisch leitende Kupferschichten und Verfahren zur Herstellung derselben
EP0324189A2 (de) Verfahren zur Herstellung von elektrischen Leiterplatten
DE3850176T2 (de) Verdrahtungsverfahren.
EP0183925B1 (de) Verfahren zum An- und Abätzen von Kunststoffschichten in Bohrungen von Basismaterial für Leiterplatten
DE2932536A1 (de) Verfahren zur herstellung von gedruckten schaltungen
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE3152613C2 (de)
DE1665314B1 (de) Basismaterial zur herstellung gedruckter schaltungen
DE3048665C2 (de)
DE68916085T2 (de) Verfahren zur Herstellung von Leiterplatten.
DE3927440A1 (de) Verfahren zur direkten metallisierung eines nicht leitenden substrats
CH657491A5 (de) Verfahren zur herstellung von gedruckten schaltungen.
DE2930666C2 (de) Leiterplatte mit durchmetallisierten Löchern und Verfahren zu ihrer Herstellung
AT375003B (de) Verfahren zur herstellung von mit durchplattierten loechern versehenen gedruckten schaltungen
AT334452B (de) Verfahren zur herstellung einer mehrschichtleiterplatte

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee