DE2842630A1

DE2842630A1 - Ctd-transversalfilter mit paralleleingaengen

Info

Publication number: DE2842630A1
Application number: DE19782842630
Authority: DE
Inventors: Karl Dipl Ing Knauer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-09-29
Filing date: 1978-09-29
Publication date: 1980-04-10
Also published as: GB2031242B; JPS6334648B2; US4242654A; FR2437737A1; GB2031242A; FR2437737B1; JPS5546700A

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA

78 P 7 1 5 9 BRD

CTD-Transversalfilter mit Paralleleingängen

Die Erfindung bezieht sich auf ein CTD-Transversalfilter mit Paralleleingängen nach dem Oberbegriff des Patentanspruchs 1.

Ein derartiges Transversalfilter ist bereits in der deutschen Patentanmeldung P 28 14 053.6 vorgeschlagen worden. Dabei bestimmen die in die Speicher eingegebenen, digitalen Signale jeweils die Länge der Öffnungszeiten der den einzelnen Bewertungsschaltungen individuell zugeordneten Torschaltungen. Da ein Einlesen von bestimmten signalabhängigen Ladungsmengen in die Stufen der LadungsverSchiebeanordnung jeweils im Takt der den Bewertungsschaltungen zugeführten Taktspannungen erfolgt, stellt die jeweilige Öffnungszeit ein Maß für die insgesamt in eine Stufe eingelesene, signalabhängige Ladungsmenge dar. Somit bestimmt die Öffnungszeit auch die Größe des zu einer Bewertungsschaltung gehörenden Bewertungskoeffizienten. Die Stufen der Ladungsver-

St 1 Hub / 28.09.1978

050015/0310

ί- VPA »8P7t59BRn

Schiebeanordnung weisen "bei dem bereits vorgeschlagenen Transversalfilter jweils zwei oder mehrere Elektroden auf, unter denen die einmal eingelesenen, signalabhängigen Ladungsmengen mittels den Elektroden zugef.ührterTaktspannungen schrittweise in Richtung auf die Ausgangsstufe der LadungsverSchiebeanordnung weitertransportiert werden. Damit sind jedoch bei einer bestimmten Frequenz dieser Taktspannungen, die zur Übertragung einer vorgegebenen niedrigsten Signalfrequenz nicht unterschritten werden darf, die genannten Öffnungszeiten nicht immer ausreichend, um große Bewertungskoeffizienten zu realisieren, bei denen ja eine entsprechend große Anzahl von signalabhängigen Ladungen in eine Stufe nacheinander eingelesen werden müssen.

Dieses Problem tritt .bei anderen CTD-Transversalfiltern mit Paralleleingängen, die beispielsweise aus den Siemens Forschungs- und Entwicklungsberichten, Band 7 (1978) Nr. 3, Seiten 138 bis 142, bekannt sind, nicht auf, da bei diesen die Größe der Bewertungskoeffizienten nicht durch eine entsprechende Anzahl von periodischen Einlesungen relativ kleiner, konstanter Ladungsmengen festgelegt wird, sondern durch eine einmalige Einlesung einer Ladungsmenge, deren Größe durch die Fläche einer der in der Bewertungsschaltung vorhandenen Eingangsgateelektroden bestimmt wird. Bei dieser Methode der Koeffizientenbildung tritt allerdings bei großen Koeffizientenbeträgen auch ein entsprechend großer Bedarf an Halbleiterfläche auf.

Der Erfindung liegt die Aufgabe zugrunde, ein CTD-Transversalfilter der eingangs genannten Art anzugeben, bei dem auch große Bewertungskoeffizienten realisiert werden können, ohne die durch das Filter übertragene niedrigste Signalfrequenz aus diesem Grunde verringern zu müssen.

030015/0310

28A2630

-r- VPA 78 P 7 1 5 9 BRD

Das wird erfindnngsgemäß durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale erreicht. Die Ansprüche 2 bis 8 betreffen vorteilhafte Weiterbildungen

und Ausgestaltungen des Gegenstandes des Anspruchs 1. 5

Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß eine Realisierung von wesentlich größeren Bewertungskoeffizienten in den an den Parallel-Bingängen vorgesehenen Bewertungsschaltungen möglich ist, ohne daß entsprechend niedrige Taktfrequenzen für die LadungsverSchiebeanordnung vorgesehen werden müssen. Gleichzeitig bietet die digitale Einstellbarkeit der Bewertungskoeffizienten eine große Genauigkeit bei der Einstellung einer gewünschten Filterfunktion.

Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten, bevorzugten Ausführungsbeispiels näher erläutert. Dabei zeigt:

Fig. 1 den systematischen Schaltungsaufbau eines CTD-

Transversalfilters nach der Erfindung, und Fig. 2 eine vorteilhafte Ausgestaltung einer Teilschaltung von Fig. 1.

Das In Fig. 1 schematisch dargestellte Transversalfilter ist als eine auf einem dotierten Halbleitersubstrat 1, z. B. aus p-leitendem Silizium, monolithisch integrierte Halbleiterschaltung ausgebildet'. Einem Schaltungseingang 2 wird ein analoges Eingangssignal u zugeführt.

während am Ausgang 3 ein analoges Ausgangssignal u_

abgreifbar ist, dessen zeitlicher Verlauf dem des Signals u entspricht, nachdem dieses ein Frequenzfilter mit einer bestimmten Frequenzcharakteristik durchlaufen hat. Die Frequenzcharakteristik kann beispielsweise die eines Tiefpasses sein. Mit 4 ist eine Ladungsverschiebeanordnung bezeichnet, die eine Reihe von eng nebenein-

030015/0310

78 P 7 1 5 9 8RD

ander angeordneten und durch eine dünne Isolierschient, z. B. aus SiOp/von dem Substrat 1 getrennten Verschiebeelektroden 41 bis 46 aufweist. Diese Elektroden können z. B. aus Aluminium oder aus hochdotiertem, polykristallinem Silizium bestehen. Mit 47 ist ein Ausgangsgate bezeichnet, dem eine Ausgangsstufe AS nachgeschaltet ist. Diese weist ein entgegengesetzt zum Substrat 1 dotiertes Halbleitergebiet 48 und einen mit seinem Gateanschluß an das Gebiet 48 geschalteten Feldeffekttransistor 49 auf. Die Source-Drain-Strecke des Transistors 49 ist mit der Source-Drain-Strecke eines weiteren Feldeffekttransistors 50 in Serie geschaltet, wobei diese Serienschaltung einerseits an einem die Versorgungsspannung V^ führenden Anschluß 51 und andererseits an ein Bezugspotential gelegt ist. Das Gate des Transistors 50 ist mit seinem Drainanschluß verbunden, so daß er als Lastelement dient. Zwischen dem Drainanschluß von 50 und dem Sourceanschluß von 49 ist der Ausgang 3 der gesamten Filterschaltung angeschlossen.

Die Verschiebeelektroden 41 bis 46 und das Ausgangsgate 47 sind mit Anschlüssen A1^f, A2'...A0' versehen. Jede der Verschiebeelektroden 41 bis 46 stellt eine eigene Stufe der Ladungsverschiebeanordnung 4 dar und ist mit einer in Fig. 1 über ihr liegenden Bewertungsschaltung versehen. Betrachtet man beispielsweise die Stufe mit der Elektrode 41, so erhält die zugeordnete Bewertungsschaltung B1 ein entgegengesetzt zum Substrat dotiertes Halbleitergebiet 52, das aus einem Abschnitt eines streifenförmigen Gebiets 53 gebildet ist, ferner isoliert über dem Substrat 1 angeordnete Eingangselektroden 54 und 55 und ein ebenfalls gegen das Substrat isoliertes Transfergate 56 mit einem Anschluß a¹. Die Anschlüsse der Eingangsgatelektroden 54 und 55 sind mit 57 und 58 bezeichnet.

030015/0310

I," VPA »Ρ 7'5

Die den anderen Stufen zugeordneten Bewertungsschaltungen sind entsprechend aufgebaut, ihre Transfergateelektroden sind mit Anschlüssen b', c^f...f versehen. Das streifenförmige Gebiet 53 ist über eine Zuleitung 59 mit einem Anschluß 6 verbunden, über den eine Taktspannung 61 zugeführt wird. Ein Inverter 62 sorgt dafür, daß die positiv gehenden Taktimpulse der Taktspannung 61 in negativ gehende Taktimpulse einer Taktspannung 63 invertiert werden, die dann dem Gebiet 53 zugeführt werden.

Die Taktspannung 61 wird über ein Verzögerungsglied 64 den Eingängen von Zählern Z1 bis Z6 zugeführt, die die Taktimpulse der Spannung 61 zählen. Die jeweiligen Zählerstände, die an den Zählerausgängen durch digitale Zählersignale ausgegeben werden, gelangen an die ersten Eingänge von den einzelnen Bewertungsschaltungen individuell zugeordnete Komparatoren K1 bis 16. Die zweiten Eingänge derselben sind mit digitalen Speichern SP1 bis SP6 beschaltet, in welche digitale Signale eingegeben sind, die die Größen der beim Einlesen unter die Elektroden 41 bis 46 maßgebenden Bewertungskoeffizienten bestimmen. Zu diesem Zweck sind die Ausgänge der Komparatoren K1 bis K6 mit den ersten Eingängen von UND-Gattern UG1 bis UG6 beschaltet, deren zweite Eingänge mit dem Ausgang des Verzögerungsgliedes 64 verbunden sind. Die mit a bis f bezeichneten Ausgänge der UHD-Gatter UG1 bis UG6 sind an die mit a¹ bis f^f bezeichneten Anschlüsse der Transfergateelektroden der einzelnen Bewertungsschaltungen geführt.

Mit 7 ist ein Schieberegister bezeichnet, dessen einzelne Stufen mit den Ausgängen AO, A1...A6 versehen sind. In diesem läuft eine einzige logische "1" in Pfeilrichtung um, während die jeweils nicht mit der "1" belegten Stufen mit "0" belegt sind. Der Umlauf wird durch Taktimpulse 71 gesteuert, die über einen Frequenzteiler 72 aus den Taktimpulsen der Taktspannung 6$? abgeleitet

030015/0310

■Φ

-*. VPA 78 P 7 1 5 9 BRD

werden. Hat die "1" bei ihrem Umlauf die mit dem Ausgang AO versehene Stufe erreicht, so gelangt sie beim nächsten ankommenden Taktimpuls 71 in die Stufe mit dem Ausgang A6. Die Ausgänge AO bis A6 des Schieberegisters sind mit den· Anschlüssen der Elektroden AO' bis A6¹ verbunden.

In Fig. 1 ist eine Abtast- und Haltestufe 8 vorgesehen, deren Eingang mit dem Schaltungseingang 2 verbunden ist und deren erster Ausgang 8A1 mit dem Anschluß 58 des zweiten Eingangsgate 55 der ersten Bewertungsschaltung B1 verbunden ist. Das erste Eingangsgate 54 dieser Bewertungsschaltung ist über seinen Anschluß 57 mit einer konstanten Gleichspannung U₃₁ beschaltet, die höchstens so groß sein darf wie der minimalste Amplitudenwert, der über die Stufe 8 bzw. deren Ausgang 8A1 vom Eingangssignal u_ abgeleitet wird. Mit dieser Beschaltung der Eingangselektroden 54 und 55 ist die Bewertungsschaltung B1 für ein positives Vorzeichen des Bewertungskoeffizienten eingerichtet. Würde man sie für ein negatives Vorzeichen einrichten, so müßte der Ausgang 8A1 mit dem Anschluß 57 des ersten Eingangsgate 54 verbunden werden, während der Anschluß 58 mit einer zweiten konstanten Gleichspannung Ug« zu beschälten wäre, die mindestens so groß sein müßte wie der größte Amplitudenwert, der über den Ausgang 8A1 vom Eingangssignal u_e abgeleitet wird.

Bei einer für einen positiven Bewertungskoeffizienten eingerichteten Bewertungsschaltung (B1 'in Fig. 1) werden beim Auftreten eines negativ gehenden Taktimpulses 63 Ladungsträger aus dem Gebiet 52 in den Halbleiterbereich unterhalb der Eingangsgateelektroden 54 und 55 gebracht und nach Beendigung dieses Taktimpulses bis auf eine unterhalb des Gate 55 angesammtelte, signalabhängige Ladung wieder in das Gebiet 52 zurücktransportiert, was

030015/0310

"Au"

-4- VPA η Ρ 7 1 5 9 BRD

auch als "fill and spill"-Methode bezeichnet wird. Die signalabhängige Ladung wird dann beim Auftreten eines in 64 verzögerten, über UG1 a und a¹ dem Transfergate von B1 zugeführten Taktimpulses unter die Verschiebeelektrode 41 eingelesen. Mit steigender Signalamplitude vergrößert sich die eingelesene Ladungsmenge.

Bei einer für einen negativen Bewertungskoeffizienten eingerichteten Bewertungsschaltung sammelt sich unter dem zweiten Eingangsgate eine signalabhängige Ladung an, die umso kleiner ist, je größer die Signalamplitude ist.

Einzelheiten der mit den Bewertungskoeffizienten behafteten Ladungseingabe sind den Siemens Forschungs- und Entwicklungsberichten, Bd. 7 (1978) Nr. 3, Seiten 138 bis 142, erschienen im Springer-Verlag, Berlin, 1978, zu entnehmen. Insbesondere anhand von Fig. 3 und dem zugehörigen Text auf Seite 139 wird das Prinzip der Ladungseingabe erläutert, Fig. 2 einschließlich des zugehörigen Textes behandelt den Aufbau von für positive und negative Vorzeichen eingerichteten Bewertungsschaltungen an den Paralleleingängen von CTD-Transversalfiltern.

Die weiteren Ausgänge 8A2 bis 8A6 der Stufe 8 sind in analoger Weise mit den Bewertungsschaltungen neben den Elektroden 42 bis 46 verbunden, d. h. bei einem positiven Bewertungskoeffizienten jeweils mit den zweiten Eingangsgateelektroden, bei einem negativen Bewertungskoeffizienten mit den ersten Eingangsgateelektroden.

Im Betrieb sei zunächst von einem Zustand ausgegangen, bei dem sich die "1" im Schieberegister 7 in der eingezeichneten Lage befindet. Dabei wird über die miteinander verbundenen Anschlüsse AO und AO' das Ausgangsgate 47 mit einer ersten Ausgangsspannung des Schiebe-

030015/0310

vpa # ρ 7 1 5 9 BRD

registers 7 belegt, die so groß ist, daß unter der Verschiebeelektrode 46 gespeicherte Ladungen in das Gebiet 48 der Ausgangsstufe AS verschoben werden. Da das Gebiet 48 vorher über einen Schalter kurzzeitig auf ein Referenzpotential zurückgesetzt wurde, ergibt die eindringende Ladung eine Potentialänderung, die durch die Source-Folger-Stufe 49,50 in Form eines Spannungssignals u_ an den Ausgang 3 weitergegeben wird. Gleichzeitig

wird die Abtast- und Haltestufe 8 über die am Ausgang A_Q von 7 liegende Leitung 81 veranlaßt, den am Eingang 2 anliegenden Momentanwert von u abzutasten und zu speichern. Dieser Abtastwert wird dann an die Ausgänge 8A1 bis 8A6 geschaltet. Es folgt eine Weiterschaltung der "1" im Schieberegister 7 auf die Stufe mit dem Ausgang A6. Hierdurch wird nur die unter 45 befindliche Ladung unter die Elektrode 46 geschoben, während alle anderen bereits eingelesenen Ladungen gespeichert bleiben. Über den Ausgang A6 erfolgt eine Rückstellung des Zählers Z6 auf den Zählerstand 0. Wegen der eintreffenden Taktimpulse der Taktspannung 61 ändert sich anschließend der Zählerstand von Z6 laufend, wobei das Zähler-Signal mit dem in SP6 gespeicherten digitalen Signal ständig digital verglichen wird. Solange der Zählerstand kleiner ist als die in SP6 eingespeicherte Zahl, gibt K1 ein Signal ab, das das UND-Gatter UG1 öffnet. Dabei gelangen die Taktimpulse der Taktspannung 61 über f und f^f auf das Transfergate und bewirken jedesmal das Einlesen der zuvor unterhalb des zweiten Eingangsgate gespeicherten, signalabhängigen Ladung. Diese Einlesevorgänge setzen sich im Takt der genannten Taktimpulse fort, bis der Komparator K6 das Überschreiten der in SP6 gespeicherten Zahl durch den Zählerstand feststellt und ein UG6 sperrendes Signal abgibt. Die Einlesefolge unter die Elektrode 46 ist damit beendet. Gleichzeitig mit dieser Einlesefolge stattfindende Einlesefolgen unter die Elektroden 41 bis 44 werden in entsprechender Weise in

030015/0310

-ϊ- VPA 78 P 7 155 BRD

individueller Abhängigkeit von den in SP1 bis SP4 gespeicherten Zahlen vorgenommen.

Mit der Weiterschaltung der "1" im Schieberegister 7 in die Stufe mit dem Ausgang 15, die auch schon vor Beendigung der Einlesefolge unter die Elektrode 46 erfolgen kann, wird nur die vorher unter 44 befindliche Ladung unter die Elektrode 45 geschoben, während alle anderen Ladungen gespeichert bleiben. Gleichzeitig wird der Zähler Z5 über den Ausgang A5 auf Null zurückgesetzt, so daß er die ankommenden Taktimpulse der Taktspannung zu zählen beginnt. Damit beginnt eine Einlesefolge,unter die Elektrode 45, die die vorher unter 44 gewesene Ladung vergrößert. Die Einlesefolgen unter 41 bis 43 und unter 46 werden fotgesetzt.

Mit den nachfolgenden Weiterschaltungen der "1" im Schieberegister 7 werden dann nacheinander die Ladungen von den Halbleiterbereichen unterhalb von 43 und 44, unterhalb von 42 und 43 und unterhalb von 41 und 42 verschoben. Da mit Ausnahme einer einzigen Ladung, die gerade verschoben wird, alle anderen vorher eingelesenen Ladungen ortsfest bleiben, können die Einlesefolgen an den ortsfest verbleibenden Ladungen ungestört weiterlaufen.

Immer mit dem Weiterschieben einer Ladung unter eine neue Elektrode beginnt eine Einlesefolge für die diese neue Elektrode enthaltende CTD-Stufe, während die Einlesefolge an der unmittelbar davorliegenden Stufe beendet sein muß und die Einlesefolgen für die übrigen Stufen ungestört weiterlaufen, sofern sie nicht durch das Sperren der zugeordneten UND-Gatter bereits beendet wurden.

030015/0310

-W- VPA 78 P 7 15 9 BRD

Es ergeben sich, auf diese Weise ganz allgemein Einlesefolgen, die in ihrer zeitlichen Dauer etwa einem Umlauf der "1" in dem'um eine Stufe verkleinerten Schieberegister 7 entsprechen. Weisen die Taktimpulse eine Folgefrequenz von f auf, so erhält man am Ausgang 3 eine Signalfrequenz von f/n, wenn η die Anzahl der CTD-Stufen ist. Damit steht an jeder Bewertungsschaltung eine Zeit von etwa n/f zur Verfügung, um eine Einlesefolge abzuschließen, was auch bei normalen unteren Grenzwerten des zu übertragenden Frequenzbereiches zum Einlesen von betragsmäßig großen Bewertungskoeffizienten benutzt werden kann.

Um die Richtung des jeweiligen Ladungstransport in der Ladungsverschiebevorrichtung eindeutig festzulegen, sind die Verschiebeelektroden 41 bis 46 durch die gestrichelten Linien 41a, 42a...46a zweckmäßig in zwei Teile unterteilt. Dabei kann entweder der von der Ausgangsstufe AS weiter entfernte Teil auf einer Isolierschicht größerer Dicke angeordnet sein als der von AS weniger weit entfernte Teil. Andererseits kann auch unter dem weiter entfernten Teil eine höhere Dotierung des Halbleitersubstrats vorhanden sein als unter dem anderen Teil.

Fig. 2 zeigt eine bevorzugte Ausgestaltung der Abtast- und Haltestufe 8 von Fig. 1. Dabei ist der Schaltungseingang 2 über die Source-Drain-Strecken eines ersten und zweiten Schalttransistors T1 und T2 mit jeweils einer Kapazität C1,C2 verbunden, die auch durch die verteilten Kapazitäten zweier Leitungen L1,L2 gebildet sein können. Die eine Elektrode der ersten Kapazität C1 ist über eine Reihe von dritten Schalttransistoren T31 bis T36 mit den Ausgängen 8A1 bis 8A6 beschaltet, während die eine Elektrode der zweiten Kapazität C2 über eine Reihe von vierten Schalttransistoren T41 bis T46 mit denselben Ausgängen 8A1 bis 8A6 beschaltet sind. Jeweils

030015/0310

VPA 78 P 7 1 5 9 BRD

ein dritter, z. B. T31, und der mit ihm an denselben Ausgang geschaltete vierte Schalttransistor, z. B. T41, sind mit ihren Gateanschlüssen an die zueinander inversen Ausgänge eines Flipflops, z. B. FF1, geschaltet. Der Takteingang des betreffenden Flipflops ist dann an einen Ausgang des Schieberegisters 7 geschaltet, der mit seiner Ordnungszahl der des Ausgangs der Abtast- und Haltestufe 8 entspricht. Weiterhin ist ein Flipflop FFO vorgesehen, dessen Takteingang mit dem Ausgang AO des Schieberegisters 7 verbunden ist. Die zueinander inversen Ausgänge von FFO sind mit den zweiten Eingängen zweier UND-Gatter UG10 und UG11 verbunden, deren erste Eingänge ebenfalls am Ausgang AO liegen. Die Ausgänge der UND-Gatter UG10 und ÜG11 sind mit den Gateanschlüssen des ersten und zweiten Schalttransistors Ti und T2 verbunden.

Durch diese Ausbildung der Abtast- und Haltestufe 8 wird erreicht, daß jeweils mit dem ¥eiterschieben einer vorher eingelesenen Ladung unter eine Verschiebelektrode der jeweils vorher leitende dritte bzw. vierte Schalttransistor durch den jeweils vierten bzw. dritten ersetzt wird. Da jedesmal, vrena AO einen höheren Spannungswert abgibt, kurzzeitig einer der beiden Schalttransistoren T1 oder T2 in abwechselnder Reihenfolge leitet, laden sich die beiden Leitungen L1, L2 bzw. die beiden Kapazitäten C1, C2 in abwechselnder Reihenfolge auf eine äquidistante Folge von Momentanwerten des Eingangssignals u auf. Der vorhin erwähnte Ersatz des dritten Schalttransistors durch den vierten bzw. umgekehrt bedeutet dabei einen Wechsel von dem langer gespeicherten Momentanwert auf den weniger lang gespeicherten. Hierdurch wird jeder beginnenden Einlese-. folge der jeweils weniger lang gespeicherte Amplitudenwert des Eingangssignals zugrundegelegt.

03001B/0310

VPA 78 P 71 59 BRD

Beim vorstehend beschriebenen Ausführungsbeispiel wurde aus Gründen einer einfachen Darstellung eine relativ niedrige Anzahl von sechs Verschiebeelektroden 41 bis vorgesehen. In vielen Fällen wird die Anzahl der Verschiebeelektroden größer sein, wobei sich auch die Stufenanzahl des Schieberegisters 7 sowie die Anzahl der den Verschiebeelektroden zugeordneten Zähler, Komparatoren, Speicher und UND-Gatter entsprechend erhöht. Für die meisten Anwendungsfälle ist eine Verschiebeelektrodenanzahl zwischen 3 und 50 ausreichend.

8 Patentansprüche
2 Figuren

030015/0310

Claims

Patentansprüche

'1./CTD-Transversalfilter, bei dem die Stufen einer auf einem dotierten Halbleitersubstrat aufgebauten Ladungs-Verschiebeanordnung mit Paralleleingängen und Bewertungsschaltungen versehen sind, bei dem die Bewertungschaltungen jeweils ein entgegengesetzt zu dem Substrat dotiertes Gebiet, ein erstes und ein zweites Eingangsgate und ein Transfergate aufweisen, wobei das eine Eingangsgate mit einem Eingangssignal, das andere Eingangsgate mit einer konstanten Gleichspannung, das entgegengesetzt dotierte Gebiet mit einer ersten Taktspannung und das Transfergate mit einer zweiten Taktspannung beschaltet sind, bei dem eine Ausgangsstufe der Ladungsverschiebeanordnung vergesehen ist, an der das gefilterte Ausgangssignal abgreifbar ist, bei dem ferner Komparatoren vorgesehen sind, deren erste Eingänge mit mit Taktimpulsen beaufschlagten Zählern und deren zweite Eingänge mit digitalen Speichern beschaltet sind, wobei die Ausgänge der Komparatoren mit Torschaltungen verbunden sind, die die Bewertungsschaltungen gegen eine der zugeführten Taktspannungen in Abhängigkeit von den jeweiligen Vergleichsergebnissen zwischen den Zählersignalen und in die Speicher eingegebenen, digitalen Signalen sperren,

kenn
dadurch geVzeichnet, daß die Stufen der LadungsverSchiebeanordnung (4) Verschiebeelektroden (41...46) aufweisen, die mit den Ausgängen der Stufen eines Schieberegisters (7) beschaltet sind, daß das letztere (7) so ausgebildet ist, daß eine einzelne logische Information in Abhängigkeit von weiteren Taktimpulsen (71) in ihm umläuft, wobei der Ausgang der diese logische Information jeweils enthaltenden Stufe eine erste Ausgangsspannung aufweist, die eine Ladungsverschiebung zwischen der mit ihr beaufschlagten Verschiebeelektrode und einer zu dieser benachbarten hervorruft, während die übrigen Registerausgänge jeweils zweite

030015/0310 , ORDINAL INSPECTED

-2- VPA 78P7 159BRD

Ausgangsspannungen aufweisen, die eine Ladungsspeicherung unter den mit ihnen beschalteten Verschiebeelektroden, die nicht an der genannten Ladungsverschiebung beteiligt 3ind, veranlassen.
5
2. Transversalfilter nach Anspruch 1, dadurch gekennzeichnet, daß ein das Eingangssignal

• (u ) führender Schaltungseingang (2) über eine Abtast- und Haltestufe (8) mit einem Eingangsgate (55) in jeder Bewertungsschaltung (B1) verbunden ist.
3. Transversalfilter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen der letzten Stufe (46) der Ladungsverschiebeanordnung (4) und der Ausgangsstufe (AS) ein Ausgangsgate (47) vorgesehen ist, das mit dem Ausgang (AO) einer weiteren Stufe des Schieberegisters (7) verbunden ist.
4. Transversalfilter nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Steuereingang (81) der Abtast- und Haltestufe (8) mit dem Ausgang (AO) einer Stufe des Schieberegisters (7) verbunden ist..
5. Transversalfilter nach einem der Ansprüche 1 bis 4, daa durch gekennzeichnet, daß die Verschiebelektroden (41) in zwei Teile unterteilt sind, •die in Richtung der Ladungsverschiebungen hintereinander angeordnet sind und durch Isolierschichten unterschiedlicher Dicke von dem Halbleitersubstrat (1) getrennt sind.
6. Transversalfilter nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die unterhalb der Verschiebeelektroden (41) liegenden Substratbereiche jeweils in zwei in Richtung der Ladungs-

030015/0310

-3- VPA 78 P 7 159 BRD

verschiebungen hintereinander angeordnete Teilbereiche unterteilt sind, von denen der erste stärker dotiert ist als der zweite.
7. Transversalfilter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Eingang (2) der Abtast- und Haltestufe (8) über einen ersten und einen zweiten Schalttransistor (T1,T2) mit jeweils einer Kapazität (C1,C2) verbunden ist, daß die eine Elektrode der ersten Kapazität (C1) über eine Reihe von dritten Schalttransistoren (T31...T36) mit den für eine Zuführung des Eingangssignals vorgesehenen Eingangsgateelektroden der Bewertungsschaltungen verbunden ist, daß die eine Elektrode der zweiten Kapazität (C2) über eine Reihe von vierten Schalttransistoren (T41...T46) mit den genannten Eingangsgateelektroden verbunden sind, daß jeweils ein dritter (T31) und der mit demselben Eingangsgate verbundene vierte Schalttransistor (T41) über ihre Gateanschlüsse mit den zueinander inversen Ausgängen eines Flipflops (FF1) verbunden sind, daß die Takteingänge der Flipflops (FF1) mit den Ausgängen (A1) der Stufen des Schieberegisters (7) beschaltet sind, daß der Ausgang (AO) einer Stufe des Schieberegisters (7) mit den ersten Eingängen zweier UND-Gatter (UG1O,UG11) beschaltet ist, deren zweite Eingänge mit den zueinander inversen Ausgängen eines weiteren Flipflops (FFO) verbunden sind, dessen Takteingang an den Ausgang (AO) der letztgenannten Stufe des Schieberegisters (7) gelegt ist und daß die Ausgänge der UND-Gatter mit den Gateanschlüssen des ersten und zweiten Schalttransistors verbunden sind.
8. Transversalfilter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es als eine auf dem Halbleitersubstrat (1) monolithisch integrierte Halbleiterschaltung ausgebildet ist.

Q30015/0310