DE2810082A1

DE2810082A1 - Hilfslesespeichersystem

Info

Publication number: DE2810082A1
Application number: DE19782810082
Authority: DE
Inventors: George E Mager; Frank M Nelson; Donald S Post; Steven L Reid; Philip Richardson; Vernon E Rochat
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1977-03-24
Filing date: 1978-03-08
Publication date: 1978-10-05
Also published as: JPS53118320A; BE865326A; GB1580313A; NL7803264A; CA1100646A; US4141068A

Description

Xerox Corporation, Rochester, N.Y,/USA Hilfslesespeichersystem Beschreibung

Die Erfindung betrifft ein System zur Bildung eines Hilfs-Nur-Lesespeichers mit Rangfolge zusätzlich zu einem Nur-Lesespeicher auf der Karte eines Zentralprozessoreinheit-Moduls. Allgemein betrifft die Erfindung das Gebiet der Nur-Lesespeicher für Zentralprozessoreinheit-Modulen auf der Basis von Mikroprozessoren, insbesondere Hilfs-Nur-Lesespeichersysteme mit Rangfolge für Hinzufügungen und Änderungen an Nur-Lesespeichern auf derselben Karte.

Es wird auf die US-Patentanmeldung Nr. 758 117 mit dam Titel "Controller Direct memory Access" vom 10. Januar 1,977 (George E. Mager et al) vermiesen, in der ein Zentralprozessoreinheit-Modul auf der Basis eines Mikroprozessors beschrieben ist, wovon die vorliegende Erfindung eine Weiterbildung ist.

Bisher sind Nur-Lesespeicher für Zentralprozessoreinheit-Modulen im folgenden als CPU-Modulen bezeichnet, auf Mikroprozessorbasis nur maskenprogrammierbare Speicher nur zum Lesen auf derselben Karte und/oder relativ teure feldprogrammierbare Speicher (PROMS), UJenn eine Hinzufügung oder Änderung an dem Anwendungsprogramm erfolgen soll, daß in dem Speicher auf der Karte gespeichert ist,

809840/0691

so muß die gesamte Karte herausgezogen und fortgelegt werden, wenn maskenprogrammierbare Lesespeicher (ROIiIS) verwendet werden, und bei feldprogrammierbaren Speichern, im folgenden als PROIKi bezeichnet, können Hinzufügungen und Änderungen des Kodes nur in eingeschränkter Weise erfolgen, je nach Größe des auf der Karte vorhandenen, nicht benutzten Speichers. Die zuerst genannte Lösung ist kostenaufwendig aufgrund der Peripherelemente des Mikroprozessors, und letztere Lösung ist ebenso nicht akzeptabel aufgrund der hohen Anforderungen an hochspezialisiertem Arbeitsaufwand, der erforderlich ist, um die CPU-iKlodulkarte, die den ROIKl-Speicher enthält, sorgfältig herauszuziehen, neu zu programmieren, und wieder einzustecken.

Selbst in Fällen, u/o eine rudimentäre äußere Speicherkarte vorhanden ist, die ROiTlS und/oder PROIKIS enthält und über eine Systemsammelleitung an die CPU-fflodulkarte angekoppelt werden kann, verbleibt die Schwierigkeit, in einer kohärenten und rangfolgemäßigen Weise die verschiedenen Speicherkategorien zu adressieren, die für die Ausweitung, Einfügung, großangelegte Überlagerung und kleinangelegte Überlagerung verwendet werden, und dabei die Flexibilität aufrechtzuerhalten, die für die Erhöhung und/oder Erniedrigung der Speicherbelegung entsprechend den entstehenden Bedürfnissen erforderlich ist.

Aufgabe der Erfindung ist es daher, ein Hilfs-Nur-Lesespeichersystem zu schaffen, das eine Mehrzahl von Speicherkategorien für die Speicherung von verschiedenen Arten von Hinzufügungen und/oder Änderungen des Kodes an einem Nur-Lesespeicher (ROW) besitzt, der sich auf der Karte des CPU-lfioduls auf IKlikroprozessorbasis befindet. Dabei soll eine wirksame Auflösung nach der Rangfolge bzw. Hierarchie bei widersprüchlichen CPU-Speicheranfragen,in einer vorbestimmten Weise erfolgen, und zwar bei Adressen, die von mehr a]s einer Speicherkategorie in dem Hilff-Nur-Lesespeichersystem erkannt werden. Es soll ferner ein zusätzlicher Bedarfs-ROiTl als eine Kategorie des Hilfs-ROiKl-Speichersystems für eine Programmspeicherung geschaffen werden, die über den ROiT(I auf der Karte des

ORIGINAL INSPECTED :.;,..;■ , 809840/0691

29-Π82

CPU-Moduls hinausgeht oder an dessen Stelle tritt. Ferner soll eine veränderbare PROffl-Speicherung als eine Kategorie des Hilfsspeichersystems vorgesehen sein, um Kodeänderungen des in dem Bedarf s-ROIYI gespeicherten Programms auf der Karte des ROIYl-Sp β ic he rs in dem CPU-IYlodul durchzuführen und einzusetzen. Ferner soll ein PROM-Körper geschaffen werden, und zwar als Untergruppe des änderbaren PROfTi—Speichers für Kodeausweitungen oder -leitungseinfügungen zur Revision einer Programmspeicherung, die in Nur-Lesespeichern auf der Karte vorhanden ist. Durch die Erfindung soll auch ein Aushilf e-PRüIYI geschaffen werden, und zuiar als eine Untergruppe des veränderbaren PROIYI-Speichers, für einzelne In-line-Bitgruppenanderungen des Kodes zur Revision der Programmspeicherung in dem ROM auf der Karte. Ferner soll eine kleinangelegte Kodeüberlagerung des ROIiI auf der Karte durch Adressendekodierung des Aushilfe—PROfYl mit einer Vielzahl von Pegeln ermöglicht werden. Auch sollen durch die Erfindung PROIYl-Körperenueiterungen und -einfügungen am RO(YI auf der Karte ermöglicht werden, die diesbezüglich einander gegenseitig ausschließen, und ziuar über logische Auf zu/eigung. Schließlich sollen durch die Erfindung auch großangelegte PROIYI-Körper-Kodeüberlagerungen bei einem ROIYl auf der Karte ermöglicht uierden, die sich diesbezüglich gegenseitig einschließen, und zwar über Adressende— kodierung.

Diese Aufgabe luird durch ein System der eingangs beschriebenen Art gelöst, das gemäß der Erfindung gekennzeichnet ist durch eine Speichereinrichtung zur Bildung einer Mehrzahl von Speicherkategorien einschließlich eines permanenten Nur-Lesespeichers und eines veränderbaren programmierbaren Nur-Lesespeichers zur Daten— speicht lung über den Nur-Lesespeicher auf der Karte hinaus oder an det=:tjii Mislle bzw. zur Durchführung und zum Einsetzen von

-nderuiignn an dem Nur-Lesespeicher auf der Karte sowie eine Dekodiereinrichtung zur Adressenerkennung für den Zugriff zu einer gegebenen Speicherkategorie der Speichereinrichtung nach einer vorbestimmten Rangfolge, wenn die gegebene Zugriffsadresse in mehr a]r. einen oder ((innrere sich überlappende untergeordnete Adressen-

8 09840/0691

I im*-"""

BAD ORIGINAL

bereiche für die Speicherkategorien der Speichereinrichtung fallen.

Gemäß der Erfindung werden also Adressensignale auf einer System Sammelleitung aus dem CPü-IYlodul zu einer Treibereinrichtung in dem Hilfs-RDIKl-Speichersystem übertragen, welche eine Steuerung mit drei Zuständen besitzt. Adressensignale werden dann gesteuert ausgegeben an einen Puffermodul zum Adressieren eines Bedarfs-ROM-Speichers, einen !multiplexer für die Blockwahl von abgerufenen Befehlen, einen veränderbaren PROIYI zum Adressieren von Speicherabschnitten, zu denen Zugriff erfolgen soll, einen Dekoder-Steuermodul für den Zugriff zu allen Speicherkategorien in dem Hilfs-ROHO-Speichersystem nach einer Rangfolge mit einer Vielzahl von Niveaus souiie an einen Fertig-Steuermodul zum Anschluß an den CPU—Modul über, die Systemsammelleitung, zum zeitweiligen gesteuerten Auslesen des Hilfs-ROIYI-Speichersystems. Erfaßte Befehlssignale werden von dem erwähnten Bedarfs-ROIKl-IKlultiplexer und dem änderbaren PROIil-Speicher empfangen, um mit drei Zuständen über die Systemsammelleitung dem erwähnten Fertig—Steuermodul und dem CPU-ITiodul zugeführt zu werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild des Hilfs-ROffl-Speichersystems;

Fig. ? ein Blockschaltbild des Dekoder-Steuermoduls des Hilfs-ROIYI-Speichersystems in Fig. 1;

Fig. ?. ein schematisches Schaltbild des Dekoder-Steuermoduls nach Fig. 2;

Fig. 4 ein schematisches Schaltbild des veränderbaren PROM-Speichers des in Fig. 1 gezeigten Hilf s-ROITl-Speichersystems;

Fig. 5 ein schematisches Schaltbild des Adressentreibermoduls mit drei Zuständen des in Fig. 1 gezeigten Hilfs-ROM-iipeichersystems;

809840/0691

ORIGINAL INSPECTED

Fig. 6 ein schematisches Schaltbild des Adreesenpuffermoduls des in Fig. 1 gezeigten Hilfs-ROfll-Speichersystems;

Fig. 7 (A-B) ein schematisches Schaltbild des Bedarfs-ROIfl-Speichers des in Fig. 1 gezeigten Hilfs-ROffl-Speichersystems;

Fig. B ein schematisches Schaltbild des Bedarfs-RORl-Bef ehlsmultiplexers des in Fig. 1 gezeigten Hilfs-ROIKl-Speichersystems;

Fig. 9 ein schematisches Schaltbild des Befehls-Treibers mit drei Zuständen des in Fig. 1 gezeigten Hilfs-ROM-Speichersystetns;

Fig. 10 ein Blockschaltbild des Fertig-Steuermoduls des in Fig. 1 gezeigten Hilfs-ROM-Speichersy stems;

Fig. 11 (A-B) ein schematisches Schaltbild des Fertig-Steuermoduls des in Fig. 1 gezeigten Hilf s-ROIKI-Speichersystems;

Fig. 12 ein schematisches Schaltbild des Spannungsreglermoduls des in Fig. 1 gezeigten Hilfs-ROM—Speichersystems;

Fig. 13 ein Diagramm zur Darstellung, tuie der Dekoder-Steuermodul nach Fig. 3 den Zugriff zu dem Aushilfe-PROM des veränderbaren PROffl-Speichers nach Fig. 4 befiehlt;

Fig. 14 ein Diagramm zur Darstellung der Art und lUeise, wie der Dekoder-Steuermodul nach Fig. 3 den Zugriff zu dem PROIKl-Speicherkörper des veränderbaren PROM-Speichers nach Fig. befiehlt;

Fig. 15 eine zusammenhängende Ansicht aller Eingabs/Ausgaba-Aushilfespeicher, die von dem ARfllS-Trägerprogramm benutzt werden, das in dem Hilfs-ROffl-Speichersystetn nach Fig. 1 gespeichert ist;

809840/0691

2010082

Fig. 16 eine Erstes-Niveau-Dekodierliste des in Fig. 15 gezeigten Druckerspeichers;

Fig. 17 eine Ziueites-Niveau-Dekodierliste des in Fig. 15 gezeigten Druckerspeichers;

Fig. 18 eine Aushilfe-PROffl-Speicherbild-Liste des in Fig. 15 gezeigten Druckerspeichers;

Fig. 19 eine ARIKIS-Summenreport-Liste des in Fig. 15 gezeigten Druckerspeichers;

Fig. 20 eine Sechzehn Byte—Aushilfeplazierungstabelle für dia Ztueites-Niveau-Dekodierliste nach Fig. 17;

Fig. 21 eine Beispieltabelle der Aushilfe-PROffl-Karte für den in Fig. 15 gezeigten Druckerspeicher; und

Fig. 22 ein Anhang, der den Plan der in Fig. 15 gezeigten Kartenaufzeichnung wiedergibt.

Es »wird nun unter Bezugnahme auf die Fig. 1-14 ein erfindungsgemäßes System beschrieben, bei dem IKlOS- und TTL-Technologie Anu/endung findet. Das erfindungsgemaße Hilfs-ROIYl-Speichersystem (ARms) 10 ist eine Ergänzung des (nicht gezeigten) Zentralprozessoreinheit-Ifloduls (CPUIKl), der in der US-Patentanmeldung Nr. 758 117 vom 10. Januar 1977 beschrieben ist und u/alcher über eine Systemsammelleitung 20 damit verbunden ist.

ÜJie bereits erwähnt wurde und wie in Fig. 1 zu sehen ist, ist das System ARffiS 10 über die Systemsammelleitung 20 mit dem Modul CPUIKi verbunden, wodurch es ermöglicht u/ird, daß das System ARHlS 10 erfaßte Adressen auf einer Hauptsammelleitung 30 und zugeordnete Steuersignale auf Leitungen 40 aus dem CPUIKl empfängt, und in gleicher iueise ermöglicht wird, daß erfaßte Befehle auf einer Haupt-

ORIGINAL IMSPECTED 809840/0691

Sammelleitung 50 und zugeordnete Steuersignale auf Leitungen 60 über das System ARIYIS 10 zu dem Modul CPUM übertragen werden.

Die von dem C P UtKl-HTl ο du 1 auf der Hauptadressensammelleitung 30 des CPUWI ausgegebenen Zugriffsadressen gelangen zu dessen (nicht dargestellten) auf der Karte befindlichen ROM und ebenfalls zu allen Speicherkategorien des außerhalb der Karte liegenden Systems ARMS 10. Nach Konditionierung durch die Adressentreiber 70 des ARMS 10 mit drei Zuständen gelangen die Zugriffssignale auf der Hauptadressensammelleitung über eine Unteradressensammelleitung 80 zu den zu/ei Hauptkategorien des Speichers in dem System ARIKIS 10 mit einem Bedarfs-ROM-Speicher 90 zur Speicherung zusätzlich zu dem ROM auf der Karte oder anstelle desselben und zu einem veränderbaren PROM-Speicher 100 zur Ausführung und/oder zur Einfügung von Änderungen am ROM-Speicher auf der Karte. Dabei ist die einzige niedrige Speicherkategorie in dem Bedarfs-ROM-Speicher 90 der Bedarfs-ROM 105A-B, der Zugriff zu der Unteradressensammelleitung 80 über einen Adressenpuffer 110 über eine Ztvischenadressensammelleitung 120 hat und einen Befehlskode auf einer Ztuischenadressensammelleitung 130 an einen Befehlsmultiplexer 140 ausgibt. Nach dem Empfang von Signalen auf Unteradressensammelleitung 80, uielche die Ausuiahl des Speicherblocks anzeigen, gibt der Befehlsmultiplexer 140 einen Befehlskode auf Unterbefehlssammelleitung 150 an einen Befehlstreiber 160 mit drei Zuständen zur Konditionierung aus.

Die zwei unteren Speicherkategorien in dem veränderbaren PROM-Speicher 100 sind der PROM-Körper 170 für Kodeausuieitungen oder in-line-Kodeeinfügungen sou/ie der Aushilfe-PROM 180 für einzelne in-line-Bitgruppenänderungen, von denen jeder Zugriffssignale auf der Hauptadressensammelleitung 80 aus dem Adressentreiber 70 mit drei Zuständen empfängt. Der PROM-Körper, der mit dem Aushilfe-PROM 180 benutzt u/erden kann, uiie uieiter unten ersichtlich u/ird, kann derart gesteuert werden, daß er durch logische Aufzweigung für Ausweitungen und Einfügungen als gegenseitig exklusiver PROM arbeiten kann oder daß er stattdessen als gegenseitig inklusiver PROM wirken kann, und zwar über Adressendekodierung mit einem Niveau

809840/069

für u/eit angelegte Kodeüberlagerung. Der Aushilfe-PROIKl 180, der entweder mit oder ohne den PROfll-Körper 170 benutzt u/erden kann, wird durch Adressendekodierung mit einer Vielzahl von Niveaus für kleinangelegte Kodeüberlagerung gesteuert. Ein Adressendekoder ist vorgesehen, um dieselbe erfaßte Adresse in der Unteradressensammelleitung 80 aus dem Adressentreiber 70 zu empfangen, sowie dies gemeinsam auch der Lesespeicher auf der Karte des CPUHl-ßloduls und die Speicherkategorien des ARMS-Systems 10 tun, zur Auflösung von widersprüchlichen Speicheranfragen durch eine Unterteilung nach der Rangfolge, wenn die erfaßte Adresse mehr als einen Adressenbereich der aufgezählten Speicherkategorien überlappt. Das Ausmaß der Unterordnung in der Rangfolge der Kategorien ausgehend von einem hohen zu einem niedrigen Niveau ist folgendermaßen geordnet: Aushilfe-PROItl 180, PROffl-Körper 170, Bedarfs-R0ffl 105A-B und Nur-Lesespeicher auf der Karte. Die vom Ausgang des Adressendekoders 190 zur Festlegung dieser Rangfolge gespeisten Steuerleitungsgruppen sind mit 200 für Aushilfe-PROHfl 180, 210 für PROßl-Körper 170 und 220 für Bedarfs-ROIKl 105A-B bezeichnet. Da der auf der Karte liegende Nur-Lesespeicher (Rom) vollständig untergeordnet ist, erhält er in der Rangfolge nur durch einen Fehler die Priorität.

Nach Konditionierung durch den Befehlstreiber 160 mit drei Zuständen «erden Befehlskodesignale auf der Hauptbefehlssammelleitung 50 der Systemsammelleitung 20 ausgegeben, von wo sie zunächst zu dem CPU-lflodul und ferner zu einem Fertig-Steuermodul 265A-B aufzweigen, der die Synchronisation der Lesezugriffe des Systems ARRlS 10 durch den CPUffl-Rlodul bewirkt. Diese Synchronisation des Lesezugriffs wird erreicht durch eine Eingabe/Ausgabe-Schnittstelle mit dem Adressendekoder 190 über Leitungsgruppen 230 bzw. 240, durch eine Ausgabeschnittstelle in Leitung 250 zu dem Befehlstreiber 160 und eine Eingabe/Ausgabe-Schnittstelle für den CPU-lflodul in Leitungsgruppen 40 bzw. 60 der Systemsammelleitung 20.

Um zu verhindern, daß Störsignale und andere Anomalien aus der Umgebung in empfindlichen Adressen- und Befehlssammelleitungen

809840/0691

induziert werden ist ein Vorspannungsraglar 260 zwischen das Strom-Versorgungssystem (nicht gezeigt) und das ARMS-System 10 geschaltet, u/elches von letzterem bedient tuird,, so daß eine zuverlässige garegelte Stromversorgung über Leitungsgruppe 270 zu dan verschiedenen Modulen in dem ARMS-System 10 erfolgen kann.

liJie aus den Fig. 1 und 5 zu ersehen ist* empfängt eine Gruppe von Treibern mit drei Zuständen 290 des Adrassentraibarmoduls 70 jeweils an den Eingängen in paralleler Form Adressensignale auf der Haupt·= adressensammelleitung 30 der Systamsammellsitung 20, die mit AOO-TS bis A15-TS bezeichnet sind. Sofern die geerdete Steuerleitung 310 der Treibergruppa 290 tatsächlich dauernd den Zustand "Ein" einnimmt, so erzeugt dia Treibargruppe 290 kontinuierlich auf der parallelen Leitungsgruppe 80 dia Adressansignale A0Q-A15. Die Gruppe von Treibern 290 mit drei Zuständen dient dazu, die eingegebenen Adressensignale in Form zu bringan_s indem sie als Puffer oder Treiber mit Ausgängen, die drei Zustände einnahmen können, wirken, welche dazu verwendet werden, die Sammelleitungen 80 direkt zu speisen. Gemäß einer Ausführungsform kann als Hex-Sammelleitungstreiber mit drei Zuständen für die Treibergruppe 290 ein Element vom Typ 74 367 verwendet werden.

Die Adressensignale A0G-A15 verlassen den Adressentreiber 70 auf Unteradressensammelleitung BO und gelangen zum Adressenpuffer 110 in den Fig. 1 und 6, wo jede Adressenleitung in ein UND-Gatter einer Gruppe 320 mit positiver Logik eingespeist wird, die zwei miteinander verbundene Eingänge aufweisen. 3edes UND-Gatter aus der Gruppe 320 ist vom Typ 7408 und wird hier dazu verwendet, verschiedene Vorspannungspegel in den erwähnten Adressenleitungan zu puffern. Gepufferte Adressansignale aus der Gruppe von UND-Gattern 320 werden über eine Leitungsgruppe 330 ausgegeben. Jade Ausgangsleitung dar Gruppe 330 endet an ihrem eigenen Vorspannungswiderstand mit 6BO 0hm in einer tUiderstandsgruppe 340, in der jeder Widerstand an seinem gegenüberliegenden Ende über eine Leitung 72 mit. einer f-5 Volt-Vorspannung aus dam Vorspannungsregler 260 verbunden ist. Von dort werden die mit der Vorspannung beaufschlagten

809840/06 91

Adressensignala RA00-RA15 über die Zwischenadressensammelleitung 120 an den Bedarfs-ROiri-iflodul 1G5A-B ausgegeben.

Der in den Fig. 1 und 7A-B gezeigte Bedarfs-ROIli! 105A-B empfängt die Adressensignale RAOQ-RA15 über die Zwischenadressensammelleitung 120 in paralleler Form an vier unterschiedlichen Speicherblöcken. Die vier verschiedenen Speicherblöcke der Untersystemblöcke 105A und 105B sind jeweils mit 350, 360, 370 und 3BO bezeichnet. Das gesamte Speicherungsvermögen des Bedarfs-ROM 105A-B betragt 64KB, wobei jeder der Untersystemblöcke 105A, 105B 32KB enthalt und jeder Speicherblock 350—380 wiederum 16KB Speichervermögen aufweist. Jeder Block 350—380 weist acht ROHfl-Schaltungen mit 2KB auf, wobei für eine bevorzugte Ausführungsform jede ROH(I-Schaltung ein 2048 χ 8-Element vom Typ 8316A mit 1ü parallelen Adresseneingangsleitungen, mit drei parallelen Schaltungswahleingängen und acht parallelen Datenausgängen ist. Die einzelnen ROItI-Schaltungen bzw. -Chips für Block 350 sind mit 390A-H bezeichnet, für Block 360 mit 400A-H, für Block 370 mit 410A-H und für Block 360 mit 420A-H. Dia Adressenleitungen RA00-RA10 der Zwischenadressansammelleltung 120 werden dazu verwendet, die Adresseneingänge AOO-A10 jeder ROM-Schaltung des Bedarfs-ROIKI 105A-B parallel zu adressieren. Die Adressenleitungen RA11-RA13 dBr Zwischenadressensammelleitung 120 werden dazu verwendet, in paralleler Form jeweils für jede Schaltung die Anschlüsse Schaltungswahl 1 bis Schaltungswahl 3 (CS1-CS3) zu adressieren. Oie Ausgänge D0-D7 an jeder Schaltung geben Daten oder Befehl 0 bis Befehl oder Daten 7-Leitungsn in paralleler Form an.

Bei Block 350 des Untermoduls 105A mit ROIlil-Schaltungen 309A-H sind die.Daten- oder Befehlsausgangsleitungen der ersten Blockadressengruppe 430 der Zwischenbefehlsammelleitung 130 mit RDA0-RDA7 bezeichnet. Bei Block 360 des Untermoduls 1Q5A mit den ROIKl-Schaltungen 400A-H speisen die Ausgangsanschlüsse D0-D7 für jede ROfYl—Schaltung parallele Signale RDB0-RDB7 an jeder Blockadressengruppe 440 der Zwischenbefehlssammelleitung 130 aus. Am Block 370 des Untermoduls

8 0 9 8 k 0 / 0 6 9 1 ORIGINAL INSPECTED

105B für die ROM-Schaltungen 410A-H erzeugen die Ausgangsanschlüsse D0-D7 parallele Ausgangssignale RDC0-RDC7 an ihrer Blockadressengruppe 450 der Zu/ischenbefehlssammelleitung 130. Am Block 380 das Untermoduls 1058 für die ROIKl-Schaltungen 420A-H erzeugen die Ausgangsanschlüsse D0-D7 parallele Ausgangssignale RDD0-RDD7 der vierten Blockadressengruppe 460 der Zu/ischenbef ehlssammelleitung 130. Zu beachten ist, daß für jede der ROIYI-Schaltungsgruppen 350-380 entweder nur die obere Reihe oder nur die untere Reihe, d.h. für die obere Reihe die Reihe A, C, E und H und für die untere Reihe B, D, F, H, alternativ Zugriff erfahren kann, uiie nach einer logischen Exklusiv-ODER-Funktion, und ziuar zu irgendeinem Zeitpunkt als ausgewählte Schaltung.

Der in den Fig. 1 und 8 gezeigte Befehlsmultiplexer 140 empfängt Befehlsdatensignale auf der Zuiischenbefehlssammelleitung 130 aus dem BedarfS-ROIKI 105A-B. Jede Befehlsdatenleitung auf der Zwischenbefehlssammelleitung 130 ist durch einen 10 kOhm Widerstand in einer Uiiderstandsgruppe 470 vorgespannt, die eine Mehrzahl von Widerständen aufweist, deren gegenüberliegende Enden jeweils mit einer τ5 Volt—Vorspannung verbunden sind, die auf Leitung 270 dem Spannungsregler 260 entnommen wird. Die Multiplexer-Empfangsgruppen 480 und 490 weisen jeweils zwei (!ilultiplexerkomponenten 500A und B für die erste IKlultiplexergruppe 480 bzw. 510A und B für die zweite rriultiplexergruppe 490 auf.

3ede fflultiplexerkomponente 500A-B und 510A-B enthält Hochleistungstnultiplexer vom Typ 74S257 mit Schottky-Schutzelementen, wobei die !Multiplexer 500A-B und 510A-B Ausgänge mit drei Zuständen aufweisen, die direkt an die Datenleitungen von nach Sammelleitungen organisierten Systemen angeschlossen werden können und diese, speisen können, tiienn bis auf einen alle gemeinsamen Ausgänge gesperrt sind (mit hoher Impedanz), so legt das niedrige Eingangssignal des einzigen freigegebenen Ausganges die Sammelleitung auf einen hohen oder niedrigen Logikpegel. Die Eigenschaft, daß der Ausgang drei Zustände einnehmen kann, bedeutet, daß MBit (parallel) Datenwähler

809840/0691

mit bis zu 20 Quellen für die Datensammelleitungen erlaubt sein können. Ferner werden gewöhnliche TTL-Register für das Festhalten von Daten in dem gesamten System verwendet. Um die Gefahr minimal zu machen, daß zwei Ausgänge versuchen, eine gemeinsame Sammelleitung auf entgegengesetzte Logikpegel zu bringen, ist die Ausgangs-Freigabeschaltung derart ausgelegt, daß die Ausgangs- und Sperrzeit kurzer sind als die Ausgangsfreigabezeiten. Jeder Multiplexer 500A-B und 51OA-B besitzt vierfach-zwei-Leitungen-auf-eine-Leitung-Datenwähler-Multiplexer riit Ausgängen, die drei Zustände einnehmen können. Also gibt es vier A—Eingänge und vier B—Eingänge, die alternativ benutzt werden können. Dar Eingang "OE", u/as "Ausgang freigeben" bedeutet, ermöglicht, daß der multiplexer sich in einem Zustand "Ein" befindet, wodurch der vom Eingang A oder Eingang B umgeschaltet werden kann. Der SR-UJähler-Eingangsanschluß bewirkt die Schaltung der Eingänge eines freigegebenen multiplexers entweder in einen Zustand A oder in einem Zustand B. Die Signale an den Ausgangsanschlüssen 1Y, 2Y, 3Y und 4Y sind das Ergebnis entweder der Schaltung auf einen Eingang A oder Eingang B für einen freigegebenen Ausgang oder eines freigegebenen Multiplexers 500A-B und 510A-B. Die Funktionstabelle für jede IKlultiplexerkomponente ist nachstehend wiedergegeben.

Funktionstabelle

Ausgang Y

Z L H L H

Befehls/Datensignale sind in der ersten Blockadressengruppe 430 aus dem ROM-Block 350 mit DA0-RDA7 bezeichnet, und mit RDB0-RDB7 bezeichnete Befehlssignale an der zweiten Blockadressengruppe 440 aus ROIil-Block 360, wobei beide Gruppen einen Teil der Ziuischenbe-

809840/0691

	Einqänqe	A	B
Ausqanqs—	Wählen
steuerung		X	X
H	X	L	X
L	L	H	X
L	L	X	L
- L	H	X	H
L	H

fehlssammelleitung 130 bilden, werden der ersten lYlultiplexergruppe 480 nach Vorspannung mit der UJiderstandsgruppe 470 zugeführt. Jedes Uiiderstandselement der Gruppe 470 hat den UJert 10
kOhm und ist an seinem gegenüberliegenden Ende über die auf Leitung 270 aus dem Regler 260 zugeführte Spannung von -5 UoIt vorgespannt. Die Befehlssignale RDA0-RDA3 und RDB0-RDB3 werden jeu/eils angeboten auf einer Leitungsgruppe 520 für A- bz. B-Eingänge der multi— ρ]exerkomponente 5Q0A, bei der es sich um ein Bauelement vom Typ 74S257 handelt. Die Befehlssignale RDB4-RDB7 und die Befehls-Datensignale RDA4-RDA7 werden als eine Gruppe 530 jeweils den Eingängen A bzw. B der Multiplexerkomponente 500B zugeführt, bei der es sich ebenfalls um ein Bauelement vom Typ 745257 handelt. Die Befehlsdatenleitungen RDD0-RDD3 und RDDC0-RDC3 werden nach Vorspannung durch Widerstand 470 als eine Gruppe 540 jeweils dem
Eingang A bzw. B der IHlultiplexerkomponente 51QA zugeführt, bei
der es sich ebenfalls um ein Bauteil vom Typ 74S257 handelt. Die Befehlsdatensignale RDC4-RDC7 und die Befehlsdatensignale RDD4-RDD7 werden nach Vorspannung durch Widerstand 470 als eine Gruppe 550 jeweils dem Eingang A bzw. B der Multiplexerkamponente 510B zugeführt, bei dem es sich ebenfalls um ein Bauelement vom Typ
745257 handelt. Nachdem entweder eine erste bzw. eine zweite
IKlultiplexergruppe 4B0 oder 490 freigegeben ist und nachdem entweder der Eingang A oder der Eingang B für die IKlultiplexerkomponenten innerhalb der freigegebenen Gruppe ausgewählt ist, so endet jede Ausgangsleitungsgruppe 560 und 570 bzw. 480 und 590 zum Ausspeisen als eine Gruppe 600 für D0-D3 bzw. 610 für D4-D7 auf Unterbefehlssammelleitung 150 an den Befehlstreiber 160 mit drei Zuständen.

Die mit 620 bezeichnete Gatterlogik für die Wahl- und Ausgangsfreigabeeingänge empfängt Adressensignale auf Unteradressensammelleitung 80, hauptsächlich A13 und A14, zur Erzeugung von Eingangssignalen für UND-Gatter 630 und 640 mit jeweils miteinander verbundenen Eingängen. A14 wird ferner auf Leitung 650 einem NICHT-UND-Gatter 660 zugeführt. Der Ausgang des NICHT-UND-Gatters 640 gelangt auf Leitungen 670 zum NICHT-UND-Gatter 680. Ein mit KRU bezeichnetes Steuersignal auf Leitung 220 wird aufgezweigt und speist

8U9840/0691

die bereits ermähnten NICHT-UND-Gatter 68Ü und 660. U/enn das von NICHT-UND-Gatter 630 ausgegebene Signal auf Leitung 690 hoch liegt, welches an den üJähl-S-Elngängen der multiplexer 50GA-B und 510A-B eingespeist wird, so werden die A—Eingänge zur Erzeugung von Aus— gangssignalen ausgewählt. Wenn das Ausgangssignal des NICHT-UND-Gatters 630 auf Leitung 690, u/elches als NA13 bezeichnet ist, niedrig liegt, so wird dementsprechend der gewählte B-Eingang an den erwähnten fflultiplexern ausgegeben. Sobald ein Signal KRU auf Leitung 220 an den NICHT-UND-Gattern 680 und 660 vorhanden ist, so arbeiten diese in einer gegenseitig ausschließenden liieise abhängig davon, ob das Signal A14 auf der Unteradressensammelleitung 80 vorhanden ist oder nicht vorhanden ist, wodurch veranlaßt wird, daß das NICHT-UND-Gatter 680 bzw. daß das NICHT-UND-Gatter 660 ein Ausgangssignal erzeugt. Wenn NICHT-UND~Gatter 680 auf Leitung 700 ein Ausgangssignal NRSCLO erzeugt, so wird die Multiplexergruppe 500A-B zur Auswahl freigegeben. w"e_nn NICHT-UND-Gatter 660 auf Leitung 710 ein Ausgangssignal NRSCL1 erzeugt, so wird die Hlultiplexergruppe 490 zur Auswahl freigegeben.

Befehlsdatensignale D0-D7 werden von dem in Fig. 1 und 9 gezeigten Befehlstreiber 160 auf Unterbefehlssammelleitung 150 empfangen. Die Signale in den Befehls-Datenleitungen der Unterbefehlssammelleitung 150 werden einem Vorspannungsnetzwerk 720 zugeführt, an dem jede Leitung gemeinsam an einem 492 -T*. — Widerstand und an einem ?,5 K - -Widerstand endet, wobei diese Widerstände jeweils geerdet bzw. vorgespannt sind. Der vorgespannte Widerstand mit 492 endet an seinem l/orspannungsanschluß an einer auf -»-5 l/olt liegenden Leitung 270, die aus dem Spannungsregler 260 kommt. Nach Vorspannung gelangen die Befehle-Datensignale auf Laitungsgruppe 730 zu einem Treiber mit drei Zuständen für jede dieser Leitungen, wobei diese Gruppe mit 740 bezeichnet ist. Bei einer bevorzugten Ausführungsform handelt es sich bei diesem Treiber um ein Bauteil vom Typ 74367, d.h. ein Hex-Sammelleitungstreiber (drei Zustände). Die Steuerleitung für jeden dreifach Zustand-Treiber 250, die als NDBEN-Signal bezeichnet ist, aus dem Fertig-Steuermodul 265A-B

809840/0691

?810082

befindet sich im Zustand "Ein"* immer dann, wenn eine Lesefunktion an irgendeiner Speicherkategorie des ARMS-Systems 10 durchgeführt wird. Entsprechend gelangen Ausgangssignale aus der Dreierzustand-Treibergruppe 740 zur Hauptbefehlssammelleitung 50 der Systemsammelleitung 20, und zujar in aufgezu/eigter Ul8ise zu dem CPU-lYiodul und ebenfalls zu dem Fertig-Steuermodul 265A-B.

Die Adressenleitungen A07-A15 in Unteradressensammelleitung 80 luerden von dem Erstes-Niveau-PROM-Adressenerkennungsmodul des Adressendekoders 190 in Fig. 1,2 und 3 empfangen. Insbesondere uierden die Adressenleitungen A7—A15 jeweils an den Eingangsanschlüssen A0-A8 eines Paares won Erstes-Niveau-Adressenerkennungs—PRO(I! 760 bzu/. 770 eingespeist. Die Ausgangssignale von den Anschlüssen 01-04 der Erstes-Niveau-Adressenerkennung-PROM 760 und 770 liegen jeweils an Leitungsgruppen 780 und 790. Das Freigabesignal (CE) für den Erstes-Niveau-Adressenerkennung-PROITI 760 wird auf Leitung 800 empfangen und enthält das Signal aus einem Inverter 810, das in eine Vorspannnungsleitung 820 aus einem Vorspannungsnetziuerk 830 eingespeist u/ird, welches das gleiche ist wie eines der Elemente des Vorspannungsnetzwerks 720, das zuvor beschrieben wurde. Die Schaltungsfreigabe (CE) für den Erstes-Niveau-Adressenerkennung-PRONl 770 wird auf Leitung 840 als Erdungspotential empfangen. Es ist zu beachten, daß beide Schaltungsfreigaben 40 für die Erstes-Niveau-Adressenerkennung-PROfflS 760 und 770 kontinuierlich freigegeben sind.

Jede der parallelen Leitungen der Leitungsgruppen 780 und 790 wird individuell vorgespannt durch ein Vorspannungsnetzwerk mit Elementen, die identisch sind mit denjenigen im Vorspannungsnetzwerk 720, wobei das vorliegende Netzwerk mit 850 bezeichnet ist. Eine Untergruppe der gemeinsamen Leitungen der Leitungsgruppe 780 und 790, hier als Leitungsgruppe 860 bezeichnet, wird von den Ausgängen 01-04 des PROIKl 770 und Ausgängen 01 und 02 des PROIiI 760 herangeführt, wobei die Signale der Leitungsgruppe 860 jeweils mit ASEL0-ASEL5 bezeichnet sind. Die Signale ASEL0-ASEL5 der Leitungsgruppe 860 sind aufgezweigt und werden an den Eingangsanschlüssen

809840/0691

A3-A8 der beiden Zweites-Niveau-Adressenerkennung-PROMS 870 und 880 empfangen. Ein Schaltungsfreigabesignal (CE) wird über Leitung 890 aus einem Inverter 900 zugeführt, der wiederum ein Vorspannungssignal auf Leitung 910 von einem Element des vorstehend beschriebenen UJiderstandsnetzu/erks 850 erhält. Es ist zu beachten, daß die Zw8ites-Niveau-Adressenerkennung-PR0IKlS 870 und 880 ein Teil des Zweites-Niveau-PROIKl-Adressenerkennungsmoduls 920 sind. Die kontinuierliche Vorspannung versetzt die PROIiIS 870 und 880 in einen kontinuierlichen Schaltungsfreigabezustand. Die freigegebenen Zweites-Niveau-Adressenerkennung-PROIKl 870 und 880 erzeugen über Ausgangsanschlüsse 01—04 Ausgangssignale in Leitungsgruppen 930 bzw. 940. Die Leitungsgruppe 930 mird über eine Uiiderstandsgruppe 950 vorgespannt, die die gleichen Elemente aufweist wie die Uiiderstandsgruppe 850. In gleicher U/eise wird Leitungsgruppe 940 durch

eine lüiderstandsgruppe 960 vorgespannt,die genauso ausgebildet ist wie die beschriebene UJiderstandsgruppe 950. Nach Anlegung der Vorspannung werden eine Untergruppe dar Leitungsgruppe 930, welche als Signale ADO-P - AD2-P bezeichnet ist, und eine Untergruppe der Leitungsgruppe 940, welche als Signale AD3-P - AD4-P bezeichnet ist, als Leitungsgruppe 970 zusammengefaßt. Dieses am 01-Anschluß des PROM 870 als Teil der Leitungsgruppe 930 ausgegebene Signal, welches als NPATCH—Signal in Leitung 980 bezeichnet ist, zweigt zu Leitungen 990 und 1000 auf. Leitung 990 läuft zu einem Aushilfe-Ulahl-Logikmodul 1010. Leitung 1000 zweigt zu Leitungen 1020 und 1030 auf, welche jeweils Teile der Leitungsgruppen 230 und 2OG sind.

Der AusgangsanschluQ 03 des PRO(I(I 880 erzeugt in Leitungsgruppe auf Leitung 1040 als mit PATCHSEL bezeichnetes Signal ebenfalls ein Ausgangssignal für den Aushilfe-U/ahl-Logikmodul 1010. Leitung 1040 zweigt wiederum zu Leitungen 1050 und 1060 auf, die jeweils zu einem NICHT-UND-Gatter 1070 bzw. zu einem Inverter 1080 führen. Der Inverter 1080 erzeugt auf Leitung 1090 ein mit NPATCHSEL bezeichnetes Signal, das von einem NICHT-UND-Gatter TlOO empfangen wird. Die erwähnte Leitung 990 zweigt auf zu den erwähnten NICHT-UND-Gattern 1070 und 1100. Die NICHT-UND-Gatter 1070 und 1100 weisen zusätzlich invertierte Logikeingänge auf. Beim Empfang über—

809840/0691

einstimmender Eingangssignale an einem dar NICHT-UND~Gattar 1070 oder 1100 erzeugen diass alternativ Ausgangssignala in Leitung 1110 oder 1120, die ein Teil der ermähnten Leitungsgruppe 210 sind» Es ist zu beachten^ daß das Signal NPATCH auf Leitung 990 als Steuerungseingangssignal an den NICHT-UND-Gattarn 1070 und 1100 wirkt, wodurch diese wegen der zugrundeliegenden Logik anttuader ein Signal PATCHSEL auf Leitung 1050 oder ein Signal NPATCHSEL auf Leitung 1090 empfangen, jedoch nicht gleichzeitig« PROfHl 760 erzeugt an den Ausgangsanschlüssan $3 und $4 auf einem Tail der Leitungsgruppe 780 in Leitungen 1130 und 1140 mit NBPROfSl und NROfTl bezeichnete Signale, dia einem Gattsr-Stsuermodul 1150 zugeführt werden. Das Signal NBPROfYI auf Leitung 1130 gelangt zu einem Inverter 1160, der wiederum ein Signal BPH auf Leitung 1165 erzeugt, das NICHT-UND-Gatter 1170 zugeführt wird, NICHT-UND-Gatter 1170 empfängt ferner ein Eingangssignal auf Leitung 1175 aus einem Uorspannungsnetzuierk-Signal BPEN=BP aus Uorspannungsnstzvuerk 118O₈ das in gleicher Weise ausgebildet ist taia ein einzelnes Element in dem beschriebenen Netzwerk NA50. NICHT-UND-Gatter 1170 erzeugt über Leitung 1170 und 1195 aufgezeigte Signale NBPHERE₀ Leitung 1190 ist wiederum aufgezweigt zu Leitung 1200 als Teil dar Leitungsgruppe 230 und Leitung 1205 als Teil der Leitungsgruppa 200, die beide bereits erwähnt wurden» Leitung 1195 speist den Eingang eines NICHT-UND-Gatters 1210.

Ein Signal NROIKl auf der erwähnten Leitung 1140 wird von einem Inverter 1220 empfangen, der wiederum auf Leitung 1230 ein Ausgangssignal ROIKlH erzeugt, das dem erwähnten NICHT-UND-Gatter 1210 zugeführt wird. NICHT-UND-Gatter 1210 empfängt ferner ein Signal NPATCH auf Leitung 980 aus dem erwähnten PROffl 870. NICHT-UND-Gatter 1210 empfängt ferner ein Eingangssignal auf Leitung 1240 als Signal AROiKlEN-BP aus Widerstandsnetzwerk 1250, das identisch mit dem beschriebenen Widerstandsnetzwerk 1180 ist. Leitung 1210 ist aufgezweigt zu einer Leitung 1260 und einer Leitung 1270. Leitung 1260 führt nach Aufziuaigung zu den zwei Eingängen des NICHT-UND-Gattörs 1280, wo die beiden Eingänge miteindander verbunden sind.

809840/0691

NICHT-UND-Gattar 1280 uiirkt ferner als Treiber, der in ihn eingespeiste Signals logisch invertiert. NICHT-UND-Gatter 1280 erzeugt in Leitung 1290 das Ausgangssignal RGfKiHERE für ein UND-Gatter 1300.

UND-Gatter 1300 empfängt ferner sin Signal DBIN auf Leitung aus dem Fertig-Steuermodul 265A-B. Bei übereinstimmenden Signalen am UND-Gatter 1300 erzeugt dies auf Leitung 220 ein Signal KRU für den PATCH PR0M180 des veränderbaren PROill-Speichers 100 zur Steuerung desselben. Bei jedem der PROdfiS 760, 770, 860 und 870 handelt es sich um ein Bauelement vom Typ 3602 mit einer Kapazität von 512x4 Bits.

Der in den Fig. 1 und 4 gezeigte veränderliche PROM-Speicher ist an die Steuerleitungsgruppe 200 aus dem Adressendekoder 190 angeschlossen, welche ein NPATCH-Signal auf Leitung 1030 und ein BPHERE-Signal auf Leitung 1200 sowie die Signale ADO-P - AD4-P auf Leitung 970 führt. Der veränderliche PROM-Speicher 100 empfängt ferner die Signale A00-A10 auf Unteradressensammelleitung 80, Zusätzlich u/erden ferner die Signale der Steuerleitung 210 aus dem Adressendekoder 190 als Signal NPATCH SELA auf Leitung 1120 und Signal NPATCH SELB auf Leitung 1110 empfangen. Ein Demultiplexer 1310 in dem Speicherkörper PROIKl 170 des veränderbaren PROM-Speichers 100 empfängt das Signal NPATCH auf Leitung 1030 an seinem Eingang 1C und ist an seinem Eingang ?C an einen offenen Kreis angeschlossen. Die Adressenleitungen A9 und A10 als Untergruppe der Unteradressensammelleitung 80 sind ferner an die Demultiplexer 1310 an dessen Eingängen A bziu. B in dem PROM-Speicherkörper 170 angeschlossen. Zusätzlich u/ird das Signal NBPHERE auf Leitung 1200 am 1G-EingangsanschluG des Demultiplexers 1310 entgegengenommen, und der Eingangsanschluß 2G desselben ist offengelassen. Die Ausgangsanschlüsse des Demultiplexers 1310 enthalten die Anschlüsse 1y0, IyI, 1y2 und 1y3, die jeweils die Signale NPSELO, BPSEL1, BPSEL2 und NBPSEL3 als Teil der Leitungsgruppe 1320 erzeugen.

Der PROfti-Speicherkörpermodul 100 besteht aus PRGIYI-Schaltungen 1330 A-H, ujobei es sich bei einer bevorzugten Ausführungsform um ein

809840/0691

Bauelement uom Typ 3602 mit der Kapazität 512x4 Bit handelt. Jeder der Nur-Lesespeicher 1330A-H besitzt Adresseneingangsanschlüsse A0-A8, einen Freigabeeingangsanschluü (chip enable) und vier parallele Ausgangsanschlüsse 01-04. Die Unteradressensammelleitung 8G führt die Adressensignale A00-A08, die parallel jeweils an die Adresseneingänge der PRQIYlS mit jeweils den Eingangsanschlüssen A0-A8 eingespeist werden. Die Ausgangsleitungsgruppe 1320 des Demultiplexers 1310 wird dazu verwertet, die PROIYI-Schaltungen 1330 A-H selektiv freizugeben. Insbesondere uiird ein Signal NBPSELO auf Leitungsgruppe 1320 dazu verwendet, auf Leitung 1340A die PROiYIS 1330A und 1330E freizugeben. Das Signal NBPSEL1 auf Leitungsgruppe 1320 wird dazu verwendet, auf Leitung 1340B die PROIYlS 1330B und F freizugeben. Signal NPPSEL2 auf Leitungsgruppe 1320 wird dazu verwendet, über Leitung 1340C die PROIl(IS 1330C und G freizugeben. Signal NBPSEL3 auf Leitungsgruppe 1320 wird dazu verwendet, über Leitung 1340D die PROIYIS 1330D und H freizugeben. Es ist zu beachten, daß nur einer der PROIYIS 1330A, B, C und D jeweils zu einem gegebenen Zeitpunkt freigegeben wird und daß gleichfalls nur einer der PROIYlS 1330E, F, G und H zu irgendeinem gegebenen Zeitpunkt freigegeben wird für Bef ehlsdatensignalei DO-Dc und D3 sowie D4-D7 auf Leitungsgruppe 1350A bzw. 1350B der Unterbefehlssammelleitung 150.

Die Signale ADO-P - AD4-P der Leitungsgruppe 970 der Steuergruppe 200 werden von dem Aushilfe-PRO!Yl-IYIodul 180 des veränderlichen PROiYI-Speichers 100 zum Adressieren desselben entgegengenommen. Zusätzlich werden die Signale NPATCH SELA und NPATCH SELB auf Leitung 1120 bzw. 100 der Steuerleitungsgruppe 210 als Steuersignale von dem Aushilfe-PROIYI-IYIodul 180 empfangen. Insbesondere werden die Signaih AÜÜ-P-AD4-P dar Leitungsgruppe 970 von den Eingangsanschlijssen A4-Aü jeder der PRÜIYI-Schaltungen 1360A-D empfangen. Die Aotpsseoleituncjen AÜ0-A03 der Unteradressensammelleitung 80 werden parallel von den Eingangsanschlüssen A0-A3 jeder der PROIYI-Schaltungen 1360A-D entgegengenommen. Das Signal NPATCH SELA in Leitung 11?O wird am Freigabeeingang der PROIYI-Schaltungen 1360A und C

809840/0691

empfangen. Das Signal NPATCH SELB in Leitung 1110 wird von den Eingangs-Freigabeanschlüssen der PROM-Schaltungen 1360B und D empfangen. Es ist zu beachten, daß während irgendeiner "Ein"-Zeit entweder der PROM-Schaltungssatz 1360A und C oder der PROM-Schaltungssatz 1360B und D zu irgendeinem gegebenen Zeitpunkt freigegeben werden können, nicht jedoch gleichzeitig. Auch bei den PROM-Schaltungen 1360A-D handelt es sich um Bauelemente vom Typ 3602 mit einer Kapazität von 512x4 Bit. Die Ausgangsanschlüsse der PROM-Schaltungen 1360A-D enthalten die parallelen Anschlüsse 01-04. Insbesondere werden die Befehlsdatensignale D0-D3 auf Leitungsgruppen 1350A von den PROM-Schaltungen 1360A und B ausgegeben, und die Befehlsdatensignale D4-D7 auf Leitungsgruppe 1350B werden von den PROM-Schaltungen 1360C und D ausgegeben, wobei die Unterleitungsgruppen 1350A und B die Unterbefehlssammelleitung 150 enthalten. Es ist zu beachten, daß der PROM—Speicherkörper 170 und der Aushilfe-PROM 180, die sich beide in den veränderbaren PROM-Speicher 100 befinden, miteinander verbundene parallele Ausgangsleitungen für die Befehlsdatensignale D0-D7 aufweisen, die auf der Unterbefehlssammelleitung 150 ausgegeben werden, welche zu dem Befehls-Dreifachzustand-Treiber 160 führt.

Der in den Fig. 1 und 9 gezeigte Vorspannungsregler 260 empfängt eine ungeregelte 17 Volt-Gleichspannung aus einer nicht gezeigten Stromversorgung über Leitung 1370. Die ungeregelte 17 Volt-Gleichspannung auf Leitung 1370 wird in aufgezweigter Form zu den Eingangsanschlüssen Vt und VC eines Spannungsreglers vom Typ 723C als Eingangssignale geführt. Der Eingangsanschluß VRef des Spannungsreglers 13B0 ist offengelassen. Ein Ableitungswiderstand mit 56? Ohm wird durch einen Widerstand 1390 an Leitung 1370 gebildet, welcher in Reihe mit einem zweiten Ableitungswiderstand 1400 mit 53 0hm und mit einem dritten Ableitungswiderstand 1410 mit B07 0hm liegt, der ein mit ZD03 bezeichnetes Signal gleichzeitig dem QINV-Eingangsanschluß und dem CL-Eingangsanschluß des Spannungsreglers 1380 zuführt. Zwischen den Widerständen 1390 und 1400 litsgt eine Begrenzungsdiode 1430, die an ihrem gegenüberliegenden Ende geerdet ist. Zwischen Widerstand 1400 und Widerstand 1410

809840/0691

liegt eine Begrenzungsdiode 1440, die an ihrem gegenüberliegenden Ende geerdet ist.

Eine RC-Schaltung zur Eliminierung von Störimpulsen, die aus einem geerdeten Widerstand 1450 mit 2,9 kOhm und einem parallel geschalteten, geerdeten Kondensator 1460 mit 0,0015 t/F besteht, liegt zwischen dem Widerstand 1410 und dem Eingangsanschluß QINV/CL des Spannungsreglers 1380. An dem geerdeten Anschluß des Kondensators 1460 liegt eine Leitung 1470, die zum Eingangsanschluß V-des Spannungsreglers 1380 führt. Am CS-Ausgang des Spannungsreglers 1380 liegt ein Signal ZD04 auf Leitung 1480, das über eine Diode 1490 auf Leitung 1500 zum Kollektor eines Transistors 1510 geführt wird. Die Leitung 1500 ist ferner über einen Kondensator 1520 zur Begrenzung von Störimpulsen an fflasse gelegt. Leitung 1500 ist zusätzlich mit dem Kollektor eines zweiten Transistors 1530 verbunden. Der Ausgangsanschluß OUT des Spannungsreglers 1380 gibt auf Leitung 1540 ein als ZD05 bezeichnetes Signal an einen Widerstand 1550 mit 100 Ohm ab, der wiederum mit der Basis des Transistors 1510 und einem Ableitwiderstand 1560 mit 1 kOhm verbunden ist. Der Transistor 1510 erzeugt an seinem Emitteranschluß in Leitung 1570 ein Ausgangssignal für die Basis des Transistors 1530 und für einen Ableitungswiderstand 1580 mit 75 0hm. Ein Anschluß CLAlKlP und ein Anschluß INV des Spannungsreglers 1380 sind gemeinsam mit einem Kondensator 1590 mit 0,047 .,F verbunden. Der Anschluß INV des Spannungsreglers 1380 ist ferner ebenso wie der Kondensator 1590 an einem Anschluß mit einem Ableitungswiderstand Ί600 mit 680 0hm verbunden. Der Ableitungswiderstand ist an seinem gegenüberliegenden Anschluß mit dem Ableitungswiderstand 1560, dem Ableitungswiderstand 1580 und dem Emitter des Transistors 1530 sowie mit der mit ZP5V bezeichneten Ausgangsleitung 270 für die geregelte 5 Volt-Gleichspannung verbunden. Die Ausgangsleitung 270 ist ferner über einen Kondensatormodul 1610 mit Kondensatoren 1620-1 bis 47 verbunden, worin Kondensator 1620-1 und ?und 47 einen Wert von 3,3 ".F besitzen und die übrigen Kondensatoren in der Kondensatorgruppe 1610 einen Wert von 0,01 i,F aufweisen. Die Kondensatorgruppe 1610 bewirkt durch Ladungsspeicherung eine

80984Q/069 1

Unterdrückung von Spannungsänderungen, wodurch die Stromversorgung in Leitung 270 geglättet wird, um eine bessere +5 Volt-Gleichspannungsregulierung für die angeschlossenen Modulen in dem ARIYlS-System 10 zu erhalten.

Es u/ird nun der in den Fig. 1, 10 und 118 gezeigte Fertig-Steuermodul /65A beschrieben. Die Leitungsgruppe 230, ωdehe die Signale NROmHERE, NBPHERE und NPATCH jeweils in Leitungen 1270, 1200 und 1020 enthält, werden in ein ODER-Gatter mit invertierten Eingängen eingespeist, wobei dieses ODER-Gatter mit 1630 bezeichnet ist. Das ODER-Gatter 1630 erzeugt auf Leitung 1640 ein Ausgangssignal für NICHT-UNO-Gatter 1650. Ein Signal NDBIN-TS in Leitung 1660 aus dem CPU-Klodul (nicht gezeigt) wird in einen Inverter 1670 eingespeist, um eine logische Inversion durchzuführen und ein Ausgangssignal auf Signalleitung DBIN 240 für den Adressendekoder 190 zu erzeugen. Das Signal NDBIN-TS auf Leitung 1660 dient dazu, daß der CPU-Modul dem System ARHIS 10 anzeigt, daß die Daten- oder Befehlssammelleitung 50 der Systemsammelleitung 20 sich in einem Einspeisezustand befindet, wodurch der Beginn der Daten oder Befehle auf der Datensammelleitung aus den Speicherkategorien des ARWS-Systems 10 freigegeben wird. Der Inverter 1670 erzeugt ferner in Leitung 16Θ0 ein Eingangssignal für NICHT-UND-Gatter 1650. Ferner ist zu beachten, daß das Signal NDBIN-TS in der bereits erwähnten Patentanmeldung weiter erläutert ist. Ein Signal PN in Leitung 1690, das normale Stromversorgung anzeigt, wird ferner nach Empfang aus dem Bauelement IOPIYl in NICHT-UND-Gatter 1650 eingespeist. Auch dieses Signal PN ist in der genannten Patentanmeldung weiter erläutert. Ein Signal PROGENARPffl wird auf Leitung 1700 aus dem Teil 265D des Fertig-Steuerungsmoduls empfangen, um in NICHT-UND-Gatter 250 eingespeist zu werden. Ein Signal WWEWREAD-TS auf Leitung 1710 für Inverter 1720 wird aus dem CPU-Modul empfangen und ist ebenfalls in der genannten Patentanmeldung weiter erläutert. Dieses Signal DEITIR wird dann jeweils über Leitungen 1730 und 1740 dem NICHT-UND-Gatter 1650 bzw. Inverter 1750 zugeführt. Der Inverter 1750 erzeugt dann das Ausgangssignal

809840/0691

Das Signal MEMUJ auf Leitung 2060 wird von Inverter 2127 empfangen, um eine logische Negierung desselben über Leitung 212 8 als Signal NMEIKIlIJ an di· Sprung-AnschluGgruppe X9 2129 abzugeben. Die Sprung-Anschlußgruppe X9 2129 wird dazu verwendet, auf einen Schreibvorgang anzusprechen, falls dies geu/ünscht wird, u)ie im einzelnen später erläutert wird. Sobald der Sprung erfolgt ist, können die Signale der Gruppe X9 2129 auf Leitung 2131 als Signal NmEITlUJ-I zum ODER-Gatter 2132 gelangen. Die Leitung 2131 ist durch ein Widerstandsnetzwerk 2133 auf Vorspannung gelegt, das identisch mit dem beschriebenen Netzwerk 1890 ist. ODER-Gatter /132 meist invertierende Eingänge auf und erzeugt ein Ausgangssignal MEMUJ+UJ in Leitung 2134, wenn unterschiedliche Signale auf Leitung 1760 und 2131 empfangen werden. Die Leitung 2134 am ODER--Gatter 2132 führt ein Ausgangssignal an das eru/ähnte NICHT-UND-Latter 1770. Es ist zu beachten, daß das Signal MMEMREAD-TS anzeigt, daß dia Datensammelleitung 50 der Systemsammelleitung 20 für Speicher-Lesedaten verwendet wird, wie von den Zustandsbits angezeigt wird. Ein Signal NREADYEN-TS auf Leitung 1780 wird aus dem CPU-Modul vom Inverter 1790 empfangen. Das Signal NREADYEN-TS wird dazu verwendet anzuzeigen, daß der CPU—Modul Kenntnis darüber besitzt, daß er über einen gültigen Speicher oder gültige Eingangsdaten verfügt, die in seiner Datensammelleitung 50 in der Systemsammelleitung 20 verfügbar sind. Dieses erwähnte Signal wird dazu verwendet, den CPU-Modul mit langsameren Speicher- oder i/O-V/orrichtungen zu synchronisieren.

wenn der CPU-Modul nach Aussenden einer Adresse nicht ein Eingangssignal "Fertig" erhält, so tritt er in einen Zustand "Warten" während einer se langen Zeit ein, wie die Leitung "Fertig" auf niedrigem Pegel liegt. Deis Signal aus dem Inverter 1790 gelangt dls Tigr.al HEADYEN auf Leitung 1800 zum NICHT-UND-Gatter 1770. Ein Signal PAGENABLE auf Leitung 1Ü10, das in Inverter 1820 eingespeist wird, wird von dem CPU-Modul empfangen. Das Signal PAGENABLE ist in der erwähnten Patentanmeldung weiter beschrieben. Ein Signal IKiEuEN-LP auf Leitung 1Ü30 wird über einen Inverter 1840 aus dem CPU-ü'üdul empfangen. Das Signal MEMEN-CP ist in der erwähnten

8Ü98A0/0691

Patentanmeldung weiter erläutert. Inverter 1840 erzeugt auf Leitung 1850 ein Ausgangssignal, ujo es mit der Ausgangsleitung 1860 des Inverters 1820 verbunden ist und gemeinsam mit diesem auf Leitung 1870 zum NICHT-UND-Gatter 1880 gelangt. Es ist zu beachten, daG ein Widerstandsnetzwerk 1890 die Leitung 1850 auf Vorspannung legt, wobei das lliiderstandsnetzujerk in derselben Weise ausgebildet ist uiie das beschriebene Netzwerk 1250. Das Signal IYIEI(YiU/ in Leitung 1640 wird ferner in NICHT-UND-Gatter 1770 und 1880 eingespeist. Das Signal PN auf Leitung 1690 luird ferner in NICHT-UND-Gatter 1770 eingespeist. Das Signal PROGENARPIYl auf Leitung 1700 tuird ferner in NICHT-UND-Gatter 1770 und NICHT-UND-Gatter 188U eingespeist. Zusätzlich wird das Signal PAGENABLE auf Leitung 1810 dem Eingang der NICHT-UND-Gatter 1770 und 1650 zugeführt. Beim Empfang übereinstimmender Eingangssignale erzeugt das NICHT-UND-Gatter 1650 auf Leitung 250 ein Ausgangssignal NDBEN für den Befehls-Dreifachzustand-Treiber 160. Beim Empfang übereinstimmender Eingangssignale erzeugt NICHT-UND-Gatter 1770 ein Ausgangssignal NRDYEN auf Leitung 1900 für den Dreifachzustand—Treiber 1910 mit invertierenden Eingängen und Ausgängen, wobei dieser Eingang 1920 geerdet ist und das mit NREADY-TS bezeichnete Ausgangssignal auf Leitung 1930 zu dem CPU-IKlodul zurückgesendet wird, wie in der erwähnten Patentanmeldung beschrieben ist. Beim Empfang von übereinstimmenden Signalen erzeugt NICHT-UND-Gatter 1880 ein Ausgangssignal NiKlENKILL auf Leitung 1940, die dreifach aufgezeigt ist zu Leitungen 1950, 1960 und 1970 und zu den Treibern 1980, 1990 und 2000 führt. Der Treiber 1980 erzeugt ein Ausgangssignal ROIKlEN-BP auf Leitung 2010. Der Treiber 1990 erzeugt ein Ausgangssignal RAIYlEN-BP auf Leitung 2020 für den CPU-IKlodul, wie ebenfalls in der erwähnten Patentanmeldung erläutert ist. Der Treiber 2000 erzeugt ein Signal IYlENEN-BP auf Leitung 2030 für den CPU-IYiodul, wie ebenfalls in der erwähnten Patentanmeldung beschrieben ist.

Ein Signal NIYlEN oder IYlEIYlUiRITE-TS auf Leitung 2040, das aus dem CPU-IKiodul empfangen wird, wie in der erwähnten Patentanmeldung weiter erläutert ist, wird in einen Inverter 2050 eingespeist. Der Inverter 2050 erzeugt seine Ausgangssignale in aufgezweigten Leitungen 2060

809840/0691

und 2070, die zu dem CPU-Modul bzw« zu einem NICHT-UND-Gatter 2080 führen. Die Leitung 2060, deren Signal mit HfIE(TItU bezeichnet ist, ist in der erwähnten Patentanmeldung weiter erläutert» NICHT-UND-Gatter 2080 erzeugt beim Empfang übereinstimmender Eingangssignale ein Ausgangssignal NADDMU/R in Leitung 2090 für Inverter 2100. Die Leitung 2090 zweigt auf zu Leitungen 2110 und zum NICHT-UND-Gatter 2120. Der Inverter 2100 erzeugt Ausgangssignale auf Leitung 2130 als Signal ADDMUJR, welches dem NICHT-UND-Gatter 2125 züge= führt wird.

Die von dem Befehls-Dreifachzustand-Treiber 160 u/egführende Hauptbefehlssammelleitung 50 mit den Befehls- oder Datensignalen DO-TS bis D6-TS wird an den Punkten X2-X8 von einer Sprung-Anschlußgruppe 2121 empfangen. Die Sprung-Anschlußgruppe 2121 wird für die Datenbyte-Auswahl u/ährend eines "diagnostischen" Isolierungstests verwendet, wie im einzelnen später erläutert u/ird. Sobald der Sprung erfolgt ist endet die Gruppe 2121 gemeinsam an ihrem Ausgang und erzeugt auf Leitung 2122 ein Signal DX-TS₉ das von einem geerdeten Dreifachzustand-Treiber 2123 empfangen wird. Der geerdete Dreifachzustand-Treiber erzeugt auf Leitung 2124 ein Ausgangssignal DIO für ein NICHT-UND-Gatter 2125. NICHT-UND-Gatter 2125 erzeugt ein Ausgangssignal NPROGDIS/S auf Leitung 2126 beim Empfang übereinstimmender Eingangssignale auf Leitungen 2124 und 2130. NICHT-UND-Gatter 2120 erzeugt ferner ein Ausgangssignal NPR0GDIS/S1 auf Leitung 2150 für ODER-Gatter 2140 mit invertierten Eingängen. Ein Signal NRESET auf Leitung 2160 wird aus dem CPU-IKIodul empfangen, wie in der erwähnten Patentanmeldung beschrieben, um ein Ausgangssignal für Inverter 2170 zu erzeugen. Die Leitung 2160 ist mit einem geerdeten Kondensator 2180 zur Eliminierung von Störspitzen versehen. Der Inverter 2170 erzeugt Ausgangssignale auf aufgezweigten Leitungen 2180 und 2190 für NICHT-UND-Gatter 2200 und ein NICHT-UND-Gatter 2210 mit invertierten Eingängen. Die Signale in den Leitungen 2180 und 2190 sind, wie erwähnt, mit NRESET-1 bezeichnet.

809840/0691

Ein entsprechend Netzwerk 1890 ausgebildetes Netzwerk 2220 erzeugt ein zweifaches Eingangssignal für NICHT-UND-Gatter 2210, wobei diese Eingangsgrößen auf Leitung 2230 empfangen u/erden. NICHT-UND-Gatter 2210 erzeugt beim Empfang übereinstimmender Eingangssignale ein Ausgangssignal auf Leitung 2240 als Signal NPR0GDIS/S3 für ODER-Gatter 2140. Ein Signal PROGENARPM auf Leitung 1700 uiird von einem Teil der Fertig-Steuerung 265B empfangen, der später beschrieben wird, und wird in NICHT-UND-Gatter 2200 eingespeist. Beim Empfang übereinstimmender Eingangssignale erzeugt NICHT-UND-Gatter 2200 ein Ausgangssignal NLATCH auf Leitung 2250 für Inverter 226O_n Inverter 2260 erzeugt ein Ausgangssignal LATCH auf Leitung 2270 für NICHT-UND-Gatter 2120. Beim Empfang unterschiedlicher Eingangssignale erzeugt ODER-Gacter 2140 auf Leitung 2280 ein Ausgangssignal PROGDISARPIKl/S für ein D-Flip-Flop 2290 an dessen C-Eingang. Ein Widerstandsnetzwerk 2300, das genauso aufgebaut ist wie Widerstandsnetzwerk 2220, erzeugt ein Vorspannungs-Steuersignal auf Leitung 2310, das mit PU1 bezeichnet ist, jeweils für den Löscheingang (CLR) der D-Flip-Flops 2290, 2320, 2330 und 2340. Die Vorspannungsleitung 2310 zweigt ferner zur Leitung 2350 ab und speist den Eingang des NICHT-UND-Gatters 2360. Dieses Gatter empfängt ferner ein Signal auf Leitung 2370, das mit NPH1 bezeichnet ist und die Negierung des Phase 1-Synchronisations-Taktsignals ist, das aus dem CPU-Modul empfangen wird, wie in der erwähnten Patentanmeldung beschrieben ist. NICHT-UND-Gatter 2360 erzeugt ein Ausgangssignal auf Leitung 2380, das als PH1 bezeichnet ist, für die Takteingänge (CK) der D-Flip-Flops 2290, 2220, 2330 und 2340.

Die Leitung 2380 wird ferner über ein Widerstandsnetzwerk 2390 auf Vorspannung gelegt, das ein Paar miteinander verbundener Widerstände aufweist, von denen der erste ein geerdeter Widerstand mit 1,07 kOhm und der zweite ein Widerstand mit 213 0hm ist, der an seinem gegenüberliegenden Anschluß mit einer geregelten r5 Volt-Gleichspannung auf Leitung 27o aus dem Spannungsregler 260 verbunden ist. D-Flip-Flop 2320 empfängt seine Eingangsdaten auf Leitung 2400 am Anschluß D, der in diesem Fall geerdet ist. Ein

809840/0691

Datenausgangssignal /DR:SPARE/auf Leitung 2410 wird von dem Flip-Flop 2320 am Anschluß QD erzeugt und gelangt zu dem zentralen Verarbeitungsmodul, wie in der ermähnten Patsntanmeldung weiter erläutert ist. Ein Signal NSYNC-TS auf Leitung 2420 aus dsm CPU-fflodul gelangt zu einem Inverter 2730, ωό as auf Leitung 2440 als Signal SYNC ausgegeben wird. Das Signal SYNC auf Leitung 2440 gelangt zu dem Dateneingangsanschluß A des D-Flip-Flops 2340. Ferner gelangt es über eine Aufzweigung zu dem SR-Anschluß (Rechtsverschiebung) des D-Flip-Flops 2340. Das Datenausgangssignal des D-Flip-Flops 2340, das am Ausgang QA erzeugt wird₉ uiird auf Leitung 2450 ausgespeist, wo dieses Signal mit /DLISYNCD/ bezeichnet ist, und gelangt dann zu einem NICHT-UND-Gatter 2460. Beim Empfang übereinstimmender Eingangssignale erzeugt das NICHT-UND-Gatter 2460 ein Ausgangssignal auf Leitung 2470, das mit NADDHERE bezeichnet ist und zu dem Dateneingangsanschluß B des D-Flip-Flops 2330 gelangt. Der Datenausgangsanschluß QB des D-Flip-Flops erzeugt ein Ausgangssignal auf Leitung 24Θ0, das mit NADDHEREDLT bezeichnet ist und zu einem Inverter 2490 gelangt. Das logisch invertierte Signal aus dem Baustein 2490 u/ird auf Leitung 2500 erzeugt, wo es als NADDHEREDLT bezeichnet ist und zum Eingang des erwähnten NICHT-UND-Gatters 2080 gelangt. Die Adressensignale A0Q-A15 auf der Unteradressensammelleitung Θ0 werden von der Fertig-Stemung 265B zur Steuerung derselben empfangen. Insbesondere werden die Adressensignale A00-A07, die als Leitungsgruppe 2510 bezeichnet sind, in NICHT-UND-Gatter 2520 eingespeist. Die Adressenleitungen A08-A15 werden auf Leitungsgruppe 2530 in das NICHT-UND-Gatter 2540 eingespeist. Es ist zu beachten, daß das NICHT-UND-Gatter 2540 einen invertierenden Eingang aufweist, der einer Adressenleitung A11 der Gruppe 2530 entspricht. Beim Empfang übereinstimmender Eingangssignale erzeugen die NICHT-UND-Gatter 2520 und 2540 Ausgangssignale auf den Leitungen 2550 und 2560 in Form von Signalen NLOUJADDRH und NUPAADRH für NICHT-UND-Gatter 2570. Es ist zu beachten, daß NICHT-UND-Gatter 2570 zwei logisch invertierte Eingänge aufweist. Beim Empfang übereinstimmender Eingangssignale erzeugt NICHT-UND-Gatter 2570 auf Leitung 2580 ein Signal NIDISADDRH

09840/0691

für einen Inverter 2590. Der Inv/erter 2590 erzeugt eine Logikanzeige dieses Signals in Leitung 2600, u/obsi dieses Signal mit DISADDRH bezeichnet ist und dem NICHT-UND-Gatter 2460 zugeführt uiird.

Die Durchführung der beschriebenen Speicherhierarchie bzw. -rangfolge hängt ab von der Dekodierung von Adressen, die jeweils in den Erstes-Niveau-Adreeeenerkennung-PROM 750 und Zu/ei tes-Niveau-Adressenerkennung-PROlKi 920 des Adressendekoders 190 eingespeist werden und zwar als u/irksame Steuersignale über logische Gattersteuerung. Uienn die Adressen A7-A15 durch PRQIlfl-760-Ausgangssignale souiohl auf Leitung 1130 als Signal NBPROIKl und Leitung 1140 als Signal NROHiI dekodiert werden, so beinhaltet dies eine Adressenüberlappung bzw. widersprüchliche Erkennung durch den PROIKl-Speicherkörper 170 und den Bedarfs-ROIKl 105A-B. Um also eine vorbestimmte Rangfolge zwischen dem PROffl-Körper 170 und dem Bedarfs-ROIil 105A-B zu erstellen, erzeugt das NICHT-UND-Gatter 1170 bei Freigabe durch ein Signal aus dem PROlfi-Speicherkörper 170 ein Freigabesignal auf Leitung 1195 für NICHT-UND-Gatter 1210. Dieses Gatter u/ird also gesperrt, so daß es das ihm zugeführte Signal aus dem Bedarfs-Rom 105A-B nicht durchläßt. Uienn also ein Konflikt zwischen den Signalen des PROIti-Körperspeichers 170 und dem Bedarfs-ROM 105A-B auftritt, so überwiegt PROM-Speicherkörper 170, indem der Bedarfs-RORl 105A-B gesperrt wird.

Uienn die Adressen A4-A15 zuerst von den Erstes—Niveau-Adressenerkennung-PROIKlS 750 und dann von dem PROBl 870 der Zweites-Niveau-Adressenerkennung-PROMS 920 dekodiert werden, so daß daran ein Ausgangssignal NPATCH auf Leitung 980 erzeugt wird, so wurde eine Aushilfe-PROM 180-Adresse erkannt. Uienn ferner eine Bedarfs-ROHfl-105A-B-Adresse erkannt wurde, so sperrt das Signal NPATCH auf Leitung 980 NICHT-UND-Gatter 1210 in derselben Illeise wie bei der oben beschriebenen Unterordnung durch den PROIKl-Speicherkörper 170. Bei gesperrtem Bedarf s-ROHI 105A-B ersetzt also praktisch der Aushilf e-PR OfIl 180 den Bedarf s-ROIYl 1 05A-B .

809840/0691

Wenn sQUiohl das Steuersignal aus dem PROftl-Körperspaieher 170 als auch das steuersignal aus dem Aushilfe-PROffl 180 vorhanden sind_p so ersetzt der Aushilfe-PROM 180 den PROM-Körperspeicher 170 in folgender Weise in der Rangfolge,, Das normale Abruf (strobe) = Freigabesteuersignal für den PROffi-Körperspsicher 170 wird auf Leitung 1200 am Anschluß 16 des Demultiplexers 1310 in dem PROM-Körperspeicher 180 empfangen« Ein WPATCH- oder Aushilfe-PROfll-Signal kann auf Leitung 1030 am Dateneingangsanschluß 1C desselben Demultiplexers 1310 empfangen uierden, u/odurch dieser dann gesperrt wird. Sobald diese Sperrung eingetreten ist hat der Aushilfe-PROM 180 den PROM-Körperspeicher 170 ersetzte

Der Bedarfs-ROIlfl 105A-B kann den auf der Karte des CPU-Moduls befindlichen Nur—Lesespeicher nur bei Abwesenheit sotuohl des PROM-Körperspeichers 170 als auch des Aushilfe-PROM 180 ersetzen» Der Ersatz des Nur-Lesespeichers auf der Kart® des CPU-Moduls durch den Bedarfs—ROBl 105A-B erfolgt durch Empfang eines Signals NRO(IfI auf Leitung 1140 durch den CPU-Modul» Bei Abwesenheit von Steuersignalen aus dem Aushilfe-PROHil 18O₉ dem PROM-Körperspeicher 170 oder Bedarfs-ROM 105A-B erhält der auf der Karte des CPU-ffioduls befindliche ROfH bziu. Nur-Lesespeicher die Priorität in der Rangfolge.

Es erfolgt nun eine Beschreibung der Arbeitsweise.

Was die Speicherrangfolge anbetrifft, so sprechen die verschiedenen Speicherkategorien einschließlich Bedarfs-R0ffl 105A-B₉ PROffl-Körperspeicher 170, Aushilfe-PROIKi 180 und außerhalb der Karte liegendem RODfI, die in einem Speichersystem mit Speicherung in dem ARIIfI-Sys.tem 10 und CPU-Modul vorhanden sein können, auf eine Speicheranfrage gemäß der folgenden Rangfolge an:

Dflodul Typ Vorrang

ARIYIS (10) Aushilfe-PROM (180) zuerst

ARIiIS (10) PROffl-Speicherkörper (170)

ARBiS (10) Bedarfs-ROffl (105A-B)

( ) ROfYl auf Karte (nicht gezeigt) zuletzt.

809840/0691

Für eine gegebene Speicheranlage übernimmt jeweils diejenige SpeicherkategoriB des ARiil-Systems 10 oder CPU—Moduls, welche die höchste ader erste in der Prioritätsreihenfolga ist und die gegebene Adresse aufdar Hauptadressensammelleitung 30 erkennt, den Vorrang beim Ansprechen gegenüber irgendeiner anderen überlappenden Speicherkategorie, die ebenfalls die gegebene Adresse auf der Hauptadressensammelleitung 30 erkennt. Diese Reihenfolge ist jedoch abhängig davon, daß das ARIYl-System 10 sich in einem zum Ansprechen freigegebenen Zustand befindet, also nicht durch die Freigabelogik (PAGENABLE) auf Leitung 1810 gesperrt ist. lüenn eine Sperrfunktion auftritt., so wird das gesamte ARIKl-System 10 effektiv daran gehindert, auf Speicheranfragen aus der Systemsammelleitung 20 anzusprechen und kann daher in der Rangfolge dem freigegebenen Nur-Lesespeicher auf der Karte des CPU-IKloduls unterliegen.

Bei der beschriebenen Ausführungsfortn des Bedarfs-ROffl 105A-B sind bis zu 64KB in maskenprogrammierbaren IKIOS-Nur-Lesespeichern vorgesehen. Der Bedarfs-R0fll 105B kann geeignete Erweiterungen um 2KB entsprechend der 2Kx 8 Bit-Organisation der Vorrichtung zulassen, wobei normalerweise 2KB pro gegebene ROITl-Sc hai tu ng vorhanden sind. Der BedarfS-ROIKl 150A-B ist derart ausgelegt, daß die Bitmuster für die Adressierung A00-A10 und Schaltungsu/ahl A11-A13 der ROIKl-Schaltungen 390A-H, 400A-H, 410A-H und 420A-H äquivalent zu den Bitmustern für Adressierung und Schaltungswahl des CPU-IKloduls oder des auf der Karte befindlichen Nur-Lesespeichers für jeweilige Adressenbereiche sind. IYIxt anderen Worten, Nur-Lesespeicher desselben Adressenbereiches können vollständig zwischen den Nur-Lesespeichern auf der Karte des CPU-Moduls übertragen werden. Oede tatsächliche ROM-Stelle kann einem einzigen 2KB-Adressenbereich einer 2K-Grenzflache zugeordnet sein.

Die Adressenerkennungsbereiche des Bedarfs-ROIKl 105A-B sind einstellbar auf irgendeinen 2KB-Bereich, der auf irgendeinen 2K-Grenzbereich fällt. Er braucht, nicht nach Bedarf zugeordnet zu sein. Eine Systemadressierung u/eit über 64KB hinaus kann mittels einer

809840/0691

"Umblättertechnik¹¹ (paging technique) erreicht werden. Die Bauelemente für die "Speicherblattwahl" (page selection) ₉ die in der Zeichnung nicht dargestellt sind und entweder hardware- oder software gesteuert sein können, können als außerhalb des ARfYl-Systems 10 liegend angenommen werden. Das ARIYI-System 10 kann imstande sein, ein Signal von den (nicht gezeigten) Bauelementen für das "Umblättern" über Leitung 1810 zu empfangen, welches mit PAGENABLE bezeichnet ist und welches alle Speicherkategorien des ARffl-Systems 10 hinsichtlich des Ansprechens auf irgendeine Speicheranfrage freigibt bzw. sperrt. Das Signal PAGENABLE auf Leitung 1810 kann ein von einem offenen Kollektor abgeleitetes Signal sein, wobei im Bedarfsfalle eine Verbindung mit einem (nicht gezeigten) Arbeitswiderstand vorgesehen ist. Die Funktion PAGENABLE kann alle ARHil-System 10-Speicherkategorien sperren, einschließlich des Bedarfs-ROIYl 105A-B, Aushilf a—PROPfI 180 und PROIKl-Speicherkörper 170, so daß diese auf eine Speicheranfrage auf der Systemsammelleitung 20 nicht ansprechen.

In dem in den Fig. 1 und 4 gezeigten Aushilfe-PROffl 180 sind jeweils die PROHOS 760-770 und 870-880 derart programmiert, daß sie eine Adressenerkennungslogik ergeben, welche 16 Byte-Segmente des aushilfsweise heranzuziehenden Speichers bezächnet, und weitere PROIKlS 1360A-B sind als Datenspeichervorrichtungen vorgesehen, die die revidierten Bitmuster für die Aushilfe-Speichersegmente enthalten. Eine der Adressenerkennung-PROIKl-Gruppen 760-770 wird ferner in der Logik dazu verwendet, die effektiven Adressenbereiche des Bedarfs-ROIKl 105A-B und des PROIKl-Körperspeichers 170 zu bezeichnen.

Zwei Niveaus der PROM-Adressenerkennung 750 und 920 werden verwendet, wie in Fig. 13 angedeutet ist. Der Erstes-Niveau-Adressenerkennung-PROIKl 750 empfängt die obersten Zeilenbits (A7-A15 der 16 Bit-Adresse in Unteradressensammelleitung 80). Dadurch wird die einzelne Stelle der insgesamt 512 PROIKl-Stellen ausgewählt. Der gesamte 64K-Speicherraum ist also in 512 Bereiche aufgeteilt, die jeweils aus 128 Bytes (512 χ 128 = 65.536) bestehen. Die zwei Aus-

809840/0691

gangssignale KRU auf Leitung 220 und NBPHERE auf Leitung 205 aus der Erstes-Niveau-PROIKl-Gruppe 750 bezeichnen denjenigen 128 Byte-Bereich des Speicherraumes, der in dem ARIYl-System 10 u/irksam sein soll für die Verwendung des Bedarf s-ROIKI 105A-B und des PROM-Speicherkörpers 170. Es ist zu beachten, daß die beschriebene Speicherrangfolge zutrifft, u/enn sowohl der Bedarfs-ROIKl 105A-B als auch der PROIYI-Speicherkörper 170 für denselben 128 Byte-Bereich bezeichnet werden. Es bestehen später erläuterte Einschränkungen hinsichtlich der Zuordnung von PROflfl-Speicherkörper 170-Bits in den Erstes-Niveau-Adressenerkennung-PROWIS 750.

Die übrigen sechs Ausgangsbits (ASEL0-ASEL5) in Leitungsgruppe 860 aus dem Erstes-Niveau-Adressanerkennung-PRQM-Paar 750 werden won dem Zweites-Niveau-Adressenerkennung-PROM-Paar 920 verwendet. Für jede der 512 Stellen des ersten PROM-Paares 750 werden diese sechs Bits (die 64 einzelne Kombinationen bilden) kodiert, um auf eine der 64 Gruppen von 8 Bytes in dem Zweites-Niveau-PROIfl-Paar 920 zu zeigen (8 χ 64 = 512). Für jeden 128-Byte-Speicherbereich, bei dem kein Aushilfesegment in dem Aushilfe-PROIKl 180 auftreten soll, werden die sechs Ausgangsbits der entsprechenden Stelle des Erstes-Niveau-PROM-Paares in Leitungsgruppe 860 derart kodiert, daß sie auf eine Gruppe von 8 Bytes in der Zweites-Niveau-PROM-Gruppe 920 zeigen. Diese gemeinsame Gruppe wird in der Logik dazu verwendet, ein Signal "keine Aushilfe" NPATCH des PROIKl 180 anzuzeigen.

Für jeden 128 Byte-Speicherbereich, bei dem wenigstens ein Aushilfesegment in dem Aushilfe-PROIKl 180 erscheinen soll, werden die sechs Ausgangsbits der Stelle der entsprechenden Erstes-Niveau-PRQIKl-Gruppe 750 in Leitung 860 derart kodiert, daß sie auf eine einzelne Gruppe aus 8 Bytes in dem Zweites-Niveau-PROIKl-Paar 920 zeigen. Da nur 63 verbleibende Gruppen vorhanden sind, können maximal 63 der ursprünglichen 512 128 Byte-Speicherbereiche angegeben werden, die Aushilfestellen in dem Aushilfe-PROIKl 180 enthalten. Sobald also insgesamt, irgendwelche 63 128 Byte-Speicher-

809840/0691

bereiche zur Aushilfe in Aushilfe-PROITl 180 bezeichnet sind, so kann keiner der übrigen 449 128 Byte-Speicherbereiche bezeichnet u/erden. Dadurch wird gewährleistet, daß bis zu 63 Aushilfesegmenten willkürlich in dem Speicherraum bezeichnet werden können, wobei ein Aushilfesegment und der Aushilfe—PRQiYl 180 auf einem 16 Byte-Grenzbereich liegen.

Durch zusätzliche Adressenbits (A06-A04) auf Unteradressensammelleitung 80, die in das Zweites-Niveau-PROM-Paar 920 eingespeist werden, wird auf eines der 8 Bytes innerhalb der gewählten Gruppe gezeigt. Dieses Byte entspricht dem 16 Byte-Segment eines angegebenen 128 Byte-Speicherbereiches (8 χ 16 = 128). Für jede Gruppe werden die 8 Bytes (8 Segmentanzeiger) innerhalb der Gruppe folgendermaßen kodiert: Bitposition 0 zeigt an, ob das entsprechende 16 Byte-Segment des Speichers zur Aushilfe in dem Aushilfe-Speicher 180 dienen soll (=0) oder nicht (=1). Wenn die Aushilfe erfolgen soll, so wählen 6 Bits (6-1) einzelne 16 Byte aus den Daten oder dem Aushilf θ—PROfHS 180 aus. Ansonsten haben die 6 Bits keinerlei Auswirkung. Bit 7 wird nicht verwendet. Die absolute maximalzahl \/on Aushilfestellen in dem Aushilfe-PROHl 180 beträgt daher 64, diese müssen jedoch in den 63 Speicherbereichen des Aushilfe-PROIKl 180 liegen, die von dem Erstes-Niveau-Ädressenerkennung-PROIKl-Paar 750 bezeichnet werden. Der Aushilf θ—PROIKl 180 ist derart ausgelegt, daß er die Entleerung der PROM-Vorrichtungen 1360A-D auf die erforderliche Minimalzahl ermöglicht, in Abhängigkeit von der Anzahl der Aushilfestellen, die dort ausgeführt werden.

Ein ausgewähltes Aushilfesegment im Aushilfe-PROM 180 besteht stets aus 16 Bytes, und alle 16 Bytes werden selbst dann kodiert, wenn nur ein Byte oder 1 Bit von den Aushilfestellen verändert werden soll. Unveränderte Bits in dem Aushilfesegment des Aushilfe-PROM 180 müssen in identischer Weise wie die entsprechenden Bits in den ursprünglichen Speichersegmenten kodiert werden.

809840/0691

Der PRQIKl-Speicherkörper 170 nach den Fig. 1 und 4 ist derart ausgelegt, daß er eine tatsächliche Auffüllungszunahme von Bytes von 2KB des elektrisch programmierbaren Nur-Lesespeichers ermöglicht. Da insgesamt 512 128 Byte-Bereiche des 64KB-Speicherraumes von dem Erstes-Niveau-Adressenerkennung-PROM-Satz 750 bezeichnet werden, können maximal 16 Bereiche für PROffl-Speicherkörper 170 als effektiv bezeichnet werden (16 χ 128 = 2KB). Diese bezeichneten 16 Bereiche können jedoch nicht willkürlich gewählt werden wie bei dem beschriebenen Aushilfe-Speicher 180, sondern sind zusätzlichen Betrachtungen unterworfen, wie später erläutert wird. Die Adressenbits A10-A07 in Unteradressensammelleitung werden nicht nur in die Erstes-Niveau-Adressenerkennung—PROM-Gruppe 750 eingespeist, sondern auch direkt in den PROM-Datenspeicherkörper 170. Daher sind nur die fünf hochrangigen Adressenbits (A15-A11) in Unteradressensammelleitung 80 eindeutig für die Erstes-Niveau-PRQM-Gruppe 750 relativ zu der PROM-Speicherkörper 170-Adressenerkennung in dem Adressendekoder 190. Die 32 Kombinationen, die durch diese 5 hochrangigen Adressenbits in Unter— adressensammelleitung 80 gebildet werden, teilen den Speicherraum in dem PROM-Speicherkörper 170 in 32 einzelne Gruppe mit jeweils 2KB auf.

Der PROM-Speicherkörper 180 kann durch eines der zwei folgenden Verfahren zugeordnet werden. Erstens derart, daß alle 16 128 Byte-Bereiche der effektiven PROIKl-Speicherkörper 170-Adressen vollständig innerhalb einer der einzelnen 32 Gruppen mit 2KB liegen. Zweitens stattdessen derart, daß die 128 Byte-Bereiche des PROM-Speicherkörpers 170 über mehr als eine einzelne Gruppe mit 2KB verstreut sind. Beide Fälle werden später erläutert; ersterer wird bei einer bevorzugten Ausführungsform verwendet.

Wenn alle 16 128 Byte-Bereiche des PROM-Körperspeichers 170 innerhalb einer einzelnen 2KB-Gruppe aus diesen 32 Gruppen bezeichnet werden soll, so müssen zuerst die NBPROM-Bits in Leitung 1130,

809840/0691

die in den 16 Stellen der Erstes-Nivaau-Adressenerkennung-PROM-Gruppe 750 liegen, entsprechend den 128 Byte-Bereichen innerhalb der bezeichneten 2KB-Adressengruppen, auf O (Freigabe) oder auf 1 (Sperren) gesetzt u/erden. Alle übrigen NBPROIKl-Bits in Leitung 1130 in der Erstes-Niveau-PRQM-Gruppe 750 müssen auf 1 gesetzt uierden (Sperren). Zweitens werden dann innerhalb der 16 Erstes-Niveau-Stellen die NBPROffl-Bits in Leitung 1130 durch das Programm in Gruppen von vier zugeordnet, wobei jede Gruppe 512 Bytes des PROiKl-Körperspeichers 170 zugeordnet sind und in einem 512 Byte-Grenzbereich innerhalb des effektiven 2KB-Bereiches liegen. Die tatsächliche Auffüllungszunahme der PROffl-Körperspeichar 170 kann also folgendermaßen ausgenutzt u/erden:

PROffl-Körperspeicher (170)-Kapazität PROffl-Vorrichtunq (1330A-H)-

Zählrate

0,5 K B . 2

1, 5KB 6

2, OKB θ

Drittens kann der entsprechend der obigen Beschreibung zugewiesene PRQßl-Speicher 170 gegenseitig ausschließenden Adressen mit einem anderen Speicher zugewiesen werden oder kann einen anderen Speicher überlagern, und zwar entsprechend der Speicherrangfolge gegenseitig einschließend, wie vorstehend beschrieben, jedoch aufgrund von Programmzwängen nicht beide. Die erstere Möglichkeit mit gegenseitiger Ausschließung ist zu empfehlen, wenn der PRQlfl-Speicherkörper 170 einen Erweiterungsspeicher zur Unterstützung des Aushilfe-PROlfl 180 bilden soll. Letztere Möglichkeit mit gegenseitiger Einschließung ist zu empfehlen, wenn der PROM-Speicherkörper 170 selbst als großer Aushilfespeicher arbeiten soll. Bei einer anderen Ausführungsform können den 16 128 Byte-Gruppen des PROIKl-Speicherkörpers 170 bis zu 16 verschiedene 2KB-Gruppen aus insgesamt 32 derartigen Gruppen zugewiesen werden. Dafür gelten die folgenden Einschränkungen:

8 U 9840/0691

Zuerst muß das NBPROIKl-Bit in Leitung 1130 in jeder der bis zu Stellen der Erstes-Niveau-Adressenerkennung-PROM-Gruppe 750 entsprechend den 128 Byte-Speicherbereichen, die für PROM-Speicherkörper 170 zu bezeichnen sind, auf 0 gesetzt u/erden (Freigabe). Alle übrigen NBPROffl-Bits in Leitung 1130 in der Erstes-Niveau-PROIYI müssen auf 1 gesetzt werden (Sperren); zweitens müssen die Adressenbits A10-AQ7 in Unteradressensammelleitung 80 eine eindeutige Kombination in jeder der verschiedenen 2KB-Gruppen bilden, die für PROIKl-Speicherkörper 170 bezeichnet sind. Sobald also ein Adressenbit A10-A07 einer ?KB-Adressengruppe zugeordnet ist, kann es niemals in einer anderen ?KB-Adressengruppe verwendet werden. Dies beruht auf der Überlappung von Adressenleitungen A10-A07 auf Unteradressensammelleitung 80 bei den Erstes-Niveau-Erkennung-PROIlIIS 750 und dem PROIKl-Speicherkörper 170. Drittens werden die programmierbaren Speicher des PROM-Speicherkörpers 170 abhängig von dessen Adressenzuweisungen aufgefüllt. Und viertens können dem wie oben beschrieben zugewiesenen PROIfI-Speicherkörper 170 gegenseitig ausschließende Adressen mit anderen Speicherkategorien zugewiesen werden, oder er kann andere Speicherkategorien des ARfD-Systems 10 überlagern, wie anhand der bevorzugten Ausführungsform vorstehend für den Fall von gegenseitig ausschließlicher Adressierung beschrieben. Es ist zu beachten, daß der Inhalt des PROIKi-Speicherkörpers 170 durch den Aushilfe-PROUl 180 in 16 Byte-Segmenten ersetzt werden kann, ebenso wie der Bedarfs-ROIKl 105A-B.

Die "diagnostische" Trennung bzw. Trennung zu Prüfzwecken dient der Aufgabe, die Einkreisung einer fehlerhaften Schaltungskarte des ARIYI-Systems 10 zu erleichtern. Bei dieser Fehlerermittlung handelt es sich um ein Summen-Überprüfungsprogramm, das einen geringen Teil Programmspeicherung in dem Nur-Lese-Speicher auf der Karte des CPU-Moduls erfordert, um das Summen-Prüfprogramm durchführen zu können, und ebenfalls zugeordnete liierte dafür. Dieses das ARIYI-System 10 einschließende Einkreisungsverfahren geschieht folgendermaßen: zuerst werden das ARIKl-System 10 und der ROW auf der Karte des CPU-lfloduls nach einem vollständigen Speicherbereichtest mittels der nachstehenden Schritte überprüft. Das

809840/0691

Programm beginnt an einer gegebenen Speicherstelle, die gemäß der Gesamtspeicher-Prüfungssumme überprüft wird. UJsnn sie den Test besteht, so liegen keine Fehler vor. Wenn sie den Test nicht besteht, so wird das ARM-bystem 10 freigegeben. Zweitens wird nun nur der auf der Karte des CPU-Moduls befindliche Lesespeicher überprüft, indem der nicht aushilfsweise vergrößerte, nicht ausgeweitete Teil des gegebenen Speicherbereiches mittels der nachstehenden Schritte überprüft wird. Die eru/ähnte gegebene Speicherstelle wird entsprechend der CPUHil-Überprüfungssumme getestet. Wenn sie die Prüfung besteht, so liegt der Fehler in dem ARlKl-System 10. Wenn sie die Prüfung nicht besteht, so liegt der Fehler in dem CPU-Modul. Bei diesem Testverfahren wird davon ausgegangen, daß das Überprüfungssumme-Programm in dem Nur-Lesespeicher des CPU-Moduls liegt, und zwar mit den folgenden zwei Charakteristika: erstens enthält es an der Speicherstelle den Bereich der überprüften Adressen; und zu/eitens enthält es ferner im Speicher einen Prüfwert zum l/ergleich mit einem berechneten Wert. Diese Speicherstellen sollten nur u/erte für die Überprüfungssumme enthalten, die dem Nur-Lesespeicher in dem CPU-Hllodul zugeordnet sind. UJenn Aushilfespeicher 180 oder PROM-Speicherkörper 170 vorhanden sind, so werden diese selben Stellen mit neuen liierten erweitert, welche den neuen Bereich und die neue Überprüfungssumme wiedergeben. Durch Sperrung des ARM-Systems 10 wird auch der Überprüfungssumme-Wert in dem erweiterten Bereich gesperrt, so daß die Überprüfungssumme auf eine Überprüfung des CPU-Moduls reduziert wird.

Das diagnostische Eingrenzungsverfahren erfordert, daß eine Programmsteuerung über die ARIKl-System 10-Sperrfunktion vorgesehen ist. Um dies zu erreichen, spricht das ARM-System 10 auf ein Speicher-Schreibvorgang-Steuersignal in Leitung 2040 und Befehlssignal auf Unteradressensammelleitung 80 mit der Adresse X' F7FF¹ an, wobei es sich um eine Stelle eines 1 Bit-Kennzeichen-Speichers mit willkürlichem Zugriff auf dem CPU-Modul handelt. Wenn erwünscht ist, daß dieser Bit- und Kennzeichen-Speicher mit willkürlichem Zugriff nicht verändert wird, so muß Bit D7 des Datenbytes auf der Haupt-

809840/0691

befehlssammelleitung 50, u/elches dem Schreibbefehl zugeordnet ist, in identischer UJeise wie sein vorheriger Zustand kodiert werden.

Eine Einrastschaltung bzw. ein D-Flip-Flop 2290 in dem ARIYI-System 10 wird in Leitung 1700 auf 0 gesetzt (Sperren) oder auf 1 gesetzt (Freigeben) entsprechend einem liiert, der für eine effektive Bitposition des dem Schreibuorgang zugeordneten Datenbytes auf dar Hauptbefehlsleitung 50 kodiert ist. Die effektive Bitposition kann an der ARIYI-System 10-Sprunggruppe 2121 gewählt werden. Die Möglichkeit der Auswahl des effektiven Bits ermöglicht es, da3 das Programm individuell jedes ARIYI-System 10 bei Vorhandensein eines l/ielfach-ARIYI-Systems freigibt bzw. sperrt. Die Einrastschaltung bzw. das D-Flip-Flop 2290 in jedem ARIYI-System 10 u/ird individuell auf 0 (Sperren) oder 1 (Freigabe) gesetzt, und zwar beim Zurücksetzen (Stromversorgung ein) auf Leitung 2160, in Abhängigkeit von einem auf der Karte stattfindenden Sprung in Gruppe 2121. Das Fehlen eines Sprunges in Gruppe 2121 bewirkt, daß die Einrastschaltung 2290 in den Sperrzustand (θ) gelangt. Das Vorhandensein des Sprungs 2121 verursacht, daß die Einrastschaltung in den Freigabezustand (1) gelangt. Dieses Konzept ermöglicht eine Flexibilität, durch die gewährleistet ist, daß ein Hauptspeicherteil in einem System nach dem Einschalten des Stromes vorhanden ist. Es ist zu beachten, daß das ARIYi-System 10 das Signal NRADY-TS nicht in Leitung 1930 ansprechend auf den Schreibbefehl für Adresse X'F7FF' auf Unteradressensammelleitung BO abgibt.

Es erfolgt nun eine Beschreibung des Programms.

Die Funktion des Software-Trägerprogramms 3005 für das ARIYi-System 10 besteht darin, die Speicherbildaufzeichnungen zu erzeugen, die nachstehend für die PROIYIS erläutert sind, welche das ARIYI-System 10 auffüllen. Diese Aufzeichnungen werden dazu verwendet, die Kodeerfordernisse zu erzeugen für: 1. den Erstes-Niveau-Dekoder-PROIYI 750; 2. die Zweites-Niveau-Dekoder-PROIYIS 920; 3. die Aushilf e-Daten-PROIYIS 180; und 4. die PROIYI-Speicherkörper 170, die einen Adressenbereich aufweisen, der gegenseitig ausschließt hin-

809840/069 1

sichtlich des ursprünglichen Programms ist. Die PROIKI-Speicherkörper 170, die das ursprüngliche Programm PROIKl-Speicherkörper 170, welche die Korrelation in dem ursprünglichen Programm herstellen, und alle Bedarfs-ROdflS 105A-B und aufder Karte befindlichen ROIKlS, erzeugt durch ein Verknüpfungsprogramm (nicht gezeigt). Das A RIKl-S ystem-Software-Trägerprogramm 3005 ist dazu bestimmt, eine minimalzahl der Dekodier- und Aushilfe-Daten-PROMS 750, und 180 (s. Fig. 13 und 14) für die Dekodierniveau-UJerte zu erzeugen. Die Zahl der PROIKl-Speicherkörper 170 ist abhängig von der später beschriebenen SpeicherstellenaufzBichnung 3030.

Die in Fig. 15 gezeigten Aushilfe-Listen bzw. -Aufzeichnungen 3002 ergeben eine Übersicht über alle Aufzeichnungen oder Listen, die uon dem ARIK)-System-Sof tware-Programmträger 3005 benutzt werden. Das ARIKl-System-Softujare-Trägerprogramm 3005 besitzt 5 Eingangslisten. Erstens die Speicherbildliste 3000, die das zu erweiternde Programm ist. Es uiird von dem Uerbindungsprogramm erzeugt. Irgendwelche PROIKl-Speicherkörper 170, die das ursprüngliche Programm überlagern, müssen in dieser Liste 3000 liegen. Zweitens die Planliste 3010, d.h. dieselbe Liste, die in dem Verbindungs-ROIKl verwendet wird, welcher eine Speicherbildliste 3000 erzeugt. Diese Planliste .3010 kann verändert werden, um Speicherbereiche zu erweitern oder Prüfsummenparameter zu verändern, llienn Prüfsummen verändert werden, so müssen die geeigneten Anwendungsprogrammänderungen ebenfalls gemacht werden. Für eine Beschreibung der Planliste 3010 wird auf Anhang A ind Fig. 22 verwiesen. Drittens eine Symboltabelle-Liste 3030, die von dem Verbindungsprogramm erzeugt wird. Diese Liste enthält die Adressen für alle Definierungsvorgänge, die der Speicherbildliste 3000 zugeordnet sind. Die Aus— hilfeliste 3G40 kann die Freigabebefehle durch Verwendung eines Bezugnahmebefehls in dem Quellenprogramm angeben. Viertens die Speicherstellenliste 3030, deren Format dasselbe ist wie bei der Planliste 3010. Diese Liste 3030 wird dazu verwendet, die Speicherbereiche im Bedarfs-ROdfl 105A-B und PROIYI-Speicherkörper 170 zu definieren. Die Spalten 1-2 und 4-6 können die beschriebenen Werte enthalten. Für Spalten 1-2 kann RIKI für Bedarfs-ROIKI 105A-B eingegeben

8U9840/0691

werden oder BP für PROHfl-Speicherkörper 170. In gleicher UJeise für Spalten 4-6 ABS für Bedarfs-ROM 105A-B, INC für einschließlich (Überlagerung) PROHfl-Speicherkörper 170 oder EXC für den exklusiven (erweiterten) PROIYl-Speicherkörper 170. Die übrigen Spalten enthalten die liierte, die für Planliste 3010 beschrieben wurden. Die Spalten 8-11 werden dazu verwendet, die Startadresse zu bezeichnen. Die Startadresse muß auf einem 2K-Grenzbereich liegen. Die Spalten 13-16 werden dazu verwendet, die Endadressen zu bezeichnen. Für den Bedarfs-ROffl 105A-B muß die Endadresse ein Vielfaches von 2K minus 1 sein, beispielsweise die Zahl 1FFF. Für PROIKl-Speicherkörper 170 muß die Endadresse ein Vielfaches von 512 minus 1 sein, beispielsweise 1FF. Der Adressenbereich für PROIfl-Speicherkörper 170 darf 2K Bytes nicht überschreiten.

Der Bedarfs-ROm 105A-B und der inklusive PRORl-Speicherkörper erfordern, daß die Spalten 17-34 frei sind. Diese Spalten bezeichnen normalerweise runde, Auffüll- und Überprüfungssummenparameter. Da jedoch der Bedarfs-ROM 105A-B und der inklusive PROM-Speicherkörper 170 von dem Verbindungsprogramm verarbeitet werden, werden diese liierte durch Zugang zu der Planliste 3010 abgedeckt. Die runden, Auffüll- und Überprüfungssummenparameter werden für einen exklusiven PROM-Speicherkörper 170 eingegeben. Die Beschreibungselemente für den Bedarfs-ROifl 105A-B in der Bildspeicherliste 3000 können vielfach sein. Jedes Beschreibungselement für den Badarfs-ROdfl 105A-B muß einen einzelnen bzw. eindeutigen Speicherbereich enthalten. Es kann nicht mehr als ein Beschreibungseletnent für den PROIlil-Speicherkörper 170 in der Speicherbildliste 3000 vorhanden sein. Spalte 23 (Auffüllen) für den exklusiven PROIKl-Speicherkörper 170 muß ein Auffüllsymbol bzw. U (nicht auffüllen) angeben. IKl (nicht einladen) ist nicht erlaubt, lüenn kein Bedarfs-ROM 105A-B und kein PROffl-Speicherkörper 170 vorhanden ist, so muß das Auffüllen auf 0 gesetzt werden.

Die Aushilfeliste 3040 wird von einem Querübersetzer oder -Assembler 3050 vom Typ Intel 8080 erzeugt. Die Eingangsgrößen für den Querübersetzer 3050 sind die Zusammenfassung der Aushilfeteile 3060

809840/069

im Quellenkode in der Gestalt einer einzelnen Liste. Rückwärts gerichtete Ursprünge und Neudefinierungen von Speicherstellen sind erlaubt. Das ARM-System-Software-Trägerprogramm 3005 trennt den Exklusiv-PROM-Speicherkörper 170-Kode und den Aushilfe-Daten-PROIKl 180-Kode, die durch die PROdfl-Speicherkörper 170-Adressenbasis definiert werden, welche in einer Speicherstellenliste 3030 definiert ist.

Das ARM-System-Software-Trägerprogramtn 3005 besitzt fünf Ausgangslisten, die wie folgt beschrieben werden: erstens eine Dekoderbildliste 3070, die in einem normalen Format der Speicherbildliste 3000 vorgesehen ist. Niveau-Eins-Dekoder 750 erscheint als Speicher aus 0-5111. Niveau-Zwei-Dekoder 920 erscheint als Speicher aus 512-1023. Diese Liste wird in (YiICS (Mikroprozessoren) 3080 eingespeist, zur Erzeugung von PROM-Bändern, Anfertigung von Zeichnungen und PROM-Zuweisungen. Zweitens die PROM-Speicherkörper 170-Speicherbildliste 3090, die im Standardformat der Speicherbildliste 3000 vorliegt. Die Adressen in dieser Liste sind die wirklichen Adressen, die in der Speicherstellenliste 3030 angegeben sind. Diese Liste wird in MICS 3100 eingespeist, um PROM-Bänder, Zeichnungen davon und PROM-Zuweisungen zu erzeugen. Drittens die PROM- oder Losgelöster-Speicher 180-Bildliste 3110, die im Standardformat der Speicherbildliste 3000 vorgesehen ist. Der Aushilfe-Daten-PROM 180 erhält die in Fig. 18 gezeigten Adressen. Diese Liste wird in MICS 3120 0 eingespeist, um PROM-Bänder, Zeichnungen davon und PROM-Zuweisungen herzustellen. Viertens eine Bildspeicherliste 3130, die dasselbe Format aufweist wie die Speicherbildliste (nicht gezeigt), die von dem Verbindungsprogramm erzeugt wird. Die Liste zeigt den Inhalt des Speichers mit allen Aushilfeteilen. Ferner sind die Überprüfungssummendaten zusammengefaßt. Fünftens eine Druckerliste 3140, die die fünf Listen in der nachstehenden Reihenfolge enthält: Erstes-Niveau-Dekoder 3150, Zweites-Niveau-Dekoderliste 3200, Aushilfe-Niveau-Dekodierliste 3240, Aushilfe-PROM-Plan und ARM-System-Zusammenfassungsbericht. Die Erstes-Niveau-Dekodierliste 3150 ist in Fig. 16 gezeigt. Diese Liste zeigt die

809840/0691

Adressenleitungen 3160, den NROIKI-Bitwert 3170, den NBPROWl-Bitwert 3180 und den Gruppenzahlu/ert 3190 des zweiten Niveaus. Die Dekodierliste 3150 für das erste Niveau liegt in der Reihenfolge der Adressenzeile 3160 vor. Die Adressenzeile 3160 nimmt erstens innerhalb einer Spalte und zweitens von Spalte zu Spalte und drittens von Seite zu Seite zu. Die IiJerte für die Adressenzeilen 3160, die alle auf Einsen zeigen (NRORl = 1, NBPROIKl = 1, Zweites-Niveau-Gruppenzahl = ³^ifi^ ^s*^nd nicht gezeigt. Die Reihenfolge der Zuweisung der Ztueites-Niveau-Anzeiger 3190 in Hexadezimalform ist 30-3E, 00-2F. ROW 3170 ist der liiert des NROffl-Bits (s. Fig. 13), PRORI-Speicherkörper 1080 ist ein U/ert des NBPROIKl-Bits und LUL2 GRP #3190 ist der liiert der Bits 5-0 des Erstes-Niveau-Dekodierungsbytes 3150.

Eine Zuieites-Niveau-Dekodierliste 3200 ist in Fig. 17 gezeigt. Die Liste 3200 zeigt die Adressenleitungen 210, die Zweites— Niveau-Gruppenzahl 3220 und den Aushilfe-PR0(Kl-16 Byte-Adressenanzeiger 3230. Diese Liste 3200 ist nach dem liiert der Zweites-Niveau-Gruppenzahl 3220 geordnet, und zwar erstens spaltenweise und zweitens zeilenweise. Die Aushilfe-PROIfl-Adresse 3230 repräsentiert Bit 6-1 eines Zweites-Niveau-Dekodierung 3200-Bytes. Bit 7 eines Zweites-Niveau-Dekodierung 3200-Bytes ist stets I. Die UJerte für die Zweites-Niveau-Dekodierung 3200 sind nicht aufgeführt, wenn NPATCH auf Leitung 980 (Bit θ) gleich 1 ist. Die Reihenfolge der Zuweisung der Aushilfe-PROUl-Adressenwerte 3230 (Bits 6-1) in Hexadezimalform ist 38-3F, 20-37, 00-1F. In der Zweites-Niveau-Gruppenzahl 3220 stellt X (x = 0-7) denjenigen aus den acht 16-Byte-Aushilfewerten dar, der aufgetreten ist. Die Anordnung der 16-Byte-AushilfegröQen ist in Fig. 20 gezeigt.

Die Aushilfebildliste 3140 behandelt die Aushilfedaten bei 0 beginnend und fortschreitend mit 512 Byte-Erhöhungen bis zu 1K. Bezüglich des Listenformats wird auf Fig. 18 verwiesen.

Es wird auf Fig. 21 Bezug genommen. Der Aushilf e-P ROIIiI-P la η 3250 ist eine siebenspaltige Liste, welche die folgenden Daten aufführt:

809840/0691

■810082

Aushilfespeicher 3260, Objektaushilfe 3270, Objektaushilfeadresse 3280, PROIYI-Adresse 3290, 16-Byte-lUiederholung 320O₉ Byte-Wiederholung 3310 und Überprüfungssumme. Zunächst ist zu beachten,, daß die Aushilfeauelle 3260 eine Zählrate der Aushilfewerts in dar Aushilfequellenliste 3060 ist. Der Zähler uiird für jedes Auftreten eines Assembler 3050-Signals nach dem ursprünglichen Zustand erhöht, wodurch der Uiert des Lagezählers verändert wird. Diese Zahl erscheint in der Zusammenstellungstabelle, wenn der Aushilfewert beim Beginn des Aushilfekodes auf 1 gesetzt wird. Die Aushilfeobjektzahl 3270 ist eine Zählrate der unterschiedlichen angetroffenen 16-Byte-Aushilfewerte. Eine Wiederholung einer vorhergehenden 16 Byte-Adresse zeigt die frühere Zählrate. Die Aushilfeadresse 3280 ist die hexadezimale Anfangsadr^sse (XXXO) des 16 Byte-Segmentes, das gerade hinzugezogen wird. Die PROM-Adresse 290 ist die hexadezimale Adresse (0-2K) in dem Aushilf e-Daten-PRQIfl 180, u/o der 16 Byte-Aushilfeujert liegt. Die Überprüfungssumms (CHK SUM) führt zum Ausdrucken eines Sternchens, wenn die P ROIKl-Ad ras se 3290 einen neuen Überprüfungssummenwert aufweist. Schließlich die 16 Byte— !Wiederholung 3300, uienn das 16 Byte-Segment in der Aushilfsliste 334Q wiederauftritt, so ist der höchste lüert der Aushilfegröße 3260 gezeigt. Als Beispiel soll angenommen werden, daß 35 Aushilfewerte in den Aushilfe-Daten-PR0MS 180 enthalten sind» Ein anschließender Durchlauf des Aushilfeprogramms führt zur Erhöhung auf 40 Aushilfegrößen. UUenn unter den ersten 32 Aushilfegrößen (32 IYlAX für 2 PROIYlS) keines einen 16 Byte-Wiederholung 3300-UJert größer als 32 aufweist, so haben sich die ersten zwei Aushilfe« Daten-PROIYIS 180 nicht verändert, und brauchen nicht wieder durchlaufen werden. Uenn nun Bin 16 Byte-UJiederholungswert 3300 von 38 vorliegt, so haben sich Daten in den ersten 2 Aushilf θ—PROHfIS 18Q geändert. UJenn kein Wiederauftreten des 16 Byte-Segmentes vorliegt, so bleibt dieser Eintritt offen.

Die Bytewiederholung 3310 zeigt an, daß wenigstens ein Byte in dem 16 Byte-Segment mehr als einmal zur Aushilfe herangezogen wurde. Dies wird durch einen Stern am Eingang angezeigt (*). Ansonsten enthält der Eintritt offene Werte. Dieses Feld 3310 unter-

Β098Λ0/0691

2810092

scheidet sich von der 16 Byte-Uiiederholung 3300 darin, daß beispielsweise ein Aushilfewert für Stelle 9 und später für Stelle 12 eine Aushilfezahl für die 16 Byte-tUiederholung 3300 und den offenen liiert für die Byte-Uiiederholung 3310 aufweist. Natürlich besitzt ein Sternchen (^) an der Byte-U/iederholung 3310 stets eine Aushilfezahl in der 16 Byte-UJiederholung 3300 (obwohl nicht notwendigerweise ein entsprechender Aushilf ewert P=). Die Bytewiederholung 3310 ist eine Erinnerung für den Benutzer, daß dieselbe Stelle mehr als einmal aushilfsweise herangezogen wurde. Der ARIKl-System-Zusammenfassungsbericht 3320 ist in Fig. 19 gezeigt. Ein Bericht 3320 zeigt die erforderliche Zahl der Dekoder-PROMS 750 und 920, des PROIKl-Speicherkörpers 170 und der Aushilf e-Daten-PR0fflS 180 sowie der Bedarfs-ROITI 105A-B für ARIKl-System Der Bericht 3320 zeigt ferner den verfügbaren Raum für anschließende Aushilfegrößen.

Zusätzlich ist ein Eingabe/Ausgabe-Arbeitsspeicher 3330 vorgesehen, der dazu verwendet werden kann, 3KB-Segmente der Eingangsspeicherliste 3000 zu enthalten.

Der PROM-Speicherkörper 170 muß an einem 2KB-Grenzbereich beginnen und tritt auf in 512 Byte-Segmenten bis zu einem Maximum von 2KB-Bedarfsbytes. Die liierte des Niveau-I-Speicherkörper-PROIKI-Dekoders 750 werden nur durch die Speicherstellenliste 3030 bestimmt. Die Kodeplazierung in dem PROM-Speicherkörper 170 wird durch den Kode entsprechend den Lagezählerwerten bestimmt. Die PROM-Speicherkörper 170-Adressenbasis muß entweder vollständig innerhalb der laufenden Adressenspeicherbasis liegen, die durch die Planliste 3010 definiert wird, oder muß vollständig außerhalb der laufenden Adressenbasis liegen. Der exklusive PROffl-Speicherkörper 170-Kode (außerhalb der Adressenbasis) muß über die Aushilfeliste 3040 eingegeben werden. Der inklusive PRORl-Speicherkörper 170-Kode (innerhalb der Adressenbasis) muß in der Speicherbildliste 3000 eingebaut werden.

Bei dem Aushilfe-PRO(H 180 können maximal 63 aus 512 128 Byte-Bereichen Aushilfewerte enthalten. Maximal 64 16 Byte-Segmente

809840/0691

können Aushilfewerte enthalten. Deglichas 16 Byte-Aushilfesegment, das teilmeise mit dem Aushilfekode aufgefüllt ist, wird durch den vorhandenen Kode eingefüllt. Wenn kein Kode vorhanden ist ("nicht aufgefüllt" in dem Uerknüpfungsprogramm angegeben), so werden "Einsen" eingefüllt. Die Adressen der Aushilfespeicherliste 3040, welche zur Spitze des 16 Byte-Segmentes aufgerundet sind, müssen durch einen Planliste 301O-Eintritt gedeckt werden. Die Reihenfolge des Aushilfekodes in der Aushilfeliste 3040 bestimmt die Anordnung der Daten in dem Daten-PROM 180, wie in Fig. 19 gazeigt. Nachdem 32 unterschiedliche Segmente der 16 Byte-Aushilfewarte verarbeitet uiurden, verändern anschlieOende Erweiterungen der Aushilfeliste 3040 nicht das für die ersten 3? Aushilfewerte erzeugte (fiuster. Dabei wird angenommen, daß die Erweiterungen nicht irgendeines der ursprünglichen 32 16 Byte-Segmente adressieren. Es wird darauf hingewiesen, daß im allgemeinen ein neuer Aushilfekoda an das Ende der Aushilfeliste 3040 gelegt werden kann. Unbenutzte Bereiche eines teilweise aufgefüllten Aushilfe-Daten-PROITl 180 werden mit "Einsen" ausgefüllt.

Die PRüifi-Belfegung kann, wie weiter unten beschrieben ist, jeweils definiert werden als Er&t&i.>-Niveau-Dekoder-PRQIT!S 750 und Zweitas-Niveau-Dekoder-PRÜfilS 920 bzw. Aushilfe- und Speicherkörper_rPROfflS 180 und 170. Bezüglich der Belegung des Erstes-Niveau-Dakoders 750 für die PROfflS 170 und/oder 180 gilt, wenn kein PROlil-Speicherkörpsr 170 und kein Bedarf&-R0M 1G5A-B in weniger als 16 128 Byte-Bereichen Aushilfegrößen haben, der Erstes-Niveau-Dakoder 750 einen PROM benötigt. Ansonsten benötigt dieser zwei PROIKlS. Hinsichtlich der Belegung des Zweitet-Nivoau-Dokoders 920 für PROIiI 180 gilt, daß der Zweites-Nivaau-Dekoder (Leitung 2U) einen PROITl erfordert, wenn 1-B Aushilfegrößen vorhanden sind, und zwei PROITIS, wenn mehr als ti Aushilf egröüen vorhanden sind,, UJas die Balagung der Aushilfe-Daten-PROmS 180 betrifft;, so sind zwei Aushilfe-Daten-PRQffiS 180 für jeuieils 32 unterschiedliche hilfsweise herangezogene 16 Byte-Segmente erforderlich= UJas dan PROIYI-Speicherkörpar 170 hinsichtlich dar PROffi-Belegung anbetrifft, so sind zwei PROlYi-

H U 9 H A Ü / ü 6 9 1

Speicherkörper 170 für jeweils 51? Bytes der Speicherkörperdaten-Aushilfegrößen erforderlich. Die Anzahl der erzeugten PROIYl-Speicherkörper 170 ist jedoch eine Funktion des Adressenraumes, der in der Speicherstallenlista 3030 definiert ist.

Im folgenden werden Beispiele für Einzelbyteeinfügung, Einzelbyteüberlagerung, Uielfachaushilfe, exklusiven PROIYl-Speicherkörper und inklusiven PRQIYI-Speicherkörper 170 angeführt, wobei alle Adressen in Hexadezimalform vorliegen. Für Einzelbyteeinfügung ufird angenommen, daß das laufende Programm von 0-3FFF ausgeht. An Stelle 2CO ist dann der folgende Kode vorhanden:

2 C 0 1N X B

2C1 IYlUI A ,127

2 C 3 CA L L L B L1

2C6 DCX D

Uienn angenommen wird, daß ein Befehl ΙΪ101/ H,A zwischen den Befehl INX und IYIUI eingefügt werden soll, so lautet der Aushilfekode folgendermaßen:

GRIGIN 2C1

2 C1 3 IYl P 4000

ORIGIN 4000

400 0 . IiI 0 U H, A

4001 IYlUI A , 1 27

4003 CALL XXXX

400 6 JIYIP 2C 6

Die obige Folge erzeugt zwei Aushilfegrößen, nämlich ?C0—CF und 4U0U-4Ü00F. Zusatzliche Aushilfegrößen können für veränderte Prüfsummen erzeugt werden. Die Planliste 3010 muß von 3FFF bis auf wenigstens 4008 erweitert werden, um diese Aushilfebasis einzuschließen. Die Speicherstellenliste 3030 ist nicht erforderlich. Wenn LBL1 in dem ursprünglichen Quallenprogramm definiert wurde, so kann es in dem Aushilfeprogramm aufgeführt werden, wenn das

8U9840/069 1

Aushilfeprogramm die Feststellung "Refer LBL1" enthält.

Für Einzelbyteüberlagerung beim Beispiel der Stalle 3A5 muß eine DB5 eine BB6 sein. Daher sieht der Aushilfekode folgendermaßen aus:

ORIGIN ~ 3A5

3A5 · DB — 6

Diese Folge erzeugt eine Aushilfegröße 3A0-3AF. Die Aushilfeiuerte für veränderte Prüfsummsn können ebenfalls erzeugt werden. Bei einem gegebenen Beispiel braucht die Planliste 3010 nicht verändert zu u/erden und in der Speicherstellenliste 3030 nicht benutzt zu werden.

Vielfach-Aushilfegrößen bestehen aus einer Verkettung der getrennten Aushilfegrößen. Wenn beispielsweise die beiden Fälle A und B eru/ünscht sind, so sieht die Aushilfeiuertliste 3040 folgendermaßen aus:

ORIGIN —- 2 C1

2C1 .—amp — .™—4ooo

ORIGIN «—4000

4000 JYiOV— ————Η, A

4001 IYl V/1 -—.———.-... A ,127

4003 CALL— -————XXXX

400 6 3IYl P ■ — 2 C 6

ORIGIN ~ 3A5

3A5 -DB —. 6

Für. den Exklusiv-PRülYi-Speicherkörper 170 ist der folgende Kode gegeben:

8Ü9840/069 1

2 O D DC R D

2 O E IYi O U A , M

2OF INR B

21 0 C IYlP IYi

211 3 Z L B L1

214 ORI 5

Wenn angenommen uiird, daß eine 50-, Byte-Einfügung zwischen den Befehlen IYiOV und INR erforderlich ist, so erscheint folgender Aushilfekode:

ORIGIN 2 0 F

2 0 F OIYl P 6000

ORIGIN 6000

6000

6050 INR B

6051 CIYIP IYl

605 2 J Z XXX X

6055 3IYl P

Es luerden dann zwei PRQIYI-Aushilfeiuerte erzeugt, nämlich 20Q-20QF und 210-21F. 57,., Bytes das PROIYl-Speicherkörpers werden benutzt. Die Planliste 3010 ändert sich nicht, die Speicherstellenliste 3030 gibt den Exklusiven-PROIYI-Speicherkörper 170 von 60Q-61FF an. Geänderte Prüfsummen können zusätzliche Aushilfeuiarte erzeugen. Es wird angenommen, daß eine Prüfsummenänderung und keine weiteren Aushilfegrößen vorliegen, wobei diese Folge sieben PRQIYIS erfordert (/ Stück für erstes Niveau τ 1 Stück für zweites Niveau + 2 PROIYI ■+ 2 für Speicherkörper). Eine verbesserte Aushilfewertfolge sieht dann folgendermaßen aus:

809840/0691

ORIGIN 2OD

2 O D 3m P 6000

ORIGIN 6000

6QO O DC R D

6 D Q1 Hfl ο U A, IKl

6002

605 2 1NR B

6053 JIKlP 210

Diese Folge erzeugt eine PROM-Aushilfegröße weniger für Aushilfe-PROIKl 180. Die erzeugte PROIKI-Aushilf egröße läuft won 200-20F. Der Bereich von 210-21F wird nicht zur Aushilfe herangezogen. Es lüBrden auch weniger Daten-PROIKI-Speicherkörper 170-Grööen verwendet (⁵⁵-jc Bytes). Wenn von einer Prüf Summenänderung ausgegangen wird, so erfordert diese Folge ebenfalls sieben PROIKlS. Ein dritter Lösungsuieg besteht darin, die Stelle 1600-6055 als PROIKI-Daten-Aushilfegrößen zu behandeln. Dann sind sechs zusätzliche PROIKI-Aushilfegrößen vorhanden, nämlich 6000-605F. Wenn dies die einzige AushilfegröQe ist, so gibt es keinen PROIKl-Speicherkörper 170. Wenn nur eine Prüfsumme verändert ist, so gibt es nur einen Erstes-Niveau-Dekoder-PROIKl 750 und einen Zweites-Niveau-Dekoder-PROIKI 920. Es sind dann zwei Aushilfe-PROIKlS vorhanden. Insgesamt sind vier PROiKIS vorhanden. Anschließende Aushilfedurchläufe können den 6000-605F-BeTBiCh zum PRQIYI-Speicherkörper 170 bewegen.

Für Inklusiv-PROIKI-Speicherkörper 170 wird angenommen, daß der laufende Programmbereich 0-3FFF ist und daß die Stellen 1000-1081 verändert werden sollen. Die Änderungen werden an der ursprünglichen Quellenliste 3060 vorgenommen. Wenn dies die einzige Änderung wäre, so hätte das Aushilfeprogramm eine Null-Aushilfaliste 3040. Die SpeicherstellenlistB 3030 gibt dann den PROfYl-Speicherkörper 170 von 1000-11FF an. Der Erstes-Niveau-Dekoder-PROIKl 750 wird dann erzeugt. Es werden keine Aushilfe-PROIKIS 180- oder PROM—Speicherkörper 170-Größen erzeugt (PrüfSummenänderungen sind in dem Verknüpfungsdurchlauf aufgetreten). Die PROIKl-Speicher-

809840/0691

körper 170-SpsichBrbildlistB 3000 wurde dann von dem Verknüpfungsprogramm erzeugt.

Wenn die Prüf summenstellen und Kennzeichen bzu/. Attribute in der Planliste 3010 in der Speicherstellenliste 3030 übereinstimmen mit den Prüfsummenstellen und Attributen in der Planliste 3010, die in dem l/erknüpfungsdurchlauf verwendet werden, so erzeugt das ARM-System-Softuiare-Trägerprogramm 3005 automatisch AushilfegröQen für veränderte Prüf summenuierte. ÜJenn die Prüfsummenstellen oder ihre Attribute sich geändert haben, so erzeugt das ARHfl-System-Softujare-Trägerprogramm 3005 die neuen Prüfsummenwerte, verändert jedoch nicht die alten Prüfsummenu/erte.

Le

erse ite

Claims

Xerox Corporation. Rochester, N.Y./USA

Hilfslesespsichersystem

Patentansprüche

,1. System zur Bildung eines Hilfs-Nur-Lesespeichers mit Rangfolge zusätzlich zu einem Nur-Lesespeicher auf der Karte eines Zentralprozessoreinheit-Moduls, gekennzeichnet durch

a) eine Speichereinrichtung zur Bildung einer mehrzahl von Speicherkategorien mit einem permanenten Nur-Lesespeicher (105A-B) und einem veränderbaren programmierbaren Nur-Lesespeicher (170, 180.) zur Datenspeicherung über den auf der Karte befindlichen Nur-Lesespeicher hinaus oder an dessen Stelle bzui. zur Durchführung und Einsetzung von Änderungen an dem auf der Karte befindlichen Nur-Lesespeicher und

b) eine Dekodereinrichtung (190) zur Erkennung von Adressen für den Zugriff zu einer gegebenen Speicherkategorie der Speichereinrichtung nach einer vorbestimmten Rangfolge, wenn die gegebene Zugriffsadresse in mehr als einen oder mehrere überlappende untergeordnete Adressenbereiche für die Speicherkategorien der Speichereinrichtung fällt.

2. Hilfsspeichersystem mit Rangfolge und mit strukturiertem Nur-Lesespeicher (ROIKl) zur Verwendung über eine Systemsammelleitung als Hinzufügung zu einem Nur-Lesespeicher auf der Karte eines Zentralprozessoreinheit-IKloduls für die Speicherung von Befehlskodes, gekennzeichnet durch

B09840/0691 _{0R1G1NAL INS}PEOT_ED

- ί

a) eine Bedarfs-Nur-Lesespeichereinrichtung (90), die u/irkungsmaGig über die Systemsammelleitung (20) mit. dem Zentralprozessore inheit-IYlodul verbunden ist, zur dauerhaften Kodespeicherung üDer diejenige hinaus oder anstelle derjenigen, die in dem Nur-Lese~ speicher auf der Karte und dem Bedarfs-Nur-Lesespeicher erfolgt,

b) eine veränderbare (PROIKI-) Speichereinrichtung (100), die u'irkungsmäßig über die Systemsammelleitung (20) an den Zentralprozessoreinheit-Modul angekoppelt ist, zur Speicherung von Kodeausführung und zum Einsetzen von Kodeänderungen am Nur-Lesaspeicher auf der Karte und

c) eine Adressendekodereinrichtung (190), die u/irkungsmaGig über die Systemsammelleitung (20) an den Zentralprozessoreinheit-dfiodul angekoppelt ist, zum Empfang von Adressen aus diesem für die Steuerung des Zugriffs zum Befehlskode in der Bedarfs-Nur-Lesespeichereinrichtung (90) und in dem veränderbaren (PROM-) Speicher (100) soiuie für eine geordnete Auflösung nach einer vorbestimmten Rangfolge zur Herstellung eines Zugriffsvorranges, wenn deren Speicherbereiche sich überlappen und daher miteinander in Konflikt find, und ztuar durch Unterordnung des ersteren bezüglich des ]etzteren.

3. Hilfsspeichersystem nach Anspruch 2, dadurch gekennzeichnet, daü die Bedarfs-Nur-Lesespeichereinrichtung (90) folgende Elemente enthält :

a) eine Adressen-Puffereinrichtung (110), die Adressen auf der Systemsammelleitung aus dem Zentralprozessoreinheit-IYlodul (CPUlYl) empfangt, als Signaltreiber und zur korrigierenden Uorspannungserzeugung dafür sotuie zur Korrelationsanpassung von Signalpegeln,

d) eine Permanent-Nur-Lesespeicher (ROIYl)-Einrichtung (105A-B) mit Ä;irßt-:^;ierungsbereichen, die übertragbar äquivalent zu dem Nur— Leset-peicher (RQfti) auf der Karte des Zentralprozessoreinheit-Itioduls (ϋΡυίϊι) sind, welche Adressentreibersignale aus der Adressen-Puffereinrichtung (110) empfangt, für den Zugriff zu Befehlsdatensätzen, diß maskenartig darin in einer Mehrzahl von Unterteilungen zur Übertragung auf die Systemsammelleitung (20) gespeichert sind, und

8Ü98A0/069 1

ORIGINAL INSPECTED

c) eins Befehls-Multiplexereinrichtung (14O), die Befehlsdaten aus mehr als einer Unterteilung der Permanent-Nur-Lesespeichereinrichtung zur Auswahl eines Eefehlsdatensatzes aus einer der dargebotenen Unterteilungen empfängt, und zu/ar entsprechend einem vorbestimmten Adressenkode, der auf der Systemsammelleitung (?0) aus dem Zentralprozessoreinheit-Modul empfangen wird, zur Übertragung über die Sy stemsammellei tung zu dam Zentralprozessoreinheit-Modul.

4. Hilfsspeichersystem nach Anspruch 3, dadurch gekennzeichnet, daß die Adressen—Puffereinrichtung eine Mehrzahl von Gattereinrichtungen enthält, die jede der Adressen getrennt auf der Systemsammelleitung zum Treiben derselben empfängt, sowie eine Mehrzahl von liJiderstandseinrichtungen, die jede der getriebenen Adressen getrennt zur Vorspannungserzeugung an denselben empfangen.

5. Hilfsspeichersystem nach Anspruch 4, dadurch gekennzeichnet, daß jede Gattereinrichtung aus der Mehrzahl von Gattereinrichtungen ein UND-Gatter mit positiver Logik und gemeinsam miteinander verbundenen Eingängen ist.

6. Hilfsspeichersystem nach Anspruch 4 odBr 5, dadurch gekennzeichnet, daß jede UJiderstandseinrichtung aus der Mehrzahl von Wider Standseinrichtungen ein Uliderstandselement mit einem geregeltsn Potentialabfall daran ist.

7. Hilfsspeichersystem nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Permanent-ROM-Speichereinrichtung eine V/ierfach-Speicherblockeinrichtung enthält, die die Adressentreiberc.ignale empfangt, dienend als Speicherunterteilungen zur Benutzungsmaxitnit'rung der begrenzten Eingangs/Ausgangsanschlüsse zur υ ν ^tnmsammelleitung, zur Ausgabe eines einzelnen Befehlsdatensatzes aus jeder der Vierfach-Speicherblockeinrichtungen.

B. HiIfsspeichersystem nach Anspruch 7, dadurch gekennzeichnet, uiiL^J jede Uierfach-Speicherblockeinrichtung der Permanent-ROM-

^:-P.O

H U 9 8 4 0 / 0 6 9 1 _0RiGiNAL INSPECTED

Speichereinrichtung eine (mehrzahl von maskenprogrammierbaren Nur—Lesespeichereinrichtungen enthält, die jeweils einen ersten Teil der getriebenen Adressen auf der Systecnsamtnelleitung an ihren Adressierungseingängen und einen zuzeiten Teil der getriebenen Adressen auf der Systemsammelleitung an ihren Schaltungswahl-Eingängen empfangen, zur einheitlichen Freigabe derselben zu irgendeinem gegebenen Zeitpunkt als Zugriffe von Befehlsdaten auf die Systemsammelleitung.

9. Hilfsspeichersystem nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Befehls-Rlultiplexereinrichtung ferner eine Mehrzahl von UJiderstandselementen enthält, die jeweils die ergriffenen Befehlsdaten getrennt auf der Systemsammelleitung aus der Vierfach-Speicherblockeinrichtung zur Vorspannung derselben empfangen.

10. Hilfsspeichersystem nach Anspruch 9, dadurch gekennzeichnet, daß jede UJiderstandseinrichtung ein li/iderstandselement mit einem geregelten Potentialabfall daran ist.

11. Hilfsspeichersystem nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die Befehls-Iflultiplexereinrichtung ferner ein Paar Multiplexerblöcke enthält, die jeweils eine einzelne Dualität von ergriffenen Befehlsdatensätzen aus der Vierfach—Speicherblockeinrichtung empfängt, zur selektiven Lenkung eines Satzes aus der Dualität von ergriffenen Befehlsdatensätzen durch diese hindurch.

12. Hilfsspeichersystem nach Anspruch 11, dadurch gekennzeichnet, daß jede fflultiplexerblockeinrichtung ein Paar Multiplexereinrichtungen enthält, die jeweils einen Teil jeweils eines Satzes aus der einzelnen Dualität von ergriffenen Befehlsdatensätzen empfängt, zur alternativen Auswahl und abgerufenen Durchleitung nach einer Untergruppe von Treiberadressensignalen.

13. Hilfsspeichersystem nach einem der Ansprüche 3 bis 12, gekennzeichnet durch eine Dreifachzustand-Treibereinrichtung, die

809840/0691 ORIGINAL !MSPECTEC

⁵ " 2STO82

Adressensignale auf der Systemsammelleitung aus dem Zentralprozessoreinheit-Modul empfängt, zur Abgabe als getriebene Signale im Dreifachzustand für den Empfang durch die Adressen-Puffereinrichtung .

14. Hilfsspeichersystem nach Anspruch 13, dadurch gekennzeichnet, daß die Dreifachzustand—Treibereinrichtung eine geerdete Steuerleitung für den dauernden Betrieb derselben aufweist.

15. Hilfsspeichersystem nach einem der Ansprüche 3 bis 14, gekennzeichnet durch ein8 Befehls-Dreifachzustand-Treibereinrichtung, dia einen Befehlsdatsnsatz aus der Befehls-Pflultiplexereinrichtung empfängt, zur Abgabe von auf Vorspannung gelegten getriebenen Signalen im Dreifachzustand auf der Systemsammelleitung an den Zentralprozassoreinheit-lYiodul.

16. Hilfsspeichersystem nach Anspruch 15, dadurch gekennzeichnet, daß die Befehls-Dreifachzustand-Treibareinrichtung eine Steuerleitung aufweist, die freigegeben ist durch Empfang eines Speicher-Lesesignales im System aus dem Zentralprozessoreinheit-Modul im Hinblick auf ihren freigegebenen Betrieb.

17. Hilfsspeichersystem nach einem der Ansprüche 2 bis 16, dadurch gekennzeichnet, daß die veränderbare PROM-Speichereinrichtung (100) folgende Elemente enthält:

a) einen PROM-Speicherkörper (170), der Zugriffsadressen über die Systemsammelleitung (20) aus dem Zentralprozessoreinheit-Modul empfängt, für den Zugriff zu Befehlskode, der programmierbar darin gesteuert ist, entsprechend einer gegenseitigen Adressenzuweisung für Erweiterungen, Einfügungen und Großraum-Überlagerung des Kodes in dem auf der Karte befindlichen Nur-Lesespaicher (ROM) und in dem Bedarfs-Nur—Lesespeicher (ROM), sowie

b) einen Aushilfe-PROIYl (180), der Zugriffsadrassen über die Systemsammelleitung (2.0) aus dem Zentralprozessoreinheit«=Modul empfängt, für den Zugriff von Adressenkode, der programmierbar darin gespeichert

809840/0691

ist, für einzelne Reihen-Bitmustarändarungen durch eine Kodeüberlagerung mit geringem Ausmaß an dem Kode in dem auf der Karte befindlichen Nur-Lesespeicher und in dem Bedarfs-Nur-Lesespeicher.

18. Hilfsspeichersystem nach Anspruch 17, dadurch gekennzeichnet, daß der Aushilfe-PROIKi eine programmierbare Nur-Lesespeichereinrichtung enthält, die wirkungsmäßig an die Systemsammelleitung angekoppelt ist, zur Speicherung eines Befehlskodes für die Übertragung auf Befehl zu dem Zentralprozessoreinheit-IYIodul.

19. Hilfsspeichersystem nach Anspruch 18, dadurch gekennzeichnet, daß die Adressendekodereinrichtung (190) ferner folgende Elemente enthält:

a) eine Erstes-Niveau-Dekodiereinrichtung (750) zur Unterteilung der programmierbaren Nur-Lesespeicherainrichtung des Aushilfe-PROIKl in eine vorbestimmte endliche Anzahl von Stellen und welche einen ersten Teil der Adresse auf der Systemsammelleitung empfängt, zur Auswahl einer einzelnen Stelle aus der Gruppe von Stellen durch Erzeugung einer Pseudoadressa dafür, und

b) eine Zweites—Niveau—Dekodiereinrichtung (920), die die Pseudo— adresse aus der Erstes-Niveau-Dekodiereinrichtung empfängt, zum Hinweisen auf eine besondere Gruppe als Untergruppe der ausgewählten Stelle, und welche einen zweiten Teil der Adresse auf der Systemsammelleitung empfängt, zum Identifizieren eines Byte—Anzeigers für ein lYlultibyte-Segment der besonderen Gruppe für den Aushilfe-PROIYl.

20. Hilfsspeichersystam nach Anspruch 19, dadurch gekennzeichnet, daß die Zweites-Niveau-DekodiereJ.nrichtung der Adressen-Dekodereinrichtung ferner eine Einrichtung enthält, die einen dritten Teil der Adresse auf der Systemsammelleitung empfängt, zum Hinweisen auf ein einheitliches Byte, das aus dem Multibyte-Segment der besonderen Gruppe für den Aushilfe-PROIKl auszuwählen ist.

809840/0691 ORIGINAL INSPECTED

21. Hilfsspeichersystem nach Anspruch 19, dadurch gekennzeichnet, daß die Erstes-Niveau-Dekodiereinrichtung der Adressen-Dekodereinrichtung ferner eine Einrichtung enthält, die beim Empfang einer Adresse auf der Systemsauimelleitung innerhalb des effektiven Adressenbereiches des PROlfl-Speicherkörpers ein diese darstellendes Steuersignal erzeugt.

22. Hilfsspeichersystem nach Anspruch 21, dadurch gekennzeichnet, daß die Zuieites-Ni veau-Dekodiereinrichtung eine Einrichtung zum Interpretieren einer vorbestimmten Bitposition des Byte-Anzeigers für das lYlultibyte-Segment enthält, und ziuar als Anzeige dafür, daß ein Zugriff zu dem effektiven AdrgssenberBich des Aushilfe-PRDIYl zur Erzeugung eines diesen darstellenden Steuersignals erfolgt, für die Erzeugung einer Aushilfe-Adressengruppe, die einen einzelnen Befehlsdatensatz bezeichnet, zu dem Zugriff erfolgen soll, und zur Erzeugung eines Steuersignalpaares, welches den Teil des Aushilfe—PROfYl bezeichnet, zu dem mittels der Aushilfe-Adressengruppe Zugriff erfolgen soll.

23. Hilfsspeichersystem nach Anspruch 21, dadurch gekennzeichnet, daß die Einheitliches—Byte—Auswahleinrichtung der Zweites—Niveau-Dekodiereinrichtung ferner gemäß der Rangfolge Konflikte auflöst, die zwischen Steuersignalen aus der Erstes- und Zweites-Niveauüekodiereinrichtung auftreten und anzeigen, daß die abrufende Adresse effektive Adressenbereiche für sowohl den PROIYl-Speicherkürper als auch den Aushilfe-PROIYl überlappt, und zwar, durch Unterordnung des ersteren bezüglich des letzteren.

/4. Hilfsspeichersystem nach Anspruch 22 oder 23, dadurch gekennzeichnet, dyß die programmierbare Nur-Lesespeichereinrichtung des «us-i'i 1 r'θ-PHUIYi eine lYiehrzahl von PROIYI-Einrichtungen enthält, welche die Aushilfe-Adressengruppe aus der Zweites—Niveau-Dekodiereinricntung empfängt, für den Zugriff zu einer vorbestimmten Gruppe daraus, die von den Steuersignalen aus der Zweites-Niveau-Dekodiereiniichtung für das Paar des Aushilfe-PROHil-Teiles ausgewählt wird,

8Q9840/0691 ORIGINAL JNSPECTED

- ^B - 29--Γ52

und zuiar zur Erzeugung eines Befehlssatzes auf der Systemsammelleitung.

25. Hilfsspeichersystem ntfch einem der Ansprüche 17-24, dadurch gekennzeichnet, daß der PRQIKl-Speicherkörper ferner folgende Elemente enthält:

a) einen programmierbaren Nur—Lesespeicher, der wirkungsmäßig an die Systemsammelleitung angekoppelt ist, zur Speicherung υοη Befehlskode zur Übertragung auf Befehl zu dem Zentralprozessoreinheit-IYiodul und

b) eine Adressen-Dekodiereinrichtung, die luirkungsmaßig derart geschaltet ist, daß sie Adressensignale über die Systemsammelleitung aus dem Zentralprozessoreinheit-IYlodul empfängt, für den Zugriff von Befehlskode aus der programmierbaren Nur—Lesespeicher— einrichtung entsprechend gegenseitig zugewiesenen Adressen für eine Änderung an dem auf der Karte befindlichen RO(Kl und der Bedarfs-RQ IKi-Speichereinrichtung.

26. Hilfsspeichersystem nach Anspruch 25, dadurch gekennzeichnet, daß die Adressen-Dekodiereinrichtung eine Einrichtung zum Spezifizieren der programmierbaren Nur—Lesespeichereinrichtung des PROIKI-Speicherkörpers auf einen vorbestimmten Adressenbereich und zum Bezeichnen einer Untergruppe dieser Adressenbereiche als für die Adresse effektive Bereiche sowie zur Ermöglichung, daß einer oder mehrere der für die Adresse effektiven Bereiche sämtliche oder einen Teil des Befehlskodes enthalten, aufweist.

27. Hilfsspeichersystem nach Anspruch 25 oder 26, dadurch gekennzeichnet, daß die Adressen-Dekodiereinrichtung eine Einrichtung für die Errichtung eines Gegenseitigkeitsverhältnisses von zugewiesenen Adressen des PROIKl-Speicherkörpers auf gegenseitig ausschließliche Weise für Kodeeriueitsrungen und -einfügungen an dem auf der Karte befindlichen Nur—Lesespeicher enthält.

809840/0691 ORIGINAL INSPECTED

/ü. Hilfsspeichersystem nach einem der Ansprüche 25-27, dadurch gekennzeichnet, daß die Adressen-Dekodiereinrichtung eine Einrichtung zur Errichtung eines Gegenseitigkeitsverhältnisses von zugewiesenen Adressen d6s PROffl-Speicherkörpers auf gegenseitig einschließlich« Weise für Großraum-Kodeüberlagerung an dem auf der Karte befindlichen Nur-Lesespeicher enthält.

29. Hilfsspeichersystem nach einem der Ansprüche 25-28, gekennzeichnet durch eine Hilfs-Speichereinrichtung, die wirkungsmäßig an die Systemsammelleitung angekoppelt ist, für einzelne Reihan-Bitmusteränderungen an dem auf der Karte des Zentralprozessoreinheit-iTioduls befindlichen Nur-Lesespeicher, womit ermöglicht luird, daß die programmierbare Nur-Lesespeichereinrichtung des PROfTl-Speicherkörpers Zugriff durch die Adressen-Dekodiereinrichtung erfährt, und zwar durch Adressen, die durch die Aushilfe-Speichereinrichtung hilfsweise in den auf der Karte befindlichen Nur-Lesespeicher hereingenommen sind.

30. Hilfsspeichersystem nach Anspruch 27, dadurch gekennzeichnet, daß die gegenseitig ausschließende Einrichtung der Adressen-Dakodiereinrichtung für den PRGM-Speicherkörper die Bildung von Großraum-Kodeüberlagerungen an dem auf der Karte befindlichen Nur-Lesespeicher durch Adressenaufzweigung bewirkt.

31". Hilf sspeichersystem nach Anspruch 28, dadurch gekennzeichnet, daß die gegenseitig einschließende Einrichtung der Adressen-Dekodiereinrichtung für den PROM-Speicherkörper eine Kodeausweitung und -einfügung an dem auf der Karte befindlichen Nur-Lesespeicher durch Dekodierung der Adressierung bewirkt.

"S'/. Hilf sspeichersystem nach Anspruch 26, dadurch gekennzeichnet, daü die Spezifizierungseinrichtung der Adressen-Dekodiereinrichtung eine Einrichtung enthält, die den Zugriff zu allen Befehlskodes derart einschränkt, daß er aus einem vorbestimmten für die Adresse effektiven Bereich in der programmierbaren Nur-Lesespeichereinrichtung

809840/0691

ORIGINAL

¹⁰ ir - ."ϊγ2

des PROM-Speicherkörpers erfolgt.

33. Hilfsspeichersystem nach Anspruch 26, dadurch gekennzeichnet, daß die Spezifizierungseinrichtung der Adressen-Dekodiereinrichtung eine Einrichtung enthält, die den Zugriff zu allen Befehlskodes derart einschränkt, daß er aus mehr als einem für die Adresse effekti\/en Bereich in der programmierbaren Nur-Lesespeichereinrichtung des PROM-Speicherkörpers erfolgt.

34. Hilfsspeichersystem nach einem der Ansprüche 25-33, dadurch gekennzeichnet, daß die programmierbare Nur-Lesespeichereinrichtung des PROM-Speicherkörpers eine lYlehrzahl von PROM-Einrichtungen enthält, die Adressensignale auf der Systemsammelleitung aus dem Zentralprozessoreinheit-Modul empfangen, für den Zugriff zu einer vorbestimmten Gruppe daraus, die durch die gegebene Adresse ausgewählt wird, zur Erzeugung eines Befehlsdatensatzes auf der Systemsammelleitung .

35. Hilfsspeichersystem nach Anspruch 34, dadurch gekennzeichnet, daß die programmierbare Nur-Lesespeichereinrichtung des PROM-Speicherkörpers eine Demultiplexereinrichtung enthält, die einen vorbestimmten Teil der Adressensignale auf der Systemsammelleitung aus dem Zentralprozessoreinheit-Modul empfängt, zur Auswahl derjenigen Gruppe von PROM-Einrichtungen aus dar Mehrzahl von PROM-Einrichtungen, die zur Adressierung freizugeben ist.

36. Hilfsspeichersystem nach Anspruch 35, dadurch gekennzeichnet, daß die Demultiplexereinrichtung der programmierbaren Nur-Lesespeichereinrichtung des PRQM-Speicherkörpers ferner eine Einrichtung enthält, die ein PROM-Speicherkörper-Steuarsignal aus der Adressen-Dekodiereinrichtung empfängt, zur Ermöglichung, daß die Demultiplexereinrichtung eine ausgewählte Gruppe aus der Mehrzahl von PROIKl-Einrichtungen freigibt, und welche ein Aushilfe-PROM-Steuersignal aus der Adressen-Dekodiereinrichtung empfängt, zur rengfolge-

809840/0691

ORIGINAL INSPECTED

mäßigen Sperrung und dadurch zur Unterordnung des PROiil-Speicherkörper-Steuersignals.

'J)T. Hilfsspeichersystern nach einem der Ansprüche 19-36, dadurch gekennzeichnet, daß diB Erstes-Niveau-Dekodiereinrichtung ferner ein erstes Paar programmierbarer Nur-Lesespeichereinrichtungan enthält, die Adressensignale auf der Systemsammelleitung aus dem Zentralprozessoreinheit-ffiodul empfangen, zur dekodierenden Erzeugung einer Pseudoadressengruppe für die Zweites-NivBau-Dekodiereinrichtung und zur Erzeugung eines Paares von Steuersignalen für den PROM-Speicherkörper und die Bedarf s-ROIYl-Speichereinrichtung, welches anzeigt, daß jeweils ein Zugriff zu diesen erforderlich ist.

38. Hilfsspeichersystern nach Anspruch 37, dadurch gekennzeichnet, daß die Zweites-Niveau-Dekodiereinrichtung ferner ein zweites Paar programmierbarer Nur-Lesespeichereinrichtungen enthält, die den Pseudoadressensatz aus dem ersten Paar won programmierbaren Nur-Lesespeichereinrichtungen empfangen, zur dekodierenden Erzeugung eines Aushilfe-Adressensatzu:.· für die Aushilfe-PROIKl-Einrichtung und zur Erzeugung won drei Steuersignalen für die Aushilfe· PRQRi-Speichereinrichtung zum Auswählen eines ersten Teiles derselben bzw. Auswählen eines zweiten Teiles derselben bzw. Freigabe derselben.

39. Hilfsspeichersystem nach Anspruch 3B, dadurch gekennzeichnet, daß die Erstes-Niveau-Dekodiereinrichtung ferner eine Gattereinrichtuing enthält, die die logische Negierung des PROIKl-Spsicherkörpür-Steuersignals, den logisch positiven lUert des Bedarfs-ROM-bteuersignals und die logische Negierung des Aushilfe-PROHfl-Steuer-

:iyncilp empfangt, um das Bedarfs-ROIKl—Steuersignal, wenn diese Signale übereinstimmend empfangen werden, zu der Befehls-Pflultipltxereinrichtung zur Freigabe derselben durchzulassen.

B 0 9 8 4 0 / 0 6 9 1 _0R1G1nAL INSPECTED

40. Bedarfs-Nur-Lesespeicher (ROIYl)-Elflodul, der über eine Systemsatnmelleitung ujirkungsmäßig an einen ZentralprozessoreinheitlYlodul (CPUlld) mit einem auf der Karte befindlichen Nur—Lesespeicher (RO(Yl) angekoppelt ist, zur permanenten Datenspeicherung von Befehlskode zusätzlich zu oder anstelle des auf der Karte befindlichen Nur-Lesespeichers (ROW), gekennzeichnet durch

a) eine Adressen-Puffereinrichtung, die Adressen auf der Systemsammelleitung aus dem Zentralprozessoreinheit-IYlodul empfängt, als Signaltreiber und zur Erzeugung einer Vorspannung dafür, um eine Korrelationsanpassung der Signalpegel zu erreichen,

b) eine Permanent-ROIYI-Speichereinrichtung mit Adressierbereichen, die übertragbar äciuivalent dem Nur-Lesespeicher auf der Karte des Zentralprozessoreinheit-IYloduls sind, und u/elche die getriebenen Adressensignale aus der Adressen-Puffereinrichtung empfängt, für den Zugriff zu Befehlsdatensätzen, die maskenförmig darin in einer Mehrzahl von Unterteilungen zur Übertragung auf die Systemsammelleitung gespeichert sind, und

c) eine Befehls-IYlultiplexereinrichtung, die Befehlsdaten aus mehr

als einer Unterteilung der Permanent-ROIYl-Speichereinrichtung empfängt, für die Auswahl eines Befehlsdatensatzes aus einer der dargebotenen Unterteilungen gemäß einem vorbestimmten Adressenkode, der auf der Systemsammelleitung aus dem Zentralprozessoreinheit-IKlodul empfangen tuird, zur Übertragung zu dem ZentralprozessoreinheitlYlodul über die Systemsammelleitung.

41. Bedarfs-ROIYI-Speichermodul nach Anspruch 40, dadurch gekennzeichnet, daß die Adressen-Puffereinrichtung eine lYiehrzahl von Gattereinrichtungen enthält, die jede der Adressen getrennt auf der Systemsammelleitung zum Treiben derselben empfängt, und eine mehrzahl von Uiiderstandseinrichtungen, die jede der getriebenen Adressen getrennt zur Vorspannung derselben empfängt.

42. Bedarfs-ROIYI-Speichermodul nach Anspruch 41, dadurch gekennzeichnet, daß jede aus der lYiehrzahl von Gattereinrichtungen ein Gatter mit positiver Logik und mit gemeinsam verbundenen Eingängen ist.

809840/0691

ORIGINAL INSPECTED

43. Bedarfs-ROM-Speichermodul nach Anspruch 41 oder 42, dadurch gekennzeichnet, daß jede aus der Mehrzahl υοη Uiiderstandseinrichtungen ein UJiderstandselement mit geregeltem Potentialabfall daran ist.

44. Bedarfs-ROM-Speichermodul nach einem der Ansprüche 40-43, dadurch gekennzeichnet, daß die Permanent-ROIKl-Speichereinrichtung eine V/ierf ach-Speicherblockeinrichtung enthält, u/elche die getriebenen Adressensignale empfängt, dienend als Speicherunterteilungen zur Gebrauchsmaximierung der begrenzten Eingangs/Ausgangsanschlüsse zur Systemsammelleitung, zum Abgeben eines einzelnen Befehlsdatensatzes an jeder der V/ierf ach—Speicherblockeinrichtungen.

45. Bedarfs—ROIKl-Speichermodul nach Anspruch 44, daaurch gekennzeichnet, daß jede V/ierf ach-Speicherblockeinrichtung der Permanent-HOIKl-Speichereinrichtung eine Mehrzahl υοη maskenprogrammierbaren lJur-Lesespeichereinrichtungen enthält, die jeweils einen ersten Teil der getriebenen Adressen auf der Systemsammelleitung an ihren Adressierungseingängen und einen zuzeiten Teil der getriebenen Adressen oder der Systemsammelleitung an ihren Schaltungsuiahleingängen empfangt, zur einfachen Freigabe derselben zu irgendeinem gegebenen Zeitpunkt als Zugriffe υοη Befehlsdaten auf die Systemsammelleitung.

46. Bedarfs-ROIKi-Speichermodul nach Anspruch 44 oder 45, dadurch gekennzeichnet, daß die Befehls-IYiultiplexereinrichtung ferner eine ffiehrz&hl υοη UJiderstandseinrichtungen enthält, die jeweils die erfaßten Befehlsdaten getrennt, auf der Systemsammelleitung aus der l/.i' rf'dch—Speicherblockeinrichtung zur V/orspannung derselben "tmp f-jng t .

4/. uedyrfs-ROM-Speiche-rmodu 1 nach Anspruch 46, dadurch gekennzeichnet, daü jede aus der Mehrzahl υοη li/iderstandseinrichtungen ein ujiderstand&elernent ist, das einen geregelten Spannungsabfall do ι ..-.Γι ηLif meist.

λ ι itvi^PECTED 809840/0691 OBiQiNAL w»

• BADOB5G5NAL

48. Bedarfs-ROM-Speichermodul nach einem der Ansprüche 44-47, dadurch gekennzeichnet, daG die Befehls-Wultiplexereinrichtung ferner ein Paar flfiultiplexblöcke enthält, die jeweils eine einzelne Gruppe v/on ziuei erfaßten Befehlsdatensätzen aus der Vierfach— Speicherblockeinrichtung empfangen, zum selektiven Hindurchleiten eines Datensatzes aus der Gruppe von zwei erfaßten Befehlsdatensätzen.

49. Bedarfs-ROffl-Speichermodul nach Anspruch 48, dadurch gekennzeichnet, daß das Paar von Multiplexblöcken ferner ein Paar fflultiplexeinrichtungen enthält, die jeweils einen Teil von zwei erfaßten Befehlsdatensätzen empfangen, zum alternativen Auswählen und abgerufenen Durchlassen gemäß einer Untergruppe der Treiber-Adressensignale.

50. Bedarfs-ROIKl-Speichermodul nach einem der Ansprüche 40—50, gekennzeichnet durch eine Adressen—Dreifachzustand-Treibereinrichtung, die Adressensignale in der Systemsammelleitung aus dem Zentralprozessoreinheit-Modul empfängt, zur Abgabe als Treibersignale im Dreifachzustand für den Empfang durch die Adressen-Puff er einrichtung.

51. Bedarfs-ROHfl-Speichermodul nach Anspruch 50, dadurch gekennzeichnet, daß die Adressen-Dreifachzustand-Treibereinrichtung eine geerdete Steuerleitung für den kontinuierlichen Betrieb derselben aufweist.

52. Bedarfs-ROIKi-Speichermodul nach einem der Ansprüche 40-51, gekennzeichnet durch eine Befehls-Dreifachzustand-Treibereinrichtung, die einen Befehlsdatensatz aus der Befehls-IKlultiplexeinrichtung zur Erzeugung von Ausgangssignalen im Dreifachzustand als auf Vorspannung gelegte Treibersignale auf der Systemsammelleitung für den Zentralprozessoreinheit-fflodul.

53. Bedarfs-ROIKl-Speichermodul nach Anspruch 52, dadurch gekennzeichnet, daß die Dreifachzustand-Treibereinrichtung eine Steuer-

809840/0691 ORiGiNAL INSPECTED

leitung aufweist, die durch Empfang eines Speicher-Lesesignales in dem System aus dem Zentralprozessoreinheit-IYlodul freigegeben wird, zur freigegebenen Arbeitsweise derselben.

54. Veränderbarer PROM-Speichermodul, der über eins Systemsammelleitung an einen Zentralprozessoreinheit-IYIodul mit einem auf der Karte befindlichen ROIKl angekoppelt ist, zur programmierbaren Datenspeicherung eines Befehlskodes zur Ausführung und Einsetzung von Änderungen an dem Kode des auf der Karte befindlichen ROlYl, gekennzeichnet durch

a) einen PROIYi-Speicherkörper, der die Zugriffsadressisrung über die Systemsammelleitung aus dem Zentralprozessoreinheit-IYIodul empfangt, für den Zugriff von Befehlskode, der programmierbar darin gespeichert ist, in Übereinstimmung mit einem Gegenseitig— keitsverhältnis von AdrBssenzuiueisung für Erweiterungen, Einfügungen und Großraum-Uberlagerung an dem Kode in dem auf der Karte befindlichen ROHiI,

b) einen Aushilfe-PROdfl, der Zugriffsadressen über die Systemsammelleitung aus dem Zentralprozessoreinheit-lYlodul empfängt, für den Zugriff von programmierbar darin gespeichertem Befehlskode für einzelne Reihenbitmuster-Anderungen durch in kleinem maßstab durchgeführte Kodeüberlagerung an dem Kode des auf der Karte befindlichen ROIYl.

55. PRONl-Speichermodul nach Anspruch 54, gekennzeichnet durch eine Adressen-Dekodiereinrichtung, die wirkungsmäßig derart ga-

koppelt ist, daß sie Adressensignale über die Systemsammelleitung cius dem Zentralprozessoreinheit-IYlodul empfängt, für den Zugriff zu Befehlskode aus dem PROIYl-Speicherkörper in Übereinstimmung r,.it tinern Gegensei tigkei tsverhültnis von zugewiesenen Adressen für taine Abwandlung des auf der Karte befindlichen RO(IiI und für den Zugriff von Befehlskode aus dem Aushilfe-PROIYl als einzelne ftnihenbitmuster-Änderungen an dem auf der Karte befindlichen ROiYl.

809840/0691

56. PROITi-Speichermodul nach Anspruch 55, dadurch gekennzeichnet, daß die Adressen-Dekodiereinrichtung ferner folgende Elemente enthalt:

a) eine Erstss-Niveau-Dekodiereinrichtung zur Unterteilung des Aushilfe-PROM in eine vorbestimmte endliche Anzahl von Stellen und ujelche einen ersten Teil der Adresse auf der Systemsammelleitung zur Auswahl einer einzelnen Stelle aus der Gruppe won Stellen über Erzeugung einer Pseudoadresse dafür empfängt,

b) eine Zweites-Niveau-Dekodiereinrichtung, die die Pseudoadresse aus der Zweites-Niveau-Cekodiereinrichtung empfängt, zum Hinzeigsn auf eine besondere Gruppe als Untergruppe der ausgeuiählten Stelle, und welche einen zweiten Teil der Adresse auf der Systemi^ammelleitung empfängt, zum Identifizieren eines Byte-Anzeigers für ein Multibyte-Segment der besonderen Gruppe.

57. PROfll-Speichermodul nach Anspruch 56, dadurch gekennzeichnet, daß die Zweites—Niveau-Dekodiereinrichtung der Adressendekodiereinrichtung ferner eine Einrichtung enthält, die einen dritten Teil der Adresse auf der Systemsammelleitung empfängt, zum Hinzeigen auf ein einzelnes Byte, das aus dem Multibyte-Segment der besonderen Gruppe für den Aushilfe-PROM auszuwählen ist.

5b. PRÜIKi-Speichermodul nach Anspruch 56, dadurch gekennzeichnet, daß. die Erstes-Niveau-Dekodiereinrichtung der Adressen-Dekoderc-inrichtung ferner eine Einrichtung enthält, die beim Empfang einer Adresse auf der Systemsammelleitung innerhalb des effektiven Adressenbereiches des PROIKl-Speicherkörpers ein diese darstellendes Steuersignal empfängt.

b^Lj. PRUIfi-Speichermodul nach Anspruch 5B, dadurch gekennzeichnet,

dciü die Zweites-Niveau-Dekodiereinrichtung ferner eine Einrichtung

zum Interpretieren einer vorbestimmten Bitposition des Byte-Anzeigers

für das (Klultibyte—Segment aufweist, unter Bildung einer Anzeige,

8 0 9 8 4 0/0691 ^{0RlelNAL INSp}ECTED

daß der effektive Adressanbereich des Aushilfe—PROIYl Zugriff erfährt, zur Erzeugung eines diesen darstellenden Steuersignals, für die Erzeugung eines Aushilfe-Adressensatzes, der einen einzelnen Befehlsdatensatz anzeigt, welcher Zugriff erfahren soll, sowie zur Erzeugung eines Paares von Steuersignalen, die den Teil des PRO[Ti-Speicherkörpers bezeichnen, zu dem durch den Aushilfe-Adressensatz Zugriff erfolgen soll.

6C. PRQM-Speichermodul nach Anspruch 58 oder 59, dadurch gekennzeichnet, daß die Einrichtung zum Auswählen des einzelnen Bytes der Zu/eites-Niveau—Dekodiereinrichtung ferner rangfolgemäßig Konflikte löst, die zwischen dem Steuersignal aus der Erstes- und aus der Zweites-Niveau-Dekodiereinrichtung auftreten, welche anzeigen, daß die Anfragaadresse effektive Adressenbereiche sowohl für den PROIKl-Speicherkörper als auch für den Aushilf θ—PROlKl überlappt, wobei der erstere bezüglich des letzteren untergeordnet wird.

61. Speichersystem zur Bildung von programmierbaren Erweiterungen, Einfügung und Großraum-Überlagerung einer Kodemasse über eine Systemsammelleitung bei einem Nur-Lesespeicher (ROIYl) auf der Karte eines Zentralprozessoreinheit-IYloduls, gekennzeichnet durch

a) eine programmierbare Nur-Lesespeichereinrichtung, die an die Systemsammelleitung angekoppelt, ist, zur Speicherung von Befehlskode für die Übertragung auf Befehl zu dem Zentralprozessoreinheitiimdul und

b) eine Adressen-Dekodereinrichtung, die wirkungsmäßig derart gekoppelt ist, daß sie Adressensignale über die Systemsammelleitung aus dem Zentral prozessoreinheit-IYlodul empfängt, für den Zugriff vun Bfire-iiltkode aus der programmierbaren Nur—Lesespeichereinrichtung ir . Dfrein&timmung mit einem Gegenssitigkeitsverhältnis von zugewiesenen Adressen für die /-.nderung des auf der Karte befindlichen Nur-Lesespeichers (RÜffl).

BAD 809840/0691

ihbPECTEO

- ie -

62. Speichersystem nach Anspruch 61, dadurch gekennzeichnet, daß die Adressen-Dekodereinrichtung ferner eine Einrichtung zur Spezifizierung der programmierbaren Nur-Lesespeichereinrichtung auf einen vorbestimmten Adressenbereich und Bezeichnung einer Untergruppe dieser Adressenbereiche als für die Adresse effektive Bereiche souiie zur Ermöglichung, daß einer oder mehrere dieser für die Adresse effektiven Bereiche sämtliche oder einen Teil des Befehlskodes enthalten, aufweist.

63. Speichersystem nach Anspruch 61 oder 62, dadurch gekennzeichnet, daß die Adressnn-DekodBreinrichtung ferner eine Einrichtung zur Herstellung des Geeenseitigkeitsverhältnisses von zugeitiesenen Adressen in gegenseitig ausschließender UJeise für Erweiterungen und Einfügungen des Kodes an dem auf der Karte befindlichen ROM enthält.

64. Speichersystem nach einem der Ansprüche 61-63, dadurch gekennzeichnet, daß die Adressen-Dekodereinrichtung ferner eine Einrichtung zur Herstellung des Gegenseitigkeitsverhältnisses von zugeu/iesenen Adressen auf gegenseitig einschließliche Uleise für Großraum-Kodeüberlagerung an dem auf der Karte befindlichen ROIKi aufweist.

65. Speichersystem nach einem der Ansprüche 61-64, gekennzeichnet durch eine Aushilf e-Speichereinrichtung, die tuirkungsmäßig an die Systemsammelleitung angekoppelt ist, für einzelne Reihenbitmuster-Anderungen an dem Nur-Lesespeicher auf der Karte das Zentralprozessoreinheit-Moduls, zur Ertnöglichung, daß die programmierbare Nur-Lesespeichereinrichtung Zugriff über die Adressen—Dekodereinrichtung erfahren kann, und zwar durch Adressen, die durch die Hilfs-Speicherainrichtung hilfsiueise in den auf der Karte befindlichen ROfYI einbezogen sind.

66. Speichersystem nach einem der Ansprüche 63-65, dadurch gekennzeichnet, daß die gegenseitig ausschließende Einrichtung der

809840/0691 OR_iG)N._{AL INSPKTED}

- 1 g -

Adressen-Dekodereinrichtung Großraum-Kodeüberlagerungen an dem auf der Karte befindlichen ROIKl durch Adressenaufzu/eigung bewirkt.

67. Speichersystem nach einem der Ansprüche 64-66, dadurch gekennzeichnet, daß die gegenseitig einschließende Einrichtung der Adressendekodereinrichtung Kodeeriueiterung und -einfügungen an dem auf der Karte befindlichen RG(IiI durch Adressendekodierung bewirkt,

68. Speichersystem nach einem der Ansprüche 62-67, dadurch gekennzeichnet, daß die Spezifizierungseinrichtung der Adressen-Dekodereinrichtung ferner eine Einrichtung enthält, durch die der Zugriff zu dem gesamten Befehlskode aus einem vorbestimmten für die Adresse effektiven Bereich in dBr programmierbaren Nur-Lesespeichereinrichtung erfolgt.

69. Speichersystem nach einem der Ansprüche 62-68, dadurch gekennzeichnet, daß die Spezifizierungseinrichtung der Adressen-Dekodereinrichtung ferner eine Einrichtung enthält, durch die der Zugriff zu allen Befehlskodes derart eingeschränkt wird, daß er aus mehr als einem der für die Adresse effektiven Bereiche in der programmierbaren Nur-Lesespeichereinrichtung erfolgt.

70. Speichersystem zur Bildung von programmierbaren ÜberlagBrungs-Aushilfespeichern für geringen Umfang an einem Systemsammelleitung-Nur-Lesespeicher auf der Karte eines Zentralprozessoreinheit-Hfloduls, für einzelne Reihenbitmuster-Änderungen über eine Systemsammelleitung an dem Zentralprozessoreinheit-IYlodul, gekennzeichnet durch

a) eine programmierbare Nur-Lesespeichereinrichtung, die tuirkungsmäßig an die Systemsammelleitung angekoppelt ist, zur Speicherung von Befehlskode für die Übertragung auf Befehl zu dem Zentralprozessoreinheit-Modul und

b) eine Adressen-Dekodereinrichtung, die u/irkungsmäßig derart gekoppelt ist, daß sie Adressensignale über die Systemsammelleitung

8 09840/0691 ORIGINAL INSPECTED

aus dem Zentralprozessoreinheit-Rlodul empfängt, für den Zugriff zu Befehlskode aus der programmierbaren Nur—Lesespeicherainrichtung als einzelne Reihenbitmuster-Anderungen an dem auf der Karte befindlichen ROM.

71. Speichersystem nach Anspruch 70, dadurch gekennzeichnet, daß die Adressen-Dekodereinrichtung ferner folgende Elemente enthalt:

a) eine Lrstes-Niueau-Dekodiereinrichtung zur Unterteilung des programmierbaren Nur-Lesespeichers in eine vorbestimmte endliche Anzahl won Stellen, und welche einen ersten Teil der Adresse auf der Systemsammelleitung empfangt, zum Auswählen einer einzelnen Stelle aus der Gruppe von Stellen durch Erzeugung einer Pseudoadresse dafür, und

b) eine Zweites-Niveau—Dekodiereinrichtung, die die Pseudoadresse aus der Zweites-Niveau-Dekodiereinrichtung empfängt, zum Hinzeigen auf eine besondere Gruppe als Untergruppe der ausgewählten Stelle, und luelche einen zweiten Teil der Adresse auf der Systemsammelleitung empfängt, zum Identifizieren eines Byte—Anzeigers für ein n.ultibyte-Segment der besonderen Gruppe.

Ί7. Speichersystem nach Anspruch 71, dadurch gekennzeichnet, daü die Zweites-Niueau-Dekodiureinrichtung der Adressen-Dekodereinrichtung ferner eine Einrichtung enthält, die einen dritten Teil der Adresse auf der Systemsammelleitung empfängt, zum Hinzeigen auf ein einzelnes Byte, das aus dem lYlultibyte—Segment aer besonderen Gruppe auszuwählen ist.

809840/069 1