DE2806889A1

DE2806889A1 - Phasen-inkrementwandler

Info

Publication number: DE2806889A1
Application number: DE19782806889
Authority: DE
Inventors: Francis A Fluet
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1977-02-18
Filing date: 1978-02-17
Publication date: 1978-08-24
Also published as: GB1593140A; BE864080A; CA1125918A; IT1104427B; JPS53102786A; JPS6232809B2; IT7841525A0; FR2381419A1

Description

Die Erfindung betrifft einen Phasen-Inkrementwandler mit Einrichtungen zur Erzeugung eines impulsfärmigeri Phasenrückkopplungssignals, welches eine Funktion einer Phasenverschiebung bezüglich eines Bezugspunktes ist.

Es gibt viele Anwendungsfälle, bei welchen die Umwandlung einer Winkelverstellung in eine digitale Information wünschenswert bzw. gefordert wird. Bei der Anwendung für numerische Steuerungen wird beispielsweise die Winkelvers teilung eines Drehreglers in eine binäre Schreibweise umgewandelt und Impulse erzeugt, die eine Funktion dieser Winkelverstellung der Welle des Drehreglers sind. In der Regel werden herkömml iche Phasen-Inkrementwandler in der Form verwendet, daß diese die gewünschte Funktion in Form einer oszillatorgesteuerten Analogspannung geben, wobei jedoch ein sehr großer Unterhalt- und Wartungsaufwand und eine sorgfältige Handhabung für das Erreichen und Erhalten einer hohen Genauigkeit notwendig ist.

Der Erfindung liegt die Aufgabe zugrunde, einen Phasen-Inkrementwandler zu schaffen, der diese Nachteile überwindet und bei hoher Zuverlässigkeit (FS/mü) _A , auch

809834/0748

FLEUCHAUS & WEHSER

^ . / I WSlllP-1732

^¹'¹'' / Unsef Zeichen:

auch eine sehr hohe Genauigkeit hat.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß Impulsfrequenzvervielfacher von den Phasenrückkopplungsimpulsen beaufschlagbar sind, und Zweirichtungsimpulse erzeugen, welche an einen Phasennacblaufzähler und ein Phasenfehlerregister anlegbar sind, um diese auf den Zählzustand 0 in Übereinstimmung mit der Vorderflanke des Phasenrückkopplungssignals zu bringen, wobei das Vorzeichen und die Anzahl der Zweirichtungsimpulse eine Funktion der zuwachsenden Phasenverstellung ist.

Weitere Ausgestaltungen der Erfindung sind Gegenstand von weiteren Ansprüchen.

Mit Hilfe der Erfindung läßt sich in vorteilhafter Weise das die Winkelverstellung kennzeichnende Phasenrückkopplungssignal in ein binäres Signal umwandeln, das eine Funktion der zuwachsenden Phasenverstellung ist.

Die Vorteile

Ö09834/074B

FLEUCHAUS & WEHSER

*"f . " . .- · S·-' _UB»_rairt-:WSlllP-1732

Die Vorteile und Merkmale der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:

Fig. 1 das Blockdiagramm eines Phasen-Inkrementwandlers

gemäß der Erfindung und dessen Verwendung für eine numerische Steuerung;

Fig. 2 ein vereinfachtes Blockdiagramm eines Phasennachlauf-

zählers der Schaltung gemäß Fig. 1;

Fig. 3 eine tabellarische Auflistung zur Erläuterung der

Phasennachlauf zählfrequenz;

Fig. 4 ein Schaltdiagramm des Phasennachlaufzählers gemäß

Fig. 3;

Fig. 5 eine Adressentabelle mit den zugeordneten Ausgangs -

Signalen eines ROM-Speichers des Phasennachlaufzählers gemäß Fig. 4;

Fig. 6 das Blockdiagramm eines Phasenfehlerregisters , eines

Impulsfrequenzvervielfachers sowie eines Fortschalt-Flip-Flops, wie sie bei der Ausführungsform gemäß Fig. 1 Verwendung finden;

Fig. 7 das Blockdiagramm einer Logikschaltung zur Erzeugung

von Voreinstellsignalen, Fortschaltsignalen und Verzögerungs-Signalen für die ROM-Adressen.

In Fig. 1 ist ein Phasen-Inkrementwandler 10 gemäß der Erfindung in der Anwendung zur numerischen Steuerung einer Werkzeugmaschine dargestellt. Bei die^ßjtj ^Ter.kzeugmaschine 12 kann z.B. der Aufspann -

tisch

FLEUCHAUS & WEHSER

S«Mi» ·Ό

■&■

Unser Ze.chen: WSl IIP-1732

tisch über ein Getriebe 14 verstellt werden, welches von einem Motor aus angetrieben ist. Ein Rechner 18 steuert den Motor 16 entsprechend den gewünschten Steuerschritten über einen Verstärker 20 an.

Ein mit dem Bezugszeichen 22 gekennzeichneter Drehtransformator bzw. Drehregler RCT ist mit seiner Rotorwelle an ein Präzisionsgetriebe 24 angeschlossen und wird mit einer Winkelverstellung -Q- beaufschlagt, die eine Funktion der linearen axialen Verschiebung der Führungsmutter der Werkzeugmaschine 12 ist. Das Ausgangs signal an den Klemmen R₁R₀ des Rotors des Drehreglers 22 wird zum Phasen-Inkrementwandler 26 übertragen.

Die Statorwicklungen S₁S und SS des Drehreglers 22 werden von

Xo Ci Q

Sinusschwingungen beaufschlagt, die um 90 gegeneinander phasenverschoben sind. Eine genaue 90 -Phasenlage der beiden Sinusschwingungen zueinander ist von Wichtigkeit.

Diese Sinusschwingungen können in beliebiger Weise erzeugt werden, solange die notwendige Phasenverschiebung gewährleistet ist. Von Vorteil hat sich ein Impulsbreitenmodulationsverfahren erwiesen, wie es durch den Aufsatz "Reduce Static Inverter Weight and Cost by Harmonic Neutralization" von P.W. Koetsch in der Veröffentlichung "EDN" vom 15. Jan. 1971 beschrieben wurde. Die impulsbreitenmodulierten Sinusschwingungen PWMSIN und Kosinus schwingung PWMCOS werden über Treiberstufen 28 und 30 an die Statorwicklungen des Drehreglers angelegt.

Um das phasenkodierte Positionsmaß zu erhalten, werden die beiden Statorwicklungen S₁ S und S₉ S des Drehreglers 22, die physikalisch derart gewickelt sind, daß die erzeugten Flußvektoren räumlich um 90 zueinander verschoben sind, mit den Wechselstromsignalen feststehender

Frequenz

809834/0748

FLEUCH AUS & WEHSER

S,.ro / -j unser Zeichen: WSl IIP-1732

• τ *

Frequenz, und identischer Amplitude PWMSIN und PWMCOS erregt, die eine zeitliche Phasenverschiebung zueinander haben. Das resultierende Ausgangssignal der Rotorwicklung R₁R₀ ist ein Wechselstromsignal mit

-L Ct

konstanter Amplitude, dessen Phasen bezogen auf eines der Weehselstromerregersignale linear proportional der Winkelverstellung der Rotorwelle des Drehreglers 22 ist.

Das Aus gangs signal des Drehreglers 22 ist eine komplexe Schwingung mit einer Vielzahl von Harmonischen, welche für eine Rechteckschwingung eigentümlich sind und zusätzlich von der Nichtlinearität des Drehreglers 22 selbst herrühren. Es besteht jedoch nur ein Interesse an der Grundschwingung mit konstanter Amplitude und der Nominalfrequenz von 20.00 Hz, die der Drehung der Rotorwelle entsprechend verläuft, d. h. wenn eine Synchronisierung auf die Sinuswelle gegeben ist, ergibt sich eine voreilende oder nacheilende zeitbezogene Phasenverschiebung entsprechend der Drehung der Rotorwelle in der einen oder der anderen Richtung. Dies ist mit Hilfe des Null-Durchganges der Sinuswelle feststellbar.

Das Aus gangs signal des Drehreglers 22 wird einem Differentialverstärker 32 und dann einem Filter 34 zugeführt. Die Rotorwicklung mit den Anschlüssen R R ist über die Leitungen RESFBl und RESFB2 an den

J. Ci

Differentialverstärker angeschlossen, wobei das Ansteuersignal aus der Differenzspannung an den beiden Klemmen besteht. Die Signale werden zur Gleichtaktunterdrückung und zur Skalierung auf die richtige Amplitude für das Filter 34 über den Differentialverstärker 32 übertragen. Das Filter 34 unterdrückt die hohen Harmonischen, die in dem phasenkodierten Signal enthalten sind. Durch die Erregung wird effektiv ein Flußvektor im Drehregler 22 erzeugt, der mit 2000 Umdrehungen pro Sekunde umläuft.

Das Aus gangs signal des Filters wird an einen Nulldurchgangdetektor ZCD und an eine Synchronisationssehaltung 36 übertragen. In dieser

809834/0748 Schaltung

FLEUCHAUS & WEHSER

Patentanwälte /. O O 6 O 8 S

UnserZeichen: WS111P-I732

Schaltung werden die Phasendaten von der Grundschwingung gewonnen und in digitale Signale umgewandelt. Diese digitalen Signale werden mit dem Systemtakt synchronisiert, der die Quantifizierung der an sich mit der Wellenposition des Drehreglers kontinuierlich ändernden Phase vollendet. Das ausgefilterte Signal wird über den Nulldurchgangdetektor 36 deshalb übertragen, da man nur an einer Rechteckwelle, und zwar nur an der Phase und nicht an der Amplitude des Signals interessiert ist.

Das rechteckförmige synchronisierte Phasenrückkopplungssignal (FBPS) wird mit dem Aus gangs signal des Phasennachlaufzählers 38 verglichen, um einen digitalen Phasenfehler zu ermitteln, der als binäre Zahl die Amplitude und die Richtung des Phasenfehlers kennzeichnet. Diese Messung wird mit Hilfe der Vorderkante des synchronisierten digitalen Impulses ausgeführt, mit welcher der Inhalt des freilaufenden Phasennachlaufzählers 38 abgetastet wird. Wie noch erläutert wird, ist dieser Phasennachlauf zähler 38 mit einem Spezialcode verschlüsselt, was mit Hilfe eines ROM-Speichers und einiger Zähler ausgeführt wird. Dieser Spezialcode ist derart angeordnet, daß, wenn immer der Phasennachlauf zähler 38 und das Phasenrückkopplungssignal in Phase ist, der Inhalt des Phasennachlaufzählers 38 den Wert 0 hat. Wenn der Phasennachlauf zähler 38 hinter der Rückkopplungs phase vom Drehregler nacheilt, werden Voreilimpulse zum Phasennachlaufzähler 38 hin ausgesandt, um die Phase wieder in Übereinstimmung zu bringen. Im Gegensatz dazu, werden, wenn immer der Phasennachlaufzähler 38 der Rückkopplungsphase vom Drehregler vorauseilt, Verzögerungsimpulse an den Phasennachlaufzähler abgegeben, um diesen langsamer laufen zu lassen. Die Anzahl der Beschleunigungsimpulse bzw. der Verzögerungsimpulse, welche an den Phasennachlaufzähler abgegeben werden, ist eine von dem Umfang der Verstellung der Welle des Drehreglers abhängige Funktion.

Mit dem

809834/0741

FLEUCHAÜS & WEHSER

Patentanwälte 2^06889

rt

Mit dem Phasennaehlaufzähler 3S ist ein Phasenfehlerregister 4o verbunden. Wenn das synchrone Phasenrückkopplungssignal das Phasenfehlerregister abtastet, repräsentiert der Inhalt des Registers die Amplitude des Phasenfehlers zum Zeitpunkt der Abtastung, Der Registerinhalt wird auch als Phasenfehler PHER bezeichnet. Dieser Phasenfehler PHER wird zum Impulsfrequenzvervielfacher PRM und an eine Synchronisier schaltung 42 angelegtj um ein Signal zu erzeugen, dessen Frequenz proportional der Amplitude des Phasenfehlers PHER ist. Diese Frequenz in Verbindung mit dem Vorzeichen des Phasenfehlers PHER erzeugt entweder Vorwärts zählimpulse CTUP oder Rückwärts zählimpulse CTDN, die den Phasennaehlaufzähler 38 entsprechend beeinflussen und eine Phasenvoreilung ADV oder eine Phasenverzögerung RET bewirken, indem sie zwei Zielvorgänge für eine Taktperiode auszählen oder im selben Zählzustand für zwei Taktperioden verbleiben. Auf diese Weise wird die Phase des Phasennachlauf zählers 38 durch die Zählimpulse auf die Phase des Rückkoppiungssignals vom Drehregler nachgezogen. Wenn dabei der Phasenfehler um 10 Zählschritte nacheilt, sendet der Impulsfrequenzvervielfacher 42 entsprechend zehn Phasenvoreilimpulse CTUP aus, um die Phasenübereinstimmung mit dem Phasennaehlaufzähler 38 herzustellen. Diese Impulse werden jedoch nicht auf einmal ausgesendet, sondern gleichmäßig über den Zeitraum zwischen zwei Abtastungen durch das synchrone Phasenrückkopplungs signal FBPS verteilt. Mit anderen Worten werden zehn Zählimpulse in gleichmäßiger zeitlicher Verteilung zwischen die Zeitpunkte eingeschoben, in welchen die Vorderkanten des synchronisierten Phasenrückkopplungs signals FBPS vom Signalniveau 0 auf das Signalniveau 1 übergehen, wie dies in Fig. 1 mit χ bezeichnet ist.

Die Vorwärts zählimpulse und ebenso auch die Rückwärts zählimpulse werden an einen Deltapositionszähler 44 (DELPOS) und an einen ■&-Zähler 46 übertragen, welche die Impulse aufspeichern. Der aufgespeicherte Amplituden-

wert

809834/0743

FLEUCHAUS* WEHSER 9 ö HKQQQ

Patentanwälte /OÜDOOJ

UnserZe.chen: WS111P-1732

• AO ·

wert dieser Zähler 44 und 46 wird in einen Rechner 18 eingelesen, sobald dieser von einem Signal einer Steuerlogik 48 angesteuert wird. Die Steuerlogik 48 wird ihrerseits von den Eingangs/Ausgangssignalen vom Rechner 18 gesteuert und liefert unter anderem die Signale für das Auslesen und das Rückstellen des DeltapositionsZählers 44. Sobald ein Signal an die Steuerlogik 48 vom Rechner 18 aus übertragen wird, erfolgt das Auslesen des Registers des Deltapositionszählers 44, d.h. ein 16-Bit-Wort wird von dessen Register an einen Akkumulator im Rechner 18 übertragen und gleichzeitig wird der Deltapositionszähler 44 auf 0 zurückgestellt. Dieser Rechner 44 liefert eine Zuwachsangabe, welche anzeigt, wie weit sich der Drehregler 22 verschoben hat seit der letzten Ablesung. Der Deltapositionszähler 44 sammelt die Impulse bis der Rechner 18 die Signale ausliest und diesen dann zurückstellt, um den nächsten Zyklus zu beginnen.

Der -Θ-Zähler 46 wird nur zurückgestellt beim Einschalten der Stromversorgung, wenn er mit dem elektrischen O-Wert des Drehreglers 22 synchronisiert wird. Er liefert seine Information an den Rechner 18, nach dem Empfang eines entsprechenden Signals von der Steuerlogik Der -Ö-Zähler 46 zeigt die absolute Drehposition der Welle wä hrend einer Umdrehung um 360 an. Daher ist aufgrund der Position dieses ■&-Zählers 46 die Drehposition der Welle des Drehreglers zwischen 0 bis 360 bekannt. Der Rechner 18 folgt der Anzahl der Umdrehungen, er das Register des ■& -Zählers 46 abtastet.

Der Phasennachlauf zähler 38 ist in Fig. 2 schematisch dargestellt und umfaßt einen ROM-Speicher 50, eine Vielzahl von Flip-Flops 52 und zwei vorwärts und rückwärts zählende 4-Bit-Zähler 54, 56.

Das Aus gangs signal des Phasennachlauf Zählers 38 besteht aus elf Bits K, A, B, C, D, E, F, G, H, I, J, wobei K das Vorzeichenbit ist, A das Bit mit der geringsten Wertigkeit und J das Bit mit der größten Wertigkeit.

Der

809834/0748

FLEUCHAUS & WEHSER

Patentanwälte 2 B Q 6 #8 9

Unser Zeichen: WSl IIP-1732

Der ROM-Speicher 50 und die Flip-Flops 52 steuern den Phasennaehlaufzähler 38 durch die einzelnen Schaltzustände.

Die Bits A bis J haben eine gewichtete Amplitude, wie dies aus Fig. 2 hervorgeht. Da es sich um eine binäre Sehreibweise handelt, kann der Zähler von 0 bis 1024 in jeder Richtung durch zweimal 1024 = 2048 Zustände zählen.

Es werden jedoch nur 2000 Zustände benötigt, so daß der Zähler beim Erreichen von +0 auf -1 und beim Erreichen von -1000 auf+999 zurückgestellt wird. Dieses wird mit Hilfe des ROM-Speichers 50 vorgenommen, der von den Bits K, A, B und zwei weiteren Bits, nämlich einem Verzögerungs- oder Änfangsbit, und einem Beschleunigungs- oder Anfangsbit adressiert wird.

Der Anfangs- bzw. Vor einstellzustand ergibt sich unter Bezugnahme auf Fig. 3r wie folgt. Wenn der Zähler zählt, identifiziert das K-Bit die Richtung des Zählvorganges. Wenn z.B. die Zählfolge die Werte+7, +6, +5, +4 USW, durchläuft, ist K=O. Wenn die Zählfolge die Werte

-I, -2, -3 usw. durchläuft, ist K =1. Der ROM-Speicher 50 kennt auch die Adressen A (A-Bit) A (B-Bit) +A (VerzSgerungs- oder Anfangs-

XJ X O

bit) und A (Beschleunigungs- oder Anfangsbit). Von der Logikschaltung, die im Zusammenhang mit Fig. 7 erläutert wird, werden, wenn die Anfangsbedingungen angenähert werden (d. h. -1 und+999), die Adressen A und A in Form logischer 1 geliefert. Dasselbe logische Signal tritt auch auf, wenn beide Zustände angenähert werden, jedoch sind diese beiden Zustände numerisch weit genug auseinander, so daß keine Zweideutigkeiten auftreten. Der ROM-Speicher 50 ist derart programmiert, daß, wenn K=O ist und eine Anfangsbedingung angezeigt wird, der Zähler mit Zählen weiterfährt bis A = 0 und B=O ist, d.h. der ROM-Speicher 50 gibt nun die entsprechenden Ausgangssignale und der

Zähler

809834/0748

FLEUCH AUS & WEHSER

Unser zeichen: WS111P-1732

Zähler befindet sich im Zustand -1. Wie man aus Fig. 3 entnehmen kann, entspricht der Zustand -1 gleich dem Zustand +1 mit der Ausnahme, daß das Vorzeichenbit sich geändert hat und K nunmehr gleich +1 ist. In entsprechender Weise befindet sich der Zähler auf K = I₅ wenn die Voreinstellung auf+999 wünschenswert ist, wobei A und A wie zuvor erwähnt, einer

ο 4

logischen 1 entsprechen und wenn A = Oj B=O ist, liefert der ROM-Speicher das korrekte Ausgangssignal und der Zähler läuft in den Zustand +999 , womit K den Wert 0 annimmt. Auch hier entspricht der Zustand +999 dem Zustand -999 mit der Ausnahme, daß sich das Vorzeichenbit geändert hat.

Wenn der Phasennachlaufzähler 38 und das synchrone Phasenrückkopplungssignal FBPS phasengleich sind, ist der Inhalt des Phasennachlaufzählers 0. Hat der Phasennachlaufzähler 38 eine zum Phasenrückkopplungssignal nachlaufende Phase, dann werden Beschleunigungsimpulse zum Phasennachlaufzähler 38 abgegeben, damit dieser in Phasengleichlauf kommt. Entsprechend werden, wenn der Phasennachlaufzähler 38 dem Phasenrückkopplungssignal vorauseilt, Impulse an den Phasennachlaufzähler abgegeben, um diesen zu verzögern und dadurch in Phasengleichlauf zu bringen. Die Beschleunigungs- und Verzögerungsbedingungen sind in Fig. ebenfalls dargestellt. Wenn ein Beschleunigungssignal an den Zähler 38 abgegeben wird, überspringt dieser einen Zustand und geht in den nächstfolgenden Zustand. Wenn dagegen ein Verzögerungssignal an den Zähler 38 abgegeben wird, verbleibt dieser in demselben Zustand und geht nicht in den nächsten Zustand über. Die Anzahl der Beschleunigungsimpulse und der Verzögerungsimpulse, welche an den Phasennachlaufzähler 38 abgegeben werden, ist eine Funktion der Winkelverstellung der Rotorwelle des Drehreglers 22.

Der Phasennachlaufzähler 38 ist in Fig. 4 im Detail dargestellt, die in Fig. 2 als Flip-Flop 52 gekennzeichnete Schaltung umfaßt die Schaltungen 58, 60, 62, 64 und 66 gemäß Fig. 4.

809834/074« —

FLEUCH AUS & WEHSER

- , l/ . , .„ WS111P-1732

biMlü J-^J >f"9 Unser Zeichen:

Der ROM-Speicher 50 ist derart programmiert, daß er definierte Ausgangssignale Ql.. . Q7 abgibt, wenn er an den Adresseneingängen A Al A , A und A4 beaufschlagt wird. Während eines normalen Zählvorgangs sind die Adresseneingänge AA mit Null beaufschlagt. Wenn eine Anfangseinstellung in den Zustand -1 oder +999 erfolgt, liegen beide Adresseneingänge A und A auf einer logischen 1. Bei einem Beschleunigungso 4

impuls nehmen die Adresseneingänge A den Wert 1 und A den Wert 0 an,

ά Ί

wogegen bei einem Verzögerungsimpuls diese Werte umgekehrt werden, i. h. A den Wert 0 und A den Wert 1 annimmt.

ο 4

Die Werte an den Ausgängen Q₁ bis Q des ROM-Speichers 15 sind in Fig. dargestellt. Vom Ausgang Q. wird ein Zähl-Vorbereitungssignal CTEN an den Zähler 54 geliefert, wogegen am Ausgang Q das Richtungssignal DN zur Verfügung steht, welches für DN = 0 eine ansteigende Zählung und für DN = 1 eine absteigende Zählung kennzeichnet. Die Ausgangssignale

Q- und Q„ kennzeichnen als nächsten Zählschritt eine ansteigende Zählung ο ι

CTUP bzw. als nächsten Zählschritt eine absteigende Zählung CTDN. Diese Signale werden an die Treiberschaltung 68 gemäß Fig. 6 angelegt.

In Fig. 6 ist das Phasenfehlerregister 40, der Impulsfrequenzvervielfacher 42 sowie die Beschleunigungs- und Verzögerungs-Flip-Flops 70 dargestellt. Das Phasenfehlerregister 40 speichert alle 11 Bits vom Phasennachlaufzähler 38 gemäß Fig. 4 zu dem Zeitpunkt , zu welchem das synchronisierte Phasenrückkopplungssignal FBPS vom Wert 0 auf den Wert 1 geht. Infolge der speziellen Zählfrequenz des Phasennachlauf Zählers 38 enthält der sich im Phasenfehlerregister 40 ergebende Inhalt sowohl die Amplitude als auch das Vorzeichen der Zahl der erforderlichen ansteigenden bzw. absteigenden Zählschritte, um den Phasennachlauf zähler 38 in Synchronismus mit dem Phasenrückkopplungssignal FBPS durch Beschleunigung bzw. Verzögerung zu bringen.

Der Frequenz-

FLEUCHAUS & WEHSER

Unser Zeche WSl IIP-1732

Der Frequenzvervielfacher 42 erhält die Bit-Eingänge A bis J. Das K-Bit des Phasenfehlerregisters wird mit PHERPL identifiziert und an den Flip-Flop 70 angelegt.

Die erforderliche Anzahl von Impulsen wird nicht kurzfristig erzeugt, sondern gleichmäßig auf den Zeitraum ausgebreitet vor dem Ansteigen der Vorderkante des Phasenrückkopplungssignals FBPS vom Signalwert 0 auf den Signalwert 1, d.h. über den Zeitraum der 500 Mikrosekunden zwischen den Vorderflanken des 200Π Hz-Signals.

Der Impulsfrequenzvervielf acher 42 besteht aus einem binären Zähler, der mit einer Vielzahl von Gattern verbunden ist, und zwar je ein Gatter für jede Stufe. Die einzelnen Ausgänge sind in Fig. 6 gekennzeichnet, z.B. die Kennzeichnung 1/16 bedeutet, daß eines aus 16 Signalen an diesem Gatter abgegeben wird. Entsprechend bedeutet 1/32,daß eines aus 32 Signalen an diesem Gatter ausgangsseitig zur Verfügung steht. Entsprechendes gilt für die übrigen Gatter. Die Ausgangsfrequenz fo des Impulsfrequenzvervielfachers ist

fo = 4 MHz χ

4096

Dabei bedeutet PHER die Phasenfehler amplitude. Wenn somit die Phasenfehleramplitude 1 ist, nimmt die Frequenz fo etwa den Wert 2000 Hz an, d.h. 1 Impuls in 500 Mikrosekunden zwischen den Vorderflanken des Phasenrückkopplungssignals FBPS.

Obwohl zehn Bits verwendet werden für die PHER-Amplitude, finden normalerweise die höheren Amplitudenbits nur Verwendung, wenn anfänglich der Phasennachlaufzähler 38 synchronisiert wird.

Jeder

809834/0748

FLEUCHAUS & WEHSER

Unser Zeichen: WSlllP-1732

• /15·

Jeder Impuls fo vom Impulsfrequenzvervielfacher 42 stellt eine Forderung zum Beschleunigen oder Verzögern des Phasennachlaufzählers dar. Der Flip-Flop 70 umfaßt zwei -D-Flip-Flops 72 und 74, die als Puffer während der geforderten Änderung des Phasennachlaufzählers 38 dienen, bis der richtige Zustand des Phasennachlaufzählers 38 zuläßt, daß der Vorwärtszählimpuls CTUP oder der Rückwärts zählimpuls CTDN die Rückstellung der Flip-Flops zuläßt.

Für den Phasenwinkel + ist PHERPL = - (0). Wenn ein Taktimpuls ankommt, ist der Beschleunigungsimpuls = I₁ d.h. im Flip-Flop 72 hat der Ausgang Q den Wert 1 und der Ausgang Q den Wert 0. Zur selben Zeit ist der Verzögerungsimpuls = 0, d.h. im Flip-Flop 74 hat der Ausgang Q den Wert 0 und der Ausgang Q den Wert 1.

Für den Phasenwinkel + ist PHERPL = + (1). Wenn ein Taktimpuls ankommt, hat der Verzögerungsimpuls den Wert 1 und der Beschleunigungsimpuls den Wert 0. Der Flip-Flop 74 nimmt am Ausgang Q den Wert und am Ausgang Q den Wert 0 an. Im Flip-Flop 72 liegt am Ausgang Q der Wert 1 und am Ausgang Q der Wert 0. Wenn ein Vorwärtszählimpuls CTUP und ein Rückwärtszählimpuls CTDN erscheint, werden die beiden Flip-Flops 72 und 74 zurückgestellt.

Das Beschleunigungssignal und das Verzögerungssignal werden an die logische Schaltung gemäß Fig. 7 angelegt. Dabei liegt der Beschleunigungs impuls am ODER-Gatter 76 und der Verzögerungsimpuls am ODER-Gatter 78. Die acht Bits CDEFGHI und J werden an die Dekodier logik 80 angelegt, deren Ausgangssignale PRESET -001 und +999 an die ODER-Gatter 76 und 78 ebenfalls angelegt werden. Ausgangsseitig liegen die ODER-Gatter an den ROM-Speicher 50 des Phasennachlaufzählers

Die Dekodierlogik 80 hat an beiden Ausgängen PRESET -001 und +999

den Signal -

809834/0748

FLEUCHAUS & WEHSER

.Jfo. _{UnserZeichen:} WSlllP-1732

den Signalwert 1, so daß ausgangsseitig an den ODER-Gattern 76 und 78 ebenfalls eine 1 für das Beschleunigungssignal und das Verzögerungssignal erscheint, wenn beide Eingänge mit einer 1 beaufschlagt werden.

Patentansprüche

809834/0748

ι Lee

Claims

Patentansprüche

Phasen-Inkrementwandler mit Einrichtungen zur Erzeugung eines impulsformigen Phasenrückkopplungssignals, welches eine Funktion einer Phasenverschiebung bezüglich eines Bezugspunktes ist, dadurch gekennzeichnet, daß Impulsfrequenzvervielfacher (42) von den Phasenrückkopplungs impuls en (FBPS) beaufschlagbar sind, und Zweirichtungsimpulse erzeugen, welche an einen Phasennachlauf zähler (38) und ein Phasenfehlerregister (40) anlegbar sind, um diese auf den Zählzustand 0 in Übereinstimmung mit der Vorderflanke des Phasenrückkopplungs signals zubringen, wobei das Vorzeichen und die Anzahl der Zweirichtungsimpulse eine Funktion der zuwachsenden Phasenverstellung ist.
2. Phasen-Inkrementwandler nach Anspruch I₁ dadurch gekennzeichnet, daß der mit dem Zweirichtungsimpuls eingangsseitig beaufschlagte Phasennachlauf zähler (38) ausgangsseitig mit dem Phasenfehlerregister verbunden ist, an welches das Phasenrückkopplungssignal (FBPS) angelegt wird, um die funktionelle Abhängigkeit des Registerinhaltes von der zuwachsenden Phasenverstellung herzustellen.
3. Phasen-Inkrementwandler nach Anspruch 2, dadurch gekennzeichnet, daß der die Zweirichtungsimpulse erzeugende Impulsfrequenzvervielfacher (42) eingangs seitig mit dem Inhalt des Phasenfehler-

8U9834/G748

ORIGINAL INSPECTED

FLEUCHAUS & WEHSER

WSlllP-1732

registers (40) beaufschlagt wird und ausgangsseifig die Zweirichtungsimpulse abgibt.
4. Phasen-Inkrementwandler nach Anspruch 3, dadurch gekennzeichnet, daß die Frequenz (fo) der Zweirichtungsimpulse den folgenden Wer' hat:

Taktfrequenz χ binärer Fehler
Gesamtzahl der binären Zustände
5. Phasen-Inkrementwandler nach Anspruch 1, dadurch gekennzeichnet, daß der Phasennachlauf zähler einen ROM-Speicher (50) sowie weitere Zähler (52, 54, 56) umfaßt, daß der ROM-Speicher eingangsseitig mit den Zweirichtungsimpulsen ansteuerbar ist und ausgangsseitig die Zähler des Phasennachlauf Zählers ansteuert, deren Ausgangssignale zusammen mit dem Phasenrückkopplungssignal an das Phasenfehlerregister angelegt werden, dessen sich einstellender Zählzustand eine Funktion der zuwachsenden Phasenverstellung ist.

809834/0748