DE2805770B1 - Adressierschaltung fuer integrierte Halbleiterbausteine - Google Patents
Adressierschaltung fuer integrierte HalbleiterbausteineInfo
- Publication number
- DE2805770B1 DE2805770B1 DE19782805770 DE2805770A DE2805770B1 DE 2805770 B1 DE2805770 B1 DE 2805770B1 DE 19782805770 DE19782805770 DE 19782805770 DE 2805770 A DE2805770 A DE 2805770A DE 2805770 B1 DE2805770 B1 DE 2805770B1
- Authority
- DE
- Germany
- Prior art keywords
- bit
- word
- lines
- connection
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 239000011159 matrix material Substances 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19782805770 DE2805770B1 (de) | 1978-02-10 | 1978-02-10 | Adressierschaltung fuer integrierte Halbleiterbausteine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19782805770 DE2805770B1 (de) | 1978-02-10 | 1978-02-10 | Adressierschaltung fuer integrierte Halbleiterbausteine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2805770B1 true DE2805770B1 (de) | 1979-07-05 |
| DE2805770C2 DE2805770C2 (enExample) | 1980-03-20 |
Family
ID=6031677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782805770 Granted DE2805770B1 (de) | 1978-02-10 | 1978-02-10 | Adressierschaltung fuer integrierte Halbleiterbausteine |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2805770B1 (enExample) |
-
1978
- 1978-02-10 DE DE19782805770 patent/DE2805770B1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE2805770C2 (enExample) | 1980-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69520665T2 (de) | Anordnung von nichtflüchtigen EEPROM,insbesondere Flash-EEPROM | |
| DE3889097T2 (de) | Halbleiterspeicheranordnung. | |
| DE3855337T2 (de) | Halbleiterspeichergerät mit verbessertem Redundanzschema | |
| DE2646163C3 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
| DE68923505T2 (de) | Halbleiterspeicheranordnung. | |
| DE3906895C2 (enExample) | ||
| DE69619794T2 (de) | Speicherzelle zum lesen und schreiben einer registerbank | |
| DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
| DE2058698A1 (de) | Datenspeichersystem | |
| DE69020384T2 (de) | Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher. | |
| DE3724509A1 (de) | Dynamischer ram | |
| DE4122829A1 (de) | Halbleiterspeichereinrichtung | |
| DE69426355T2 (de) | Umfangreiche Datenbusarchitektur | |
| DE69228399T2 (de) | Speicherzellenmatrix der Multiporthalbleiterspeicheranordnungstype | |
| DE4132831C2 (de) | Halbleiterspeichervorrichtung | |
| DE3618136C2 (enExample) | ||
| DE19756929B4 (de) | Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe | |
| DE4243611B4 (de) | Testmodusschaltung für eine Speichervorrichtung | |
| DE3921404C2 (de) | Elektrisch löschbarer, programmierbarer Speicher mit freischwebendem Gate und Verfahren zum Auslesen desselben | |
| EP0286852B1 (de) | Schaltungsanordnung und Verfahren zum Testen von Speicherzellen | |
| DE10020554B4 (de) | Halbleiterspeicherbauelement mit Spaltenauswahlschaltung und Aufbauverfahren hierfür | |
| DE19944738C2 (de) | Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen | |
| DE10261327A1 (de) | Kompensation überkreuzter Bitleitungen in DRAMs mit Redundanz | |
| DE2805770C2 (enExample) | ||
| DE10261328A1 (de) | Kompensation überkreuzter Bitleitungen in DRAMs mit Redundanz |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8339 | Ceased/non-payment of the annual fee |