DE2753621A1 - Verfahren und anordnung zur durchfuehrung einer datenuebertragung zwischen prozessoren eines datenverarbeitungssystems - Google Patents

Description

DIPL. ING. HEINZ BARDEHF-E München, l . Dezember 1977 PATENTANWALT iA O *7 £ O C O

Aktenzeichen: Mein Zeichen: P 2562

Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham, Mass.02154
USA

Verfahren und Anordnung zur Durchführung einer Datenübertragung zwischen Prozessoren eines Datenverarbeitungssystems

809823/0796

Beschreibung

Die Erfindung betrifft elektronische Datenverarbeitungssysteme. Zumindest einige der Verarbeitungseinheiten derartiger Datenverarbeitungssysteme werden weitgehend durch Mikroprogramme gesteuert. Die Erfindung bezieht sich insbesondere auf ein Multiprozessor-Datenverarbeitungssystem und insbesondere auf ein Mikroprogramm und die Anordnung, die durch das betreffende Mikroprogramm gesteuert wird, welches einem Prozessor ermöglicht, mit einem anderen Prozessor des Systems in Verbindung zu treten, um den letztgenannten Prozessor zu veranlassen, eine durch den gegebenen Prozessor geforderte Maßnahme auszulösen.

Wenn bei den derzeit von der Anmelderin hergestellten großen Rechnersystemen eine Forderung nach einer Eingabe/Ausgabeoperation, nachstehend als I/0-Operation bezeichnet, vorhanden ist, wird eine Anforderung nach einer derartigen Operation, zuweilen als ein "Verbindungs"-Befehl bezeichnet, von einer zentralen Verarbeitungseinheit, nachstehend als Zentraleinheit CPU genannt, unter der Steuerung des Betriebssystems des Rechnersystems erfolgen, Das Betriebssystem erzeugt über die Zentraleinheit auf die Aufnahme eines Verbindungsbefehls hin eine I/O-Steuerinformation, welche einen Anschluß an einer Systemsteuereinrichtung kennzeichnet, mit der die bei der I/0-Operation zu benutzende periphere Einrichtung verbunden ist. Die Systemsteuereinrichtung erzeugt ein Unterbrechungssignal und benutzt die Abschlußnummer dazu, das Unterbrechungssignal dem die periphere Einrichtung steuernden Prozessor zuzuleiten. Der Prozessor, dem das Unterbrechungssignal auf dessen Aufnahme hin zugeführt wird, erhält die bei der erwünschten Eingabe/Ausgabeoperation zu benutzende erforderliche Information von seinem "Briefkasten", einem bestimmten

809823/0796

Speicherplatz im Arbeitsspeicher des Gesamtsystems.

Bei den gegenwärtigen Datenverarbeitungssystem gibt es acht Anschlüsse an einer Systemsteuereinrichtung, an die ein Unterbrechungssignal auf die Aufnahme eines Verbindungsbefehls hin abgesendet werden kann, so daß ein 3-Bit-Feld in einem Datenwort benutzt werden kann und benutzt wird, um den Anschluß der Systemsteuereinheit zu identifizieren, an den die Unterbrechung abzugeben ist. Die Anschlußnummer identifiziert somit den Prozessor, dem ein Unterbrechungssignal zuzuleiten ist.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, ein Verfahren und eine Anordnung anzugeben, die es einem Prozessor in einem verbesserten Multiprozessor-Datenverarbeitungssystem ermöglichen, mit einem weiteren Prozessor in Verbindung zu treten, und zwar auf das Auftreten eines Instruktionsbefehles und eines Datenwortes hin, welches eine Information abgibt, die den Prozessor bezeichnet, mit dem eine Verbindung herzustellen ist. Der betreffende Instruktionsbefehl und das Datenwort sollen dabei kompatibel mit jenen Befehlen bzw. Datenwörtern sein, die in Rechnern früherer Modelle verwendet worden sind.

Überdies soll ein Mikroprogramm und eine durch das Mikroprogramm gesteuerte Anordnung bereitgestellt werden, wobei ein Ursprungs-Prozessor eines Multiprozessor-Datenverarbeitungssystems vorgesehen sein soll, der auf die Aufnahme einer Ubertragungsanforderung, eines Verbindungssignals, eines Befehls und eines Datenwortes mit einen 3-Bit-Feld, welches den Prozessor bezeichnet und zwar entweder einen Eingabe/Ausgabe-Prozessor oder eine Zentraleinheit, für die die Übertragung zu adressieren ist, geeignete Datenwörter, Befehle und Operanden erzeugt, so daß eine Hauptspeiehersteuereinrichtung eines bezeichneten Hauptspeichers mit dem bezeichneten Prozessor in Verbindung treten kann, um zu bewirken, daß

809823/0796

der betreffende Prozessor ein in Frage kommendes Programm einleitet.

Ferner sollen ein Verfahren und eine Anordnung bereitgestellt werden, die es einem Prozessor ermöglichen, dieses Verfahren und diese Anordnung der Nachrichten- bzw. Datenübertragung selbst zu benutzen, wenn eine entsprechende Forderung dies vorzunehmen vorhanden ist.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Patentanspruch 1 angegebene Erfindung.

Wenn jemals ein Hersteller ein verbessertes Datenverarbeitungssystem entwickelt, besteht eine der verschiedentlich dem Entwurf auferlegten Forderungen darin, mit früheren Systemen des betreffenden Herstellers kompatibel zu sein, so daß Programme und insbesondere Anwendungsprogramme, die in früheren Systemen laufen, ohne eine nennenswerte Neuprogrammierung auch in dem verbesserten System arbeiten. Ein derartiges verbessertes Datenverarbeitungssystem besitzt die Eigenschaft, bis zu maximal acht Prozessoren, Eingabe/Ausgabe-Prozessoren und Zentraleinheits-Prozessoren, zu verwenden, die an dem System angeschlossen sind, so daß eine gegebene Zentraleinheit mit bis zu acht derartigen Prozessoren eine Datenübertragung ausführen kann, da ein Prozessor mit sich selbst eine Datenübertragung vornehmen kann, und zwar auf die Aufnahme eines Verbindungsbefehls in demselben Format wie bei den bekannten Systemen. Das verbesserte Datenverarbeitungssystem besteht in seiner maximalen Konfiguration aus zwei System-Schnittstelleneinheiten (SIU), deren jede acht Anschlüsse aufweist, an die ein Eingabe/Ausgabe-Prozessor oder eine Zentraleinheit angeschlossen sein können. Demgemäß ist ein 3-Bit-Feld in einem Datenwort, welches bei bisher bekannten Datenverarbeitungssystemen imstande war, eindeutig den Anschluß und damit den Prozessor zu kennzeichnen, dem das Ver-

809823/0796

bindungs-Datenübertragungssignal zuzuleiten ist, nicht mehr ausreichend, um die notwendige Information bereitzustellen, die in dem neuen verbesserten Datenverarbeitungssystem erforderlich ist, in das diese Erfindung einbezogen ist.

Während die Anzahl der Prozessoren, an die ein derartiges Datenübertragungssignal ausgesendet werden kann, gleich acht ist - was zumindest theoretisch eindeutig beschrieben werden kann durch ein 3-Bit-Feld - können diese acht Prozessoren jedoch an sechzehn unterschiedlichen Anschlüssen in den Systemschnittstelleneinheiten und an unterschiedliche Typenprozessoren angeschlossen sein; die Eingabe/Ausgabe-Einrichtungen und die Zentraleinheiten in dem neuen System erfordern unterschiedliche Typen von Datenübertragungssignalen. Das 3-Bit-Feld des bekannten Systems reicht nicht mehr aus, um die Informationsanforderungen zu erfüllen, den Anschlußbefehl in den neuen verbesserten Datenverarbeitungssystemen auszuführen.

Anhand von Zeichnungen wird die Erfindung nachstehend an einer bevorzugten Ausführungsform beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm ein verbessertes Mikroprozessor-Datenverarbeitungssystem, dessen Zentraleinheiten die Erfindung einschließen. Fig. 2 zeigt in einem Flußdiagramm ein Verbindungs-Mikroprogramm .

Fig. 3 zeigt in einem Blockdiagramm die Komponenten einer Zentraleinheit, die auf das Auftreten von von dem Mikroprogramm abgeleiteten Steuersignalen hin eine Datenübertragung mit einem anderen Prozessor des Systems einleiten.

Fig. h zeigt das Format eines Teiles eines Reservespeicherbereichs eines Hauptspeichers des Rechnersystems.

Fig. 5 zeigt das Format von Befehlswörtern und Datenwörtern, die in dem Datenverarbeitungssystem gemäß Fig.1 verwendet werden.

809823/0796

Fig. 6 zeigt das Format von Mikrobefehlen, die in einem Verbindungs-Mikroprogramm verwendet werden.

Fig. 7 zeigt das Format eines Steuereinheits-Steuerspeicher-Datenwortes.

Fig. 1 zeigt in einem Blockdiagramm eine maximale Konfiguration hinsichtlich der Prozessoren eines verbesserten Datenverarbeitungssystems 10, in welches die vorliegende Erfindung einbezogen ist. Das Datenverarbeitungssystem weist zwei Systemschnittstelleneinheiten 12a und 12b auf. Jede Systemschnittstelleneinheit 12 weist fünfzehn Anschlüsse auf, die mit A bis K gekennzeichnet sind, zuzüglich von vier zusätzlichen Speicheranschlüssen, einem örtlichen Speicheranschluß 0, (LM ), einem örtlichen Speicheranschluß 1, (LM₁) und zweier Hauptspeicheranschlüsse, in welchen die Hauptspeicher-Steuerfunktion oder Steuereinrichtungen (MMC₀) und (MMC₁) untergebracht sind. An bestimmten Paare von Anschlüssen, wie G und H, und den Anschlüssen E und F kann ein Paar von verriegelten Eingabe/Ausgabe-Prozessoren (IOP/P) 14a,14b,I4c,i4d angeschlossen sein. Bis zu vier Zentraleinheiten I6a,i6b, 16c und I6d, und zwar zwei je Systemschnittstelleneinheit, können an jeweils zwei Anschlüssen der Anschlüsse A, B, C, E, F, G bzw. H der jeweiligen Systemschnittstelleneinheit angeschlossen sein. Die örtlichen Speicher (LM_Q) 18a,18c oder (LM₁) 18b, 18d können an den örtlichen Speicheranschlüssen (LM₀) 20a, 20c und (LM ) 20b, 2Od der jeweiligen Systemschnittstelleneinheit 12 angeschlossen sein, und ein Hauptspeicher (MM_Q) 22a, 22c und (MM₁) 22b, 22d kann an der Hauptspeicher-Steuereinrichtung MMC_Q 24a,24c und MMC₁ 24b, 24d der Systemschnittstelleneinheiten 12a und 12b angeschlossen sein. Jede der Hauptspeicher-Steuereinrichtungen MMC₀ 24a, 24c oder MMC₁ 24b, 24d der Systemschnittstelleneinheiten 12a, 12b weist zwei Anschlüsse auf, und jeder der Hauptspeicher 20a und 20b weist ebenfalls zwei Anschlüsse auf, die über Kreuz miteinander verbunden sind, um das Auftreten einer Datenübertragung

809823/0796

zwischen Einrichtungen und Speichern zu ermöglichen, die an den betreffenden Systemschnittstelleneinheiten 12a angeschlossen sind.

Jede der Hauptspeicher-Steuereinrichtungen MMC_Q 24a, 24c, MMC. 24b, 24d der Systemschnittstelleneinheiten 12a, 12b besitzt neben den Funktionen des Einschreibens von Daten in einen Hauptspeicher MMq 22a, 22c oder MM₁ 22b, 22d und des Lesens von Daten aus einem Speicher MM_Q oder MM₁ auch bestimmte Datenübertragungssteuerungsfunktionen.

Die Datenübertragungen zwischen den Systemschnittstelleneinheiten können von einer Hauptspeicher-Steuereinrichtung, wie MMCq 24a einer Systemschnittstelleneinheit 12a zu dem Hauptspeicher MMq 22c der Systemschnittstelleneinheit 12b erfolgen. Der Speicher MMq 22c nimmt eine Datenübertragung bzw. Übertragung der Nachricht zu einer Hauptspeicher-Steuereinrichtung MMC_Q 24c der Systemschnittstelleneinheit 12b vor. Der Speicher MMCq 24c richtet seinerseits die Datenübertragung auf den gekennzeichneten Anschluß der Systemschnittstelleneinheit 12b, an der ein Prozessor angeschlossen ist, wie beispielsweise der Eingabe/Ausgabe-Prozessor lOP/P 14c oder der Zentraleinheits-Prozessor 16c der Systemschnittstelleneinheit 12b, deren Prozessor die Datenübertragung zugeleitet wird.

Eine Zentraleinheit, wie die Zentraleinheit 1ba, wird im Zuge der Ausführung eines Anwendungsprogramms einen Punkt erreichen, an dem eine Eingabe/Ausgabe-Operation gefordert ist, und zwar in der Weise, daß entweder von einer peripheren Einrichtung in der peripheren Einrichtung gespeicherte Daten hereingebracht werden oder daß eine aus einem Speicher ausgelesene Information zu einer peripheren Einrichtung zu übertragen ist. Wenn die Forderung nach einer Eingabe/Ausgabe-Operation

809823/0796

auftritt oder genereller, wenn irgendein Prozessor eine Datenübertragung mit einem anderen Prozessor, einschließlich sich selbst, benötigt, wird das Betriebssystem des Datenverarbeitungssystems 10 die Übertragung eines Befehls zu einer Zentraleinheit, wie der Zentraleinheit 16a, veranlassen. Der Inhalt des Operationsfeldes des Befehlswortes ist von solcher Art, daß angezeigt oder festgelegt wird, daß ein bestimmter Typ von Datenübertragung auszuführen oder durchzuführen ist. Das Betriebssystem gibt an 16a außerdem ein Datenwort ab, von welchem ein bestimmtes kennzeichnendes Feld den Prozessor kennzeichnen wird, dem das Datenübertragungssignal zuzuführen ist. Die Einzelheiten der Anordnung und des Verfahrens zur Ausführung dieser Vorgänge werden weiter unten noch näher beschrieben werden.

Das den Prozessor kennzeichnende Feld ist ein 3-Bit-FeId, welches an den Stellen niedrigster Wertigkeit des Operanden oder Datenwortes liegt. In Fig. 5B ist das Format eines derartigen Datenwortes veranschaulicht, wobei das den Prozessor kennzeichnende Feld die Bitpositionen 33 bis 35 einnimmt. Aus Fig. 1 kann jedoch ersehen werden, daß es möglich ist, bis zu vier Prozessoren mit jeder der beiden Systemschnittstelleneinheiten 12a, 12b zu verbinden, wobei die betreffenden Prozessoren mit verschiedenen Anschlüssen verbunden sein können, so daß die notwendige Information, die gebraucht wird, um beispielsweise die Zentraleinheit 16b oder den Eingabe/Ausgabe-Prozessor IOP/P I4d eindeutig zu kennzeichnen, dem das Datenübertragungssignal zuzuführen ist, nicht in eindeutiger Weise durch ein 3-Bit-Feld spezifiziert werden kann. Demgemäß ist eine zusätzliche Information erforderlich. Die benötigte zusätzliche Information wird in einem Reservespeicherbereich des Hauptspeichers, wie MMq 22a der Systemschnittstelleneinheit 12a gespeichert. Der in Fig. 4 veranschaulichte

809823/0796

Reservespeicherbereich eines Hauptspeichers ist ein benachbarter Speicherblock, der sich in dem Hauptspeicher 22a lagemäßig befindet, und die in diesem Speicherbereich gespeicherten Datenwörter werden zu dem Zeitpunkt bereitgestellt, zu dem das Datenverarbeitungssystem 10 vor Beginn der Verarbeitung von Anwendungsprogrammen ausgelöst wird.

Um die Verbindungsunktion auszuführen, hat der Prozessor die Adressen in dem Reservespeicher zu erzeugen, um die notwendige Information abzuholen, so daß die Systemschnittstelleneinheit 12a die Datenübertragung zu dem richtigen Prozessor in der richtigen Systemschnittstelleneinheit 12 steuern und den betreffenden Prozessor mit den richtigen Signalen versorgen kann, um diesen zu veranlassen, die gewünschte Funktion einzuleiten. Darüber hinaus ist es für die Zentraleinheit 16a erforderlich, diese Information zu der Hauptspeicher-Steuereinrichtung MMCq 24a der Systemschnittstelleneinheit 12a wieder zu übertragen oder abzugeben. Die Hauptspeicher-Steuereinrichtung MMC_Q 24a der Systemschnittstelleneinheit 12a stellt dann die notwendigen Signale in der Form von Datenwörtern bereit, um sie durch die Systemschnittstelleneinheit 12a zu dem adressierten Prozessor hin zu übertragen. Die Hauptspeicher-Steuereinrichtung 24a erkennt den Datenübertragungsbefehl und die Datenwörter, die ihr als eine spezielle Behandlung erfordernde Wörter zugeführt worden sind. Als Ergebnis veranlaßt die Hauptspeicher-Steuereinrichtung 24a, daß die notwendigen Datenübertragungssignale und die Information den bezeichneten Prozessor IOP/P oder CPU zuzuführen ist, und zwar entweder direkt · wenn der bezeichnete Prozessor an derselben Systemschnittstelleneinheit angeschlossen ist, an der die Hauptspeicher-Steuereinrichtung angeschlossen ist, die den Verbindungsbefehl aufnimmt - oder über einen entsprechenden Hauptspeicher 22a und die Hauptspeicher-

809823/0796

Steuereinrichtung 24c der Systemschnittstelleneinheit 12b - sofern der Prozessor, mit dem die Datenübertragung vorzunehmen ist, an einem Anschluß der Systemschnittstelleneinheit 12b angebracht ist. Aufgrund der Übertragung der Information und Signale zu dem bezeichneten Prozessor hin weiß dieser Prozessor, daß er zur Ausführung bestimmter Vorgänge angefordert wird und mit der notwendigen Information versehen ist, die von dem bezeichneten Prozessor benötigt wird, um die gewünschte Funktion auszuführen, und zwar unabhängig davon, ob es sich um eine Eingabe/Ausgabe-Funktion, wie sie in typischer Weise von einem Prozessr IOP/P ausgeführt wird, oder um einen gewissen anderen Typ von Funktion handelt, der von einer Zentraleinheit ausgeführt werden kann.

Fig. 2 zeigt ein Flußdiagramm des Verbindungs-Mikroprogramms, in welchem jeder der Mikrobefehle des Mikroprogramms gekennzeichnet ist, der von einer Zentraleinheits-Ausführungseinheit im Zuge der Ausführung des Verbindungs-Mikroprogramms ausgeführt wird. Fig. 3 zeigt ein Blockdiagramm der Hardware-Elemente einer Zentraleinheit 16, deren Elemente im Zuge der Ausführung des Verbindungs-Mikroprogramms verwendet werden. Der Verbindungs-Befehl wird von einem Befehlspuffer, der nicht dargestellt ist, über die Befehlspuffer-Busleitung ZIB16 von einer Hauptspeicher-Steuereinrichtung, wie MMCq 24a, aufgenommen und über einen ZIB-Schalter 28 an RBIR3O zur Abspeicherung übertragen. In Fig. 5A ist das Format für ein Befehlswort gezeigt, bei dem das 1O-Bit-Feld in den Bitstellen 18-27 für den Operationscode dient. Der Operationscode eines Befehlswortes ist die Adresse in dem Steuereinheitssteuerspeicher (CCS) 32 eines Steuereinheits-Steuerwortes, dessen Format in Fig. 7 dargestellt ist.

809823/0796

Das in dem Speicher CCS 32 gespeicherte Steuereinheits-Steuerspeicherwort besteht aus zweiunddreißig Bits. Die ein Bitfeld bildenden dreizehn Bits in den Bitstellen 0 bis 12 bilden die Adresse der Start-Stelle für das Mikroprogramm, welches durch den Operationscode des Befehls spezifiziert ist, der in dem Befehlsregister RBIR3O gespeichert ist, oder die Adresse des Einleitungs-Mikrobefehls des Mikroprogramms. Wenn der Operationscode von einem Befehl her an den Speicher CCS 32 von dem Register RBI 30 abgegeben wird, wird das Steuereinheits-Steuerwort - welches unter der Adresse gespeichert ist, die dem Operationscode entspricht, dem Inhalt der Bitposition 0 bis 12 - an den Ausführungssteuerspeicher (ECS) 34 über den Schalter CCS-ADR 36 abgegeben. Die Aufnahme der Adresse eines Mikrobefehls durch den Ausführungssteuerspeicher 34 bewirkt, daß der unter der betreffenden Adresse abgespeicherte Mikrobefehl zu dem Mikrobefehls-Steuerregister 38 hin zu übertragen ist, in welchem ausgewählte Felder des Mikrobefehls durch einen Decoder 40 decodiert werden, um die nötigen Steuersignale oder die nötige Information für die verschiedenen Subsysteme oder Komponenten einer Zentraleinheit, wie der Zentraleinheit 16a beispielsweise, bereitzustellen, wie dies weiter unten noch im einzelnen beschrieben werden wird.

Bei dem in Fig. 2 dargestellten Flußdiagramm des Verbindungs-Mikroprogramms kennzeichnet der Inhalt des Jeweiligen Blocks die verschiedenen während einer bestimmten Taktperiode auszuführenden Funktionen. Da der Prozessor 16a ein synchron arbeitender Prozessor ist, werden sämtliche Funktionen durch Taktimpulse synchronisiert, wie dies auf dem betreffenden Gebiet der Technik an sich bekannt ist. Um die Angabe unnötiger Details zu vermeiden, sind die Takteinrichtung und die Leiter, welche die Taktsignale an die verschiedenen Komponenten der Zentraleinheit 16a abgeben, in Fig. nicht dargestellt.

809823/0796

Das Betriebssystem leitet das Verbindungs-Mikroprogramm dadurch ein, daß es einen Befehl abgibt, in welchem der Operationscode die Verbindung als auszuführende Funktion bezeichnet, wobei der betreffende Code die Adresse eines 32-Bit-Wortes ist, welches in dem Steuereinheits-Steuerspeicher 32 gespeichert ist. Die ersten dreizehn Bits des betreffenden Steuerwortes, dessen Format in Fig. 7 veranschaulicht ist, werden dem Ausführungseinheits-Steuerspeicher ECS 34 zugeführt. Die dreizehn Bits sind die Adresse des ersten Mikrobefehls des Mikroprogramms, und infolgedessen werden sie dem Speicher 34 zugeführt. Der erste Mikrobefehl des bezeichneten Mikroprogramms wird zu dem Mikrobefehls-Steuerregister 38 hin übertragen.

Unmittelbar danach überträgt das Betriebssystem des Datenverarbeitungssystems 10 einen Verbindungsbefehl zu dem Befehlsregister RBIR 30 einer Zentraleinheit 16a hin. Ein 36-Bit-Datenwort, dessen Format in Fig. 5B veranschaulicht ist, wird von einem Operandenpuffer, der nicht dargestellt ist, dem Dateneingaberegister RDI 42 über die Datenbusleitung ZDI 43 und den Schalter ZDI 44 übertragen. Wenn der erste Mikrobefehl 45 der Verbindung in das Mikrobefehlssteuerregister 38 geladen worden ist und während der nächsten Taktperiode wird der Mikrobefehl 45 in dem Decoder 40 decodiert, um die notwendige Information bereitzustellen und die Steuersignale, durch die veranlaßt wird, daß der Notizblockspeicher SPM 46 adressiert wird und daß der Inhalt des Speicherplatzes des Notizblockspeichers SPM 46 zu dem Register T mit der Basis 0 48 übertragen und dort abgespeichert wird. Dies wird dadurch bewirkt, daß der Schalter RSP 50 erregt oder übertragungsfähig gemacht wird, so daß die in dem Speicherplatz 07 des Notizblockspeichers SPM 46 gespeicherten Signale an die Datenbusleitung ZSP-DI 52 übertragen werden, und zwar durch Speisung des Schalters ZSP-DI 54, der den Inhalt des Speicherplatzes 07 des Notizblockspeichers SPM

809823/0796

an die Datenbusleitung UZREB 56 abgibt, sowie durch Freigabe bzw. Speisung des Schalters ZRESB 58 und des Registers T zur Basis 0 48. Infolgedessen werden die in dem Speicherplatz 07 des Notizblockspeichers gespeicherten Daten zu dem Register T der Basis 0 48 übertragen und abgespeichert. Die in der T Basis 0 48 gespeicherte Information ist die Basisadresse des Reservespeicherbereichs 60 des Hauptspeichers 22a beispielsweise, welche Adresse in dem Notizblockspeicher SPM 46 gespeichert war, als das Datenverarbeitungssystem 10 ausgelöst wurde.

Fig. 4 veranschaulicht das Format beispielsweise des Reservespeicherssegments oder -bereiches 60 des Hauptspeichers 22a. Während der Ausführung des ersten Mikrobefehls 45 wird das Datenwort oder der Operand mit 36 Bits, dessen Format in Fig. 5B veranschaulicht ist und der in dem Dateneingaberegister RDI 42 gespeichert worden ist, unmittelbar nachdem das Verbindungsbefehlswort von dem Befehlsregister RBIR 30 empfangen worden war, aus dem Dateneingaberegister RDI 42 über den Schalter RDI 62 und die Schiebeschaltung 64 ausgelesen, die durch den Mikrobefehl derart gespeist und gesteuert wird, daß eine Linksverschiebung des Informationsinhalts des Datenwortes um 33 Stellen erfolgt, um Jegliche Information zu beseitigen, die in den Bitpositionen höherer Wertigkeit des Datenwortes untergebracht sein könnte. Es sei darauf hingewiesen, daß das durch die Bitpositionen 32 bis dargestellte 3-Bit-Feld den Prozessor bezeichnet, mit dem die Datenübertragung vorzunehmen ist. Ein bevorzugtes Ausführungsbeispiel der Schiebeeinrichtung 64 ist an anderer Stelle näher beschrieben (siehe US-Patentanmeldung vom 17.3.75, Serial No. 559 115), weshalb die Einzelheiten dieser Schiebeeinrichtung hier nicht dargestellt sind. Das Ausgangssignal der Schiebeeinrichtung wird in einem Kurzzeitregister TR 0 66 gespeichert, welches ein Register aus einer vier derartige Register umfassender Registerbank ist. Die Einspeicherung erfolgt

809823/0796

dabei über einen Schalter ZSHF 68, der durch den Mikrobefehl gesteuert bzw. gespeist wird.

Am Ende des ersten Mikrobefehls 45 ist die Grundadresse des Reservespeichersegments in dem Register T-Basis 0 48 gespeichert, und das 3-Bit-Feld des in dem Eingabedatenregister 42 gespeicherten Datenwortes, welches den in die Datenübertragung einzubeziehenden Prozessor bezeichnet oder identifiziert, ist nach links derart verschoben worden, daß es die drei an höchster Stelle befindlichen Bitpositionen 0,1 und 2 des in dem Register TR 0 66 gespeicherten Datenwortes einnimmt.

Der nächste oder zweite Mikrobefehl 69, der als Ergebnis der Adresse des ersten Mikrobefehls erzeugt wird, welcher in dem Mikrobefehlsregister UIC 70 gespeichert ist, wird mittels eines Addierers 72 um 1 erhöht und über den Schalter UIC+1, 74 abgegeben. Dies führt dazu, daß der zweite Mikrobefehl zu dem Mikrobefehls-Steuerregister 38 hin übertragen wird. Während der zweiten Taktperiode bewirkt der zweite Mikrobefehl, daß in das Datenausgaberegister RADO 76 ein Lese-Doppelbefehl und eine Adresse geladen werden.

Die Adresse wird von der in Fig. 3 dargestellten Adressenvorbereitungseinrichtung erzeugt, die aus einem Ubertrags-Sicherungs-Addierer 78, einem Ubertrags-Sicherungs-Addierer 80 und einem Addierer 82 besteht. Der Aufbau der Addierer 78, 80 und 82 ist von herkömmlicher Art und auf dem vorliegenden Gebiet an sich bekannt, weshalb er nicht im einzelnen veranschaulicht ist. Die Eingänge ZX und ZY der Addiererschaltung sind in dem Mikrobefehl genau angegeben; dies sind die Bitpositionen 55 bis 57 und 50 bis 60 des Mikrobefehls für das aus Fig. 6 ersichtliche Format eines Mikrobefehls. Bei dem Mikrobefehl 69 ist das ZX-Eingungssignul 0, und das ZY-Einganßssignal ist ü4. Das Auögangssignal dets Addierer 82, das an die

809823/0796

Datenbusleitung ASFA 83 abgegeben wird und das die Summe der Basisadresse zuzUglich 04 darstellt, bildet die Adresse des ersten Verbindungsdatenwortes in dem Reservespeichersegment, welches, wie dargestellt, an dem Speicherplatz 4 des Reservespeicherbereichs 60 untergebracht ist.

Da ein Lese-Doppelbefehl an die Hauptspeicher-Steuereinrichtung MMC₀ 24a der Systemschnittstelleneinheit 12a abgegeben wurde, wird außerdem das Wort in dem Speicherplatz 5, bei dem es sich um den Schreib-Fern-Register-(WRRR)-Datenübertragungsbefehl handelt, infolge der Ausführung des zweiten Mikrobefehls 69 abgerufen.

Während der Ausfuhrung des zweiten Mikrobefehls 69 wird, währenddessen die Adresse des ersten Wortes von zwei Wörtern in dem Reservespeicherbereich 60 erzeugt wird und währenddessen der Lese-Doppelbefehl abgegeben wird, der Inhalt von TR 0 66, das Drei-Bit-Feld, welches nunmehr die Bitpositionen höchster Wertigkeit einnimmt und welches den für die Datenübertragung in Frage kommenden Prozessor kennzeichnet, wieder durch die Schiebeeinrichtung 64 hindurchgeleitet, und zwar über den Schalter RTR 0 3B 84. Die Schiebeeinrichtung 64 wird durch den Mikrobefehl 69 derart gesteuert, daß das diesem zugeführte Datenwort um 29 Stellen nach rechts verschoben wird, wodurch das 3-Bit-FeId in eine solche geeignete Ausrichtung gebracht wird, um zu der Basisadresse des Blockes 86 der Verbindungs-Datenwörter in dem Reservespeichersegment 60 addiert zu werden. Auf diese Weise wird die Adresse des ersten Datenwortes eines Paares von Verbindungs-Datenwörtern bereitgestellt, die dem durch das 3-Bit-Feld bezeichneten Prozessor zugehörig sind und benötigt werden, um mit diesem in Datenaustausch zu treten. Das Ausgangssignal der Schiebeeinrichtung 64 wird dann durch die Schalter ZSHF 68 derart hindurchgeleitet, daß es wieder in TR 0 66 abgespeichert wird.

809823/0796

Während des dritten Mikrobefehls 90, der aus dem Ausführungseinheits-Steuerspeicher 34 aufgrund der Tatsache abgerufen wird, daß die Adresse des vorhergehenden Mikrobefehls um 1 erhöht und über den Schalter 74 an den Speicher ECS 34 abgegeben wird, wartet der Mikrobefehl solange, bis das erste Wort von dem Speicher MM 22a der Systeraschnittstelleneinheit 12a in das Dateneingaberegister RDI 42 über den Schalter ZDI 44 von der Datenbusleitung ZDI 43 her übertragen worden ist. Das erste Datenwort, das aus dem Speicher auf das Auftreten eines Lese-Doppelbefehles hin ausgelesen worden ist, der an die Hauptspeicher-Steuereinrichtung während der Ausführung des zweiten Mikrobefehls 69 abgegeben worden ist, stellt den Inhalt des Adressenspeicherplatzes 4 in den* Reservespeicherabschnitt 60 dar und bildet die Adresse der Basis oder des ersten Datenwortes in dem Block 86 der Verbindungs-Datenwörter-Speicherstellen 50 bis 67 in Oktal-Darstellungsweise gemäß Fig. 4.

Nachdem das erste Datenwort in das Dateneingaberegister RDI 42 eingelesen worden ist, wird der vierte Mikrobefehl 92 aus dem Ausführungs-Steuerspeicher 34 abgerufen. Die Inhalte des Register RDI 42 werden zu der in TR 0 gespeicherten Information hinzuaddiert und in dem Register TJiA-O 94 abgespeichert. Dies wird dadurch bewirkt, daß die Inhalte des Registers RDI und von TR 0 einer Rechen- und Verknüpfungseinheit (ALU) 96 durch Speisung eines Schalters RDI 62 und eines Schalters RTRü-3 Λ 9Ü zugeführt werden. Das Ausgangssignal der Rechen- und Verknüpfungseinheit 96 wird in dem Kurzzeit-Beeinflussungs-Adreßregister TEA-O 94 gespeichert, indem der Schalter ZALU 100 und der Schalter ZRESB 102 erregt bzw. gespeist werden. Die in dem Register TEA-O gespeicherte Information stellt die Summe der Versetzung des ersten Wortes der Verbindungs-Datenwörter in bezug auf die Basis des Reservespeicherbereichs 66 dar, und zwar JpO im darge-

809823/0796

stellten Beispiel, zuzüglich einer zusätzlichen Versetzung, um die Adresse bereitzustellen, die dem Prozessor entspricht, der für die Datenübertragung mit dem 3-Bit-Feld des Datenwortes vorgesehen ist» welches in dem Dateneingaberegister RDI 42 zu dem Zeitpunkt gespeichert war, zu dem die Verbindungs-Mikroprogrammausführung begann. Während der Ausführung des vierten Mikrobefehls 92 auf das Auftreten des während des Mikrobefehls 69 abgegebenen Lese-Doppelbefehles hin wird das Datenwort aus dem Speicherplatz 5 in dem Reservespeicherbereich 60, dem Schreib-Fernregister-Datenübertragungsbefehl WRRR Com CMD, über den Schalter ZDI 44 in das Dateneingaberegister RDI 42 eingelesen. Am Ende des vierten Mikrobefehls 92 wird die Adresse in dem Mikrobefehlsregister mittels des Addierers 72 um 1 erhöht, und die Adresse des fünften Mikrobefehls wird an den Ausführungs-Steuerspeicher 34 abgegeben. Der fünfte Mikrobefehl wird dann von dem Steuerspeicher 34 zu dem Mikrobefehls-Steuerregister 38 hin übertragen.

Während der dem fünften Mikrobefehl 104 zugehörigen Taktperiode bewirkt der fünfte Mikrobefehl 104 das Laden eines Lesen-Doppelbefehls in das Datenausgaberegister RADO 76 und die Erzeugung der Adresse des ersten Datenwortes der beiden Verbindungs-Datenwörter, die dem für eine Datenübertragung zu verwendenden Prozessor zugehörig sind, durch den Adressenerzeugungsmechanismus der Zentraleinheit 16. Die Inhalte des Registers T Basis 0 48 und TEA-O 94 werden über die Schalter R Basis T 106 und REA-T 108 den Ubertrags-Sicherungs-Addierern 78 und 80 und dem Addierer 82 zugeführt, um die Adresse (its ersten Datenwortes des Paares von Verbindungs-Datenwi:] 1 <rn zu erzeugen, die die notwendige Information für dii ii iuptspoicher-oteuereinrichtung bereitstellen, damit di«:-e mit dem beiurichnetun Prozessor einu Datenübertragung vornehmen kann. Aus Kig. 4 kann ersehen

809823/0796

- yr-

werden, daß jedes Paar von Verbindungs-Datenwörtern, beginnend an der Speicherstelle 50 und endend an der Speicherstelle 57 in Oktaldarstellung, einem bezeichneten Prozessor IOP/P 14 zugehörig ist und daß jedes Paar von Verbindungs-Datenwörtern, beginnend an der Speicherstelle 60 und endend an der Speicherstelle 67 einer bezeichneten Zentraleinheit 16 zugehörig ist. Während des fünften Mikrobefehls 104 wird der Inhalt des Dateneingaberegisters RDI 42 zu TR 1 66 übertragen und dort abgespeichert. Dies wird dadurch bewirkt, daß der Schalter RDI 110 angesteuert bzw. erregt wird und daß der Schalter ZSP-DI 112 die Signale zur Abspeicherung in einem Block der Kurzzeitspeicherregister 66, insbesondere TR 1, weiterleitet. Das in TR 1 66 gespeicherte Datenwort ist der WRRR-Datenübertragungsbefehl, das zweite Datenwort, das aus dem Reservespeichersegment 60 auf das Auftreten des Lese-Doppelbefehles hin ausgelesen worden ist, der unter der Steuerung des zweiten Mikrobefehls 69 abgegeben worden ist.

Der sechste Mikrobefehl 114, der das Ergebnis der Erhöhung des in dem Register 70 gespeicherten Mikrobefehls um 1 ist, veranlaßt den Prozessor 16a solange zu warten, bis das erste Wort von der Hauptspeicher-Steuereinrichtung MMCq 24a des Hauptspeichers 22a der Systemschnittstelleneinheit 12a empfangen und in dem Dateneingaberegister 42 gespeichert ist. Wenn das erste Verbindungsdatenwort WRRR in dem Register RDI 42 aufgenommen ist, wird die in dem Register 70 gespeicherte Mikrobefehlsadresse um 1 erhöht, und der siebte Mikrobefehl 116 wird zu dem Mikrobefehls-Steuerregister 38 hin übertragen. Der siebte Mikrobefehl bewirkt die Übertragung des ersten Verbindungsdatenwortes von dem Register RDI 42 für die Abspeicherung in dem Kurzzeitregister TR 2 66 über die Rechen- und Verknüpfungseinheit 96. Dies erfolgt durch Erregen des Schalters RDI 118 und des Schalters ZALU 120. Dadurch wird das erste Verbindungs-Datenwort zu TR 2 hin

809823/0796

geleitet. Während des siebten Mikrobefehls wird das zweite Verbindungsdatenwort auf die Ausgabe eines Lese-Doppelbefehles während des fünften Mikrobefehles 104 hin von dem Hauptspeicher 22a Über die Hauptspeicher· Steuereinrichtung MMCq 24a zu dem Dateneingaberegister RDI 42 hin Übertragen. Außerdem wird wähend des siebten Mikrobefehls 116 das erste Verbindungdatenwort, wie oben ausgeführt, über die Rechen- und Verknüpfungseinheit 96 übertragen, so daß dessen Inhalt überprüft werden kann um festzustellen, ob sämtliche Bits des ersten Verbindungs-Datenwortes Nullen sind. Wenn sämtliche Bitpositionen durch Verknüpfungssignale Null gegeben sind, erzeugt der Testblock 122 ein Verknüpfungssignal 1. Das Ausgangssignal des Testblockes 122 wird über den Schalter ZALUZ=I 124 zu dem Fortlauf-Flipflop 126 hin geleitet, das gesetzt wird. Das Flipflop 126 sperrt, wenn es gesetzt ist, den Schalter 74 und gibt den Schalter 128 frei. Im Zuge der Initialisierung des Datenverarbeitungssystems 10 zeigt das Vorhandensein von Verknüpfungssignalen Null in sämtlichen Bitpositionen des ersten Verbindungs-Datenwortes an oder kennzeichnent den Umstand, daß an dem System kein entsprechender Prozessor angeschlossen ist.

Die Adresse des im Register 70 gespeicherten Mikrobefehls 116, wird um Eins erhöht, und der achte Mikrobefehl 130 wird zu dem Mikrobefehls-Steuerregister 34 hin übertragen. Während der Ausführung des achten Mikrobefehls wird der Inhalt von TR1, bei dem es sich um ein Register einer Gruppe von Registern 66 handelt, zu dem Datenausgaberegister RADO 76 hin übertragen. Dies wird dadurch bewirkt, daß der Schalter RTRO-3A 98 erregt bzw. gespeist wird, was bewirkt, daß die Signale von dem Register TR1 über die Rechen- und VerknUpfungseinheit 96 gelangen. Im übrigen geschieht dies durch Speisung des Schalters ZALU 100, was dazu führt, daß der Inhalt des Registers TR1 an die Datenbusleitung ZRBSB 56 abgegeben wird. Die Speisung des Schalters ZRBSB 134 bewirkt, daß

809823/0796

3*

der Inhalt des Registers TR1 in das Register RADO 76 geladen wird. Der Inhalt des Registers TR1 stellt den Schreib-Fernregister-Datenübertragungsbefehl, WRRR, dar, der aus dem Speicher abgerufen und während des Mikrobefehls 4 aufgenommen wurde.

Wenn die Überprüfung des Inhalts des ersten WRRR-Datenwortes angibt, daß sämtliche Bitpositionen Verknüpfungssignale Null führten und daß deshalb kein Prozessor an dem Datenverarbeitungssystem 10 entsprechend dem betreffenden 3-Bit-Code oder der betreffenden Anschlußnummer angeschlossen war, dann wird das Fort lauf- Flipflop 126 gesetzt, und der Schalter UIC+1, 74 wird gesperrt. Der Verzweigungsadressen-Schalter ECS-BR ADR wird gespeist. Der Mikrobefehl 138 wird dann an das Steuerregister 38 abgegeben; er zeigt an, daß der Prozessor, mit dem ein Datenaustausch vorzunehmen ist, nicht vorhanden ist, oder mit anderen Worten ausgedrückt, daß eine unrechtmäßige Anschlußnummer benutzt worden ist oder daß ein unzulässiger Prozedurfehler aufgetreten ist. Das Anschluß-Mikroprogramm wird beendet. (Ein IPR-Fehler tritt auf.)

Wenn das Ergebnis der Überprüfung negativ ist, dann ändert das Ablauf-Flipflop 98 nicht den Zustand; der Mikrobefehl in dem Register 70 wird um Eins erhöht, so daß der neunte Mikrobefehl 136 dem Steuerregister 38 zugeführt wird. Der neunte Mikrobefehl 136 bewirkt die Abgabe des Inhalts des Registers RADO 76 an die Speicher-Steuereinrichtung MMC₀ 24a der Systemschnittstelleneinheit 12a.

Der zehnte Mikrobefehl 140 wird mit dem nächsten Taktimpuls erzeugt, und zwar infolge der Tatsache, daß die Adresse des in dem Register 70 befindlichen neunten Mikrobefehl um Eins erhöht wird und an den Ausführungs-Steuerspeicher 32 über den Schalter 74 abgegeben wird.

809823/0796

Der zehnte Mikrobefehl bewirkt die übertragung des Inhalts des Registers TR2 zu dem Register RADO 76 hin; die Signalweiterleitung ist dabei die gleiche wie Jene, die veranlaßt hat, daß der WRRR-Befehl von dem Register TR1 zu dem Register RADO 76 übertragen wurde. Das in dem Datenausgaberegister RADO 76 gespeicherte Datenwort ist das erste Verbindungs-Datenwort, das aus dem Reservebereich 60 des Hauptspeichers 22 ausgelesen wurde und das während des sechsten Mikrobefehls 114 aufgenommen wurde. Dieses Wort wird außerdem an die Einrichtung MMC_Q 24a der Systemschnittstelleneinheit 12a abgegeben. Der Mikrobefehl in dem Register wird um Eins erhöht, und die Adresse des elften Mikrobefehls 142 wird an das Register 34 abgegeben. Der elfte Mikrobefehl wird an das Steuerregister 38 abgegeben; er bewirkt die Übertragung des Inhalts des Registers RDI an das Register RADO 76. Dies erfolgt dadurch, daß der Schalter RDI 110 und der Schalter ZSP-DI 54 gespeist werden, der den Inhalt des Registers RDI 42 an die Datenbusleitung ZRESB leitet, deren Durchschaltung zu dem Register RADO 76 über den Schalter ZRESB 134 erfolgt. Dies stellt das zweite Wort der Verbindungsdaten dar, das dann an die Einrichtung MMC_Q 24a der Systemschnittstelleneinheit 12a abgegeben wird. Der elfte Mikrobefehl, der der letzte Mikrobefehl des Verbindungs-Mikroprogramms ist, veranlaßt ferner den Abschluß des Verbindungs-Mikroprogramms .

Das Format des Mikrobefehls für die Zentraleinheit 60, und zwar insbesondere der Felder, die für den Verbindungsbefehl relevant sind, ist in Fig. 6 veranschaulicht. Das Feld EUFMT (2M) legt das Format des Mikrobefehls vom Bit Null bis zum Bit 31 fest. Für sämtliche Mikrobefehle des Verbindungs-Mikroprogramms EUFMT liegt ein Verknüpfungssignal 1 vor.

809823/0796

Das Feld TR für die Kurzzeitregister-Schreibsteuerung (3:3) bewirkt eine Steuerung oder Festlegung desjenigen Registers, in welches von den vier Registern, die eine Registerbank darstellen, als TR66 bezeichnet, ein Datenwort kurzzeitig einzuspeichern ist. Die nachstehende Tabelle gibt die TR-Register an, in die ein Datenwort abzuspeichern ist:

OXX Keine Änderung

100 Schreiben TR-O

101 Schreiben TR-1

110 Schreiben TR-2

111 Schreiben TR-3

Das Z0PA-Feld (9:4) wählt das an die Z0PA-Datenbusleitung 144 abzugebende nusganessignal der Z0PA-Schalter aus. In der nachstehenden Tabelle ist die Beziehung zwischen dem Inhalt des Z0PA-Feldes und der Ausgangssignale der Z0PA-Datenbusleitung 144 veranschaulicht, die für den Verbindungsbefehl relevant sind:

0)	oooc	TR-O
D	0001	TR-1
2)	0010	TR-2
3)	0011	TR-3
8-11)	1OXX	RDI
15)	1111	0 (unwirksam)

Das Z0PB-Feld (13:4) wählt das an die Z0PB-Datenbusleitung 146 abzugebende Ausgangssignal der Z0PB-Schalter aus. Die folgende Tabelle gibt die Beziehungen zwischen dem Inhalt des Z0PB-Feldes und der Quelle der Signale auf der Z0PB-Datenbusleitung 146 an:

0)	0000	TR-O
D	0001	TR-1
2)	0010	TR-2
3)	0011	TR-3
8-11)	1OXX	RDI
15)	1111	0 (unwirksam)
	8 0 9 8 2	3/0796

Das Feld ZRESA (17:2) wählt das an die ZRESA-Datei- *^°* busleitung 148 abzugebende Ausgangssignal der ZRESA-Schalter aus. In der nachstehenden Tabelle ist die Beziehung zwischen dem Inhalt des ZRESA-Feldes und der Quelle der Signale auf der ZRESA-Datenbusleitung 148 angegeben.

00 Rechen- und Verknüpfungseinheit

01 Schiebeeinrichtung

10 Notizblockspeicher/RDI-Schalter

Das Feld ZRESB (19:2) wählt das an die ZRESB-Datenbusleitung 56 abzugebende Ausgangssignal der ZRESB-Schalter aus. In der nachstehenden Tabelle ist die Beziehung zwischen dem Inhalt des ZRESB-Feldes und der Quelle der Signale auf der ZRESB-Datenbusleitung 56 angegeben.

00 Rechen- und Verknüpfungseinheit

01 Schiebeeinrichtung

10 Notizblockspeicher/RDI-Schalter

Das Feld ZSPDI (23:1) wählt das Ausgangssignal des Notizblockspeichers 46 oder das Ausgangssignal des Dateneingaberegisters RDI 42 aus, welches an die Datenbusleitung ZSP-DI 52 abzugeben ist. In der nachstehenden Tabelle ist die Beziehung zwischen dem Inhalt des ZSP-DI-Feldes und der Quelle der Signale auf der ZSP-DI-Datenbusleitung 52 angegeben.

0 Notizblockspeicherausgangesignal

1 Register RDI

Das Feld ZSFH0P (24:2) bildet die Schlebeeinrichtungs-Operandenverschiebesteuerung. Ss wählt den an die Schiebeeinrichtung 64 abzugebenden Operanden aus. In der folgenden Tabelle ist die Beziehung zwischen dem Inhalt des Feldes ZSHF0P und der Datenbusleitung angegeben, über die die zu verschiebenden Signale an die Schiebeeinrichtung 64 abgegeben werden:

809823/0796

01 Z0PB

10 0

Das mit ALU (24:4) bezeichnete Feld bewirkt die Funktionssteuerung der Rechen- und Verknüpfungseinheit. Dieses Feld wählt die Operation aus, die auf die beiden Eingänge bzw. Eingangssignale (A und B) der Rechen- und Verknüpfungseinheit 96 angewandt werden. In der folgenden Tabelle ist die Beziehung zwischen dem Inhalt des Rechen- und Verknüpfungseinheitsfeldes und der Operation angegeben, die von der Rechen- und Verknüpfungseinheit 96 auf die zugeführten Datenwörter hin ausgeführt wird, die in dem Verbindungs-Mikroprogramm benutzt werden.

0000 A

1000 A+B (Binär)

Das Feld ZALU (30:2) wählt die Signale aus, die an die Datenbusleitung ZALU 150 abgegeben werden. In dem Verbindungs-Mikroprogramm wird lediglich der folgende Wert für das ZALU-FeId benutzt:

00 Ausgangssignal der Rechen- und Verknüpfungseinheit

Das CCM-FeId (32:4) wird dazu benutzt, eine Konstante bereitzustellen, auf die durch andere Felder eines Mikrobefehls Bezug genommen wird.

Durch das Feld SELFID (38:3), durch das Feld DRW (41:1) und durch das Feld TDRADR werden ein bestimmtes Register und die in diesem abgespeicherten Daten ausgewählt. Diese Felder werden benutzt, wenn Daten in die Register T Basis 0 48 und in das Register TEA-O 94 von der Datenbusleitung ZRESB 56 eingeschrieben werden. In dem Verbindungs-Mikroprogramm werden lediglich die folgenden Werte für die Felder benutzt:
SELFLD DRW TDRADR

0100 0 00 T Basis 0

0101 0 00 TEA-O

809823/0796

Das SRAD0-Feld (52:2) bildet den Abtastimpuls des RADO-Registers. Es bewirkt, daß das RADO-Register mit ausgewählten Daten abzutasten ist. Die folgende Tabelle gibt die Funktionen an, die bei den verschiedenen Funktionen der Signale in diesem Feld auftreten.

00 Keine Abtastungen

01 Befehlsadresse in das Register RADO

10 Daten zum Register RADO

11 Operandenadresse in das Register RADO

Das TDRO-FeId (54:1) wählt in Verbindung mit dem TDR1-FeId (66:1) das Auslesen von TDR. In dem Verbindungs-Mikroprogramm werden lediglich die folgenden Werte für dieses Feld benutzt:

1 1 Was den Ausgang von TEA-O 82

mit der Datenbusleitung ZZ 152 verbindet.

Das ZX-FeId (55:3) wählt das Ausgangssignal aus, das an die ZX-Datenbusleitung 154 abgegeben wird. In dem Verbindungs-Mikroprogramm werden lediglich die folgenden Werte benutzt:
000 0

Das ZY-FeId (58:3) wählt das Ausgangssignal aus, das an die ZY-Datenbusleitung 154 abgegeben wird. In dem Verbindungs-Mikroprogramm werden lediglich die folgenden Werte benutzt:

010 0

011 Was die in dem Feld CCM (32:4) gespeicherten Signale mit der ZY-Datenbusleitung 156 verbindet.

Das Feld MEM (68:4) wählt die in Verbindung mit dem Feld SZ (72:2) auszuführende Speicheroperation aus. Die folgende Tabelle gibt die in dem Verbindungs-Mikroprogramm benutzten Werte der beiden Felder an.

MEM SZ

1010 01 Doppelt Lesen, Gerade-Ungerade

1111 XX Fern Schreiben

809823/0796

Das IC-Feld (71:3) steuert das Befehlszählerregister. Es wählt die in dem RIC-Register auszuführenden Operationen aus.

000 Keine Operation

001 Ende des Mikroprogramms.

Das Feld FMT (87:1) bestimmt das Format des jeweiligen Mikrobefehls im Anschluß an das Bit 32. Sämtliche Mikrobefehle in dem Verbindungs-Mikroprogramm besitzen dasselbe Format, und dieses Feld ist bei sämtlichen diesen Befehlen ein Verknüpfungssignal 1.

Das Feld SPA (91:7) enthält die Adresse eines Speicherplatzes in dem Notizblockspeicher 46.

Das Feld BRADRU (100:7) bildet den oberen Teil einer Verzweigungsadresse. Es enthält die oberen sieben Bits der Adresse eines Mikrobefehls, der in dem Register ECS 34 untergebracht ist. Das Feld BRADRL (107:6) bildet den unteren Teil einer Verzweigungsadresse. Es enthält die unteren sechs Bits der Adresse eines Mikrobefehls in dem Register ECS 34. Zusammen bilden diese beiden Felder die Adresse in dem Register ECS, auf die ein Mikroprogramm springt.

Das Feld EXIT beendet ein Mikroprogramm, wenn dessen Wert Eins ist.

Das Feld INDGRP (119:5) stellt die bedingte Verzweigungs-Anzeigegruppensteuerung dar. Die ersten beiden Bits, die in den Bitpositionen 119 und 120 enthalten sind, wählen die Gruppe von Mikroprogramm-Anzeigeelementen aus, und die letzten drei Bits in den Bitpositionen 121 bis 123 wählen den "Satz" von Anzeigeelementen innerhalb der jeweiligen Gruppe aus. In dem Verbindungs-Mikroprogramm sind die einzigen, in dem FeIdINDGRP benutzten Werte:

10 100 Was bedeutet, daß die Anzeigeelemente in der Gruppe 2 auf 4 gesetzt sind.

809823/0796

Das Feld INDMSU (125:4) enthält die oberen vier Bits der eine bedingte Verzweigung betreffenden Anzeigemaske. Das Feld INDMSKL (129:4) enthält die unteren vier Bits der die bedingte Verzweigung betreffenden Anzeigemaske.

Das Verschiebe-Zählfeld (138:6) bestimmt die Anzahl der Positionen eines Datenwortes, um die dieses durch die Schiebeeinrichtung 64 verschoben wird.

Fig. 5C zeigt das Format des Schreib-Fernregister-Datenübertragungsbefehls WRRR. Dieser wird an eine Speichersteuereinrichtung 24 während der Ausfuhrung des Verbindungs-Mikrobefehls ausgegeben. Das Feld FMT, mit Position (0:1), bestimmt den Befehlstyp. Eine Null in der Bitposition 0 gibt an, daß der Befehl ein Speicherbefehl ist und als solcher von der Hauptspeicher-Steuereinrichtung 24 erkannt wird. Das Befehlsfeld (1:4) kennzeichnet den Typ des von der Hauptspeicher-Steuereinrichtung auszuführenden Befehls. Das Zonenfeld (5:5) wird nicht benutzt, und ebenso wird das Adressenfeld (11:26) in dem Schreib-Fernregister-Datenübertragungsbefehl nicht benutzt. Bei einer bevorzugten Ausführungsform ist das Befehlsfeld für den Schreib-Fern-Registerbe fehl gegeben durch 1110.

Das erste Wort der beiden Schreib-Fernregister-Datenwörter ist im Format in Fig. 5D gezeigt. Ein Verknüpfungs signal 1 in der Bitposition 3 1st das einzige Verknüpfungssignal 1 in dem ersten Schreib-Fernregister-Datenwort. Es wird unverändert zu einer Systemschnittstelleneinheit 12 hin Übertragen. Wenn kein Prozessor vorhanden ist, der der betreffenden Zahl entspricht, die in dem in Fig. 5D dargestellten Datenwort bereitgestellt ist, dann werden sämtliche Bitpositionen des ersten Datenwortes des ersten Schreib-Fernregisters Nullen sein.

In Fig. 5E ist das Format des zweiten Schreib-Fernre-

809823/0796

gister—Datenwortes gezeigt. Das Feld PRO (0:1) bestimmt, ob die Datenübertragung mit einem Prozessor IOP/P oder einer Zentraleinheit erfolgt. Ein Verknüpfungssignal 0 gibt an, daß die Datenübertragung mit einem Prozessor IOP/P erfolgt, und ein Verknüpfungssignal 1 zeigt an, daß die Datenübertragung mit einer Zentraleinheit erfolgt. Das Feld SIU (1:1) bestimmt, an welchem der beiden Systemschnittstelleneinheiten der in eine Datenübertragung einzubeziehende Prozessor angeschlossen ist. Das RFU-FeId (2:2) ist für einen zukünftigen Gebrauch reserviert und deshalb nicht benutzt. Das Feld SIU-P (4:4) kennzeichnet den Anschluß der bezeichneten Systemschnittstelleneinheit, dem die Nachricht zuzuführen ist.

In einem Datenverarbeitungssystem 10 sind die Datenübertragungsfunktionen und^-operationen durch die beiden WRRR-Datenwörter spezifiziert, die dem WRRR/COMM-Befehl zugehörig sind. In Abhängigkeit von dem Befehl enthalten die beiden Datenwörter die bestimmte, zu übertragende Datenübertragungsfunktion, die zu benutzende Bestimmungs-Systemschnittstelleneinheit sowie die Anschlußnummer und den zu benutzenden Mechanismus, um das Vorhandensein der Datenübertragung an dem Bestimmungsanschluß zu signalisieren.

Wenn die Hauptspeicher-Steuereinrichtung MMC, wie die Steuereinrichtung MMC₀ 24a, zunächst den WRRR-Befehl von der Systemschnittstelleneinheit 12a her empfängt, führt die Steuereinrichtung MMC_Q 24a den WRRR/COMM-Befehl in ihren Befehls-Stapelspeicher wie irgendeinen anderen Speicherbefehl ein. Auf der Grundlage des Inhalts des Bits 1 in dem zweiten Datenwort werden die beiden WRRR-Datenwörter über einen der beiden möglichen Datenwege zu dem bezeichneten Prozessor hin übertragen.

Unter Bezugnahme auf Fig. 3 sei angemerkt, daß die verschiedenen in Blockform dargestellten Elemente der

809823/0796

Zentraleinheit 16 aus herkömmlichen kommerziell erhältlichen Einzelteilen aufgebaut sein können, allerdings ausgenommen die Schiebeeinrichtung 64, die an anderer Stelle näher beschrieben ist (siehe US-Patentanmeldung vom 17.3.75, Serial No. 559 115). Die Register, wie beispielsweise das Register RDI 42, das Kurzzeitregister 66, können aus Halbleitereinrichtungen, wie SN10130S, hergestellt sein, bei denen es sich um herkömmliche, kommerzielle Einzelteile handelt, die von der Firma Texas Instruments erhältlich sind. Die Schalter, wie beispielsweise ZSHF88, ZALU120, könnten durch eine Halbleitereinrichtung, wie MC10174, hergestellt bzw. gebildet sein, die von der Firma Motorola erhältlich ist. Die Rechen- und Verknüpfungseinheit 96, die Ubertrags-Sicherungsaddierer 78 und 80 sowie der Addierer 82 können durch Halbleitereinrichtungen, wie durch Bauelemente der Firma Signetics mit der Bezeichnung 10181, gebildet sein. Der Decoder 40 könnte durch Halbleitereinrichtungen, wie SNIOI6IA, gebildet sein; diese Halbleitereinrichtung ist von der Firma Texas Instruments erhältlich. Der Notizblockspeicher 46 kann aus Einzelteilen, wie solchen mit der Bezeichnung SN10144 von der Firma Texas Instruments, aufgebaut sein. Die einzelnen Schaltungsteile der Firma Texas Instruments sind in einem Buch mit dem Titel "ECL Series SN10000 for Design Engineers" von Texas Instruments Incorporated, Copyright 1974, beschrieben. Die einzelnen Schaltungsteile der Firma Motorola sind in einem Buch mit dem Titel "MECL Integrated Circuits Data Book, dritte Auflage¹¹, Copyright 19731 von der Motorola Incorporated beschrieben. Die einzelnen Schaltungsteile von der Firma Signetics finden sich in einem Signetics-Buch mit dem Titel ^HSignetics Digital, Linear, MOS, Data Book", veröffentlicht von der Signetics Corporation, Copyright 1974.

Eine Betrachtung der Fig. 6 zeigt, daß die meisten Felder der Felder der benutzten Mikrobefehle in dem

809823/0796

Verbindungs-Mikroprogramm derart codiert sind, daß sie zu decodieren sind, um die in Frage kommenden Signale zur Steuerung der verschiedenen Schalter, Register, Rechen- und Verknüpfungseinheiten, etc. sowie die erwünschten Ergebnisse zu erzeugen. Alle derartigen Funktionen und Eigenschaften sind dem auf dem vorliegenden Gebiet Tätigen bekannt, weshalb sie zum Zwecke der Vereinfachung der Beschreibung nicht im einzelnen dargestellt worden sind. Das Buch "Microprogramming Principles and Practices" von Samir S. Hasson, veröffentlicht von Prentice Hall, führt die Prinzipien der Mikroprogramm!erung bereits mit dem Copyright-Datum von 1970 aus; zur Veranschaulichung des betreffenden Standes der Technik zu dem betreffenden Zeitpunkt wird daher auf dieses Buch Bezug genommen.

Aus der vorstehenden Erläuterung dürfte ersichtlich sein, daß durch die Erfindung eine einfache und wirtschaftliche Lösung des Problems der Datenübertragung von einem Prozessor zu einem anderen Prozessor in einem Vielprozessor-Datenverarbeitungssystem angegeben worden ist, wobei eine Kompatibilität mit einem bekannten System erzielt ist.

Durch die Erfindung werden also durch ein Mikroprogramm und durch eine durch das Mikroprogramm gesteuerte Anordnung eines Datenprozessors die erforderlichen Datenwörter, Befehle und Operanden erhalten, um eine Datenübertragung mit einem weiteren Prozessor des Systems einzuleiten, um eine Maßnahme durch derartige weitere Prozessoren in Abhängigkeit von der so übertragenen Information auszulösen.

809823/0796

Claims (1)

1. Patentansprüche

   1. Verfahren zur Datenübertragung zwischen einem Datenprozessor und einem weiteren Datenprozessor in einem Mehrprozessor-Datenverarbeitungssystem in Abhängigkeit davon, daß der erstgenannte Datenprozessor von einer Hauptspeicher-Steuereinrichtung eines Hauptspeichers her, der ein Reservespeichersegment enthält, in welchem Datenwörter in dem System gespeichert werden, ein Befehlswort zugeführt erhält, welches eine derartige Datenübertragung leitet, wobei ein erstes Datenwort den in die Datenübertragung einzubeziehenden Prozessor bezeichnet, dadurch gekennzeichnet, daß aus einem Speicher die Basisadresse des Reservespeichersegments des Hauptspeichers abgeholt wird, daß zu dieser Basisadresse des Reservespeichersegments eine erste Versetzungsgröße zur Erzeugung einer ersten Adresse hinzuaddiert wird, daß an die Hauptspeicher-Steuereinrichtung ein erster Lesebefehl und die erste Adresse abgegeben werden, daß von der Hauptspeicher-Steuereinrichtung in Abhängigkeit von dem ersten Lesebefehl ein zweites Datenwort empfangen wird, welches von der Basisadresse des Reservespeicherbereichs eine zweite Versetzung besitzt, daß von der Hauptspeicher-Steuereinrichtung her ein drittes Datenwort auf den ersten Lesebefehl hin empfangen wird, wobei das betreffende dritte Datenwort einen Schreib-Feraregister-Befehl darstellt, daß zu der Basisadresse des Reservespeichers die zweite Versetzung und die Kennzeichnung des in eine Datenübertragung einzubeziehenden Prozessors von dem ersten Datenwort derart hinzuaddiert wird, daß eine zweite Adresse in dem Reservespeichersegment erzeugt wird, unter der das erste von zwei Verbindungsdatenwörtern,

   809823/0796

   die zur Vervollständigung der Datenübertragung mit dem in die Datenübertragung einzubeziehenden Prozessor-benötigt werden, gespeichert werden, dai3 an die Hauptspeicher-Steuereinrichtung ein zweiter Lesedoppelbefehl und die zweite Adresse abgegeben werden, daß von dem Speicher auf das Auftreten des zweiten Lesebefehls hin ein erstes Verbindungsdatenwort aufgenommen wird, daß durch Überprüfung festgestellt wird, ob das erste Verbindungsdatenwort gültig ist, daß in dem Falle, daß bezüglich des ersten Datenwortes keine Gültigkeit festgestellt wird, ein Verfahrensabschluß vorgenommen wird oder daß an die Hauptspeicher-Steuereinrichtung der Schreib-Fernregister-Befehl, das erste Verbindungsdatenwort und das zweite Verbindungsdatenwort übertragen werden und daß ein Verfa_Jirensabschluß vorgenommen wird.

   2. Verfahren zur Datenübertragung zwischen einem Datenprozessor und einem weiteren Datenprozessor in einem Datenverarbeitungssystem mit einer Vielzahl von Datenprozessoren und zumindest einem Hauptspeicher sowie zumindest einer Hauptspeicher-Steuereinrichtung, wobei der Hauptspeicher ein Reserve-Speichersegment enthält, in welchem Datenwörter gespeichert werden, wobei der erstgenannte Datenprozessor in Abhängigkeit von der Aufnahme eines Befehlswortes hin eine Datenübertragung leitet und ein erstes Datenwort bereitstellt, durch welches der in die Datenübertragung einzubeziehende Prozessor gekennzeichnet ist, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß aus einem Notizblockspeicher des erstgenannten Datenprozessors die Basisadresse eines Reservespeichersegments des Hauptspeichers abgeholt wird, daß zu der Basisadresse eine erste Versetzung unter Erzeugung einer ersten Adresse hinzuaddiert wird, daß an die Hauptspeicher-Steuereinrichtung ein erster Lese-Doppelbefehl und die erste Adresse abgegeben werden, daß von der Hauptspeicher-

   809823/0796

   Steuereinrichtung in Abhängigkeit von dem ersten Lese-Doppelbefehl hin ein zweites Datenwort aufgenommen wird, durch welches eine zweite Versetzung von der Basisadresse des Reservespeichersegments des ersten Datenwortes eines Blockes von Schreib-Fernregister-Datenwörtern festgelegt wird, daß von der Hauptspeicher-Steuereinrichtung her das zweite Datenwort auf den erstgenannten Lese-Doppelbefehl hin aufgenommen wird, wobei durch das zweite Wort ein Schreib-Fernregister-Befehl gebildet wird, daß dej» betreffende Befehl in einer Speichereinrichtung des erstgenannten Prozessors abgespeichert wird, daß zu der Basisadresse des Reservespeichersegments die zweite Versetzung zuzüglich der Kennzeichnung des durch das erste Datenwort erhaltenen, in eine Datenübertragung einzubeziehenden Prozessors hinzuaddiert wird, derart, daß eine zweite Adresse in dem Reservespeichersegment gebildet wird, an deren Adressenspeicherplatz das erste von zwei Schreib-Fernregister-Datenwörtern abgespeichert wird, das erforderlich ist, um die Datenübertragung mit dem in die Datenübertragung einzubeziehenden Prozessor zu beenden, daß an die Hauptspeicher-Steuereinrichtung ein zweiter Lese-Doppelbefehl und die zweite Adresse abgegeben werden, daß von dem Speicher auf das Auftreten des zweiten Lese-Doppelbefehles hin ein erstes Schreib-Fernregister-Datenwort aufgenommen wird, daß dieses erste Schreib-Fernregister -Datenwort in der Speichereinrichtung des erstgenannten Datenprozessors gespeichert wird, daß von dem Speicher auf das Auftreten des zweiten Lese-Doppelbefehles hin ein zweites Schreib-Fernregister-Datenwort aufgenommen wird, daß dieses zweite Schreib-Fernregister-Datenwort in der Speichereinrichtung des erstgenannten Datenprozessors gespeichert wird, daß durch Überprüfung festgestellt wird, ob das erste Schreib-Fernregister-Datenwort gültig ist, daß ein Verfahrensabschluß in dem Fall vorgenommen wird, daß das erste Schreib-Fernregister-

   809823/0796

   Datenwort nicht gültig ist, daß an die Hauptspeicher-Steuereinrichtung der Schreib-Fernregister-Be fehl, das erste Schreib-Fernregister-Datenwort und das zweite Schreib-Fernregister-Datenwort übertragen werden und daß ein Verfahrensabschluß vorgenommen wird.

   Anordnung zur Durchführung des Verfahrens nach Anspruch 1, wobei eine Datenübertragung zwischen einem ersten Datenprozessor und einem weiteren Datenprozessor in einem Mehrprozessor-Datenverarbeitungssystem auf die Abgabe eines Befehlswortes an den ersten Datenprozessor von einer Hauptspeicher-Steuereinrichtung eines Hauptspeichers des Systems erfolgt, wobei das betreffende Befehlswort eine derartige Datenübertragung leitet und ein erstes Datenwort bereitstellt, durch welches der in die Datenübertragung einzubeziehende Prozessor bezeichnet ist, und wobei der Hauptspeicher ein Hauptspeichersegment enthält, in welchem Datenwörter gespeichert sind, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, die aus einem Speicher die Basisadresse des Reservespeichersegments des Hauptspeichers abholen, daß Einrichtungen vorgesehen sind, die zu der Basisadresse eine erste Versetzung unter Erzeugung einer ersten Adresse hinzuaddieren, daß Einrichtungen vorgesehen sind, die an die Hauptspeicher-Steuereinrichtung einen ersten Lesebefehl und die erste Adresse abgeben, daß Einrichtungen vorgesehen sind, die von der Hauptspeicher-Steuereinrichtung auf das Auftreten des ersten Lesebefehles hin ein zweites Datenwort abgeben, welches eine zweite Versetzung von der Basisadresse des Reservespeichersegments darstellt, daß Einrichtungen zur Abspeicherung des ersten Datenwortes vorgesehen sind, daß Einrichtungen vorgesehen sind, die von der Hauptspeicher-Steuereinrichtung ein drittes Datenwort auf das Auftreten des ersten Lesebefehles

   809823/0796

   hin aufnehmen, wobei das dritte Datenwort ein Schreib-Fernregister-Befehl ist, daß Einrichtungen zur Abspeicherung des zweiten Datenwortes vorgesehen sind, daß Einrichtungen vorgesehen sind, die die Basisadresse des Reservespeichersegments und die aufgenommene zweite Versetzung von der Basisadresse des Reservespeichersegments auf den ersten Lesebefehl hin sowie die Kennzeichnung des in die Datenübertragung einzubeziehenden Prozessors aus dem ersten Datenwort derart addieren, daß eine zweite Adresse in dem Reservespeichersegment gebildet ist, welche Adresse diejenige Speicherstelle in dem Reservespeichersegment angibt, an der das erste der beiden Verbindungs-Datenwörter gespeichert ist, die von der Hauptspeicher-Steuereinrichtung zur Beendigung der Datenübertragung mit dem in die Daten-Übertragung einzubeziehenden Prozessor benötigt sind, daß Einrichtungen vorgesehen sind, die an die Hauptspeicher-Steuereinrichtung einen zweiten Lesebefehl und die zweite Adresse abgeben, daß Einrichtungen vorgesehen sind, die von der Hauptspeicher-Steuereinrichtung auf das Auftreten des zweiten Lesebefehls hin ein erstes Verbindungs-Datenwort aufnehmen und dieses Datenwort abspeichern, daß Einrichtungen vorgesehen sind, die aus dem Speicher in Abhängigkeit von dem zweiten Lesebefehl hin ein zweites Verbindungs-Datenwort aufnehmen und dieses Datenwort abspeichern, daß Einrichtungen vorgesehen sind, die das aufgenommene erste Verbindungs-Datenwort zur Bestimmung der Gültigkeit dieses Datenwortes Überprüfen, daß Einrichtungen vorgesehen sind, die die Datenübertragung in dem Fall beenden, daß das erste Verbindungs-Datenwort ungültig ist, und daß Einrichtungen vorgesehen sind, die an die Hauptspeicher-Steuereinrichtung den Schrelb-Fernregister-Befehl, das erste Verbindungs-Datenwort und das zweite Verbindungs-Datenwort abgeben.

   809823/0796

   4. Anordnung zur Durchführung des Verfahrens nach Anspruch 2, wobei ein erster Datenprozessor eine Datenübertragung mit einem weiteren Prozessor in einem Datenverarbeitungssystem ausführt, welches eine Vielzahl von Prozessoren, zumindest einen Hauptspeicher und zumindest eine Hauptspeicher-Steuereinrichtung umfaßt, wobei der betreffende Hauptspeicher ein Reservespeichersegment enthält, in welchem Datenwörter gespeichert sind, wobei der erste Datenprozessor mit dem weiteren Prozessor in dem Fall in Datenübertragung tritt, daß der betreffende erste Datenprozessor von der Hauptspeicher-Steuereinrichtung des Hauptspeichers des Systems ein Befehls-wort erhält, welches eine derartige Datenübertragung leitet, sowie ein erstes Datenwort, welches den in die Datenübertragung einzubeziehenden Prozessor bezeichnet, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, die aus einem Notizblockspeicher des ersten Datenprozessors die Basisadresse des Reservespeichersegments des Hauptspeichers abholen, daß Einrichtungen vorgesehen sind, die zu der Basisadresse eine bestimmte Zahl unter Erzeugung einer ersten Adresse addieren, daß Einrichtungen vorgesehen sind, die an die Hauptspeicher-Steuereinrichtung einen ersten Lese-Doppelbefehl und die erste Adresse abgeben, daß Einrichtungen vorgesehen sind, die von der Hauptspeicher-Steuereinrichtung auf das Auftreten des ersten Lese-Doppelbefehles hin ein zweites Datenwort aufnehmen, welches mit einer zweiten Versetzung von der Basisadresse des Reservespeichersegments auftritt, daß Einrichtungen zur Abspeicherung des ersten Datenwortes vorgesehen sind, daß Einrichtungen vorgesehen sind, die von der Hauptspeicher-Steuereinrichtung ein drittes Datenwort auf das Auftreten des ersten Lese-Doppelbefehles hin aufnehmen, wobei das betreffende dritte Datenwort ein Schreib-Fernregister-

   809823/0796

   Befehl ist, daß Einrichtungen zur Abspeicherung des zweiten Datenwortes vorgesehen sind, daß Einrichtungen vorgesehen sind, die die Basisadresse des Reservespeichersegments und die aufgenommene zweite Versetzung von der Basisadresse des Reservespeichersegments auf das Auftreten des ersten Lese-Doppelbefehles hin sowie die Kennzeichnung des in die Datenübertragung einzubeziehenden Prozessors von dem ersten Datenwort unter Erzeugung einer zweiten Adresse in dem Reservespeichersegment addieren, wobei die betreffende zweite Adresse den Speicherplatz in dem Reservespeichersegment angibt, in welchem das erste von zwei Schreib-Fernregister-Datenwörtern gespeichert ist, die von der Reservespeicher-Steuereinrichtung zur Beendigung der Datenübertragung mit dem in die Datenübertragung einzubeziehenden Prozessor benötigt werden, daß Einrichtungen vorgesehen sind, die an die Hauptspeicher— Steuereinrichtung einen zweiten Lese-Doppelbefehl und die zweite Adresse abgeben, daß Einrichtungen vorgesehen sind, die von der Hauptspeicher-Steuereinrichtung auf das Auftreten des zweiten Lese-Doppelbefehles hin ein erstes Schreib-Fernregister-Datenwort aufnehmen und dieses Datenwort abspeichern, daß Einrichtungen vorgesehen sind, die von dem Speicher auf das Auftreten des zweiten Lese-Doppelbefehles hin ein zweites Schreib-Fernregister-Datenwort aufnehmen und dieses Datenwort abspeichern, daß Einrichtungen vorgesehen sind, die das aufgenommene erste Fernregister-Datenwort zur Feststellung seiner Gültigkeit überprüfen, daß Einrichtungen vorgesehen sind, die die Datenübertragung in dem Fall beenden, daß das erste Verbindungs-Datenwort ungültig ist, und daß Einrichtungen vorgesehen sind, die an die Hauptspeicher-Steuereinrichtung den Schreib-Fernregister-Befehl, das erste Schreib-Fern-Datenwort und das zweite

   809823/0796

   Schreib-Fernregister-Datenwort abgeben.

   Anordnung nach Anspruch 3 oder 4, mit einem Datenprozessor, einem Hauptspeicher und einer Hauptspeicher-Steuereinrichtung, wobei der Datenprozessor einen Notizblockspeicher, eine Schiebeeinrichtung, Schalter, eine Rechen- und Verknüpfungseinheit, Addierer und eine Vielzahl von Registern einschließlich eines Dateneingaberegisters und eines Befehlsregisters enthält, und wobei das betreffende Befehlsregister auf die Aufnahme eines Verbindungs-Befehlswortes von einem Hauptspeicher über eine Hauptspeicher-Steuereinrichtung ein den Befehl ausführendes Mikroprogramm einleitet, dadurch gekennzeichnet, daß aus dem Notizblockspeicher des Prozessors eine erste Adresse erhältlich ist, die die Adresse der Basis des Reservespeichersegments eines Hauptspeichers darstellt und die in einem ersten Kurzzeit-Basisregister abgespeichert wird und eine Verschiebung nach links um eine bestimmte Anzahl von Bitpositionen erfährt, daß ein erstes Datenwort in dem Dateneingaberegister des Prozessors gespeichert wird, wobei das betreffende Datenwort einen in die Datenübertragung einzubeziehenden Prozessor des Datenverarbeitungssystems bezeichnet, daß das erste Datenwort nach erfolgter Verschiebung in dem ersten Kurzzeitregister gespeichert wird, daß eine zweite Adresse dadurch erzeugt wird, daß eine bestimmte Zahl zu der ersten Adresse addiert wird und daß der erste Lese-Doppelbefehl und die zweite Adresse an die Hauptspeicher-Steuereinrichtung des Hauptspeichers abgegeben werden, daß das in dem ersten Kurzzeit-Basisregister gespeicherte erste Datenwort um 29 Bitpositionen nach rechts verschoben und nach der Verschiebung in dem ersten Kurzzeitregister abgespeichert wird, daß abgewartet wird, bis auf

   809823/0796

   die Abgabe des ersten Lese-Doppelbefehles hin ein zweites Datenwort in dem Dateneingaberegister abgespeichert wird, wobei das betreffende zweite Datenwort die Versetzung zu der Basisadresse des Reservespeichersegments einer Vielzahl von Verbindung sdatenwörtern angibt, daß zu dem zweiten Datenwort das in dem ersten Kurzzeitregister gespeicherte Datenwort addiert wird, daß die Summe in einem Kurzzeit-Adreßregister abgespeichert wird, daß in dem Dateneingaberegister auf das Auftreten des ersten Lese-Doppelbefehles hin ein drittes Datenwort aufgenommen wird, welches einen Schreib-Fernregister-Datenübertragungsbefehl darstellt, daß der Inhalt des ersten Kurzzeit-Basisregisters und des Kurzzeit-Adreßregisters unter Erzeugung einer dritten Adresse addiert werden, die in dem Reservespeichersegment die Adresse des ersten Datenwortes eines Paares von Verbindungs-Datenwörtern darstellt, welche die Information bereitstellen, die für die Hauptspeicher-Steuereinrichtung erforderlich ist, um die Datenübertragung mit dem bezeichneten Prozessor zu bewirken, daß ein zweiter Lese-Doppelbefehl und die dritte Adresse an die Hauptspeicher-Steuereinrichtung des Hauptspeichers abgegeben werden, daß das dritte Datenwort bzw. der Schreib-Fernregister-Befehl in einem zweiten Kurzzeitregister abgespeichert wird, daß auf das Auftreten des zweiten Lese-Doppelbefehles hin solange abgewartet wird, bis das erste Verbindungs-Datenwort von dem Dateneingaberegister aufgenommen ist, daß das erste Verbindungs-Datenwort zu einem dritten Kurzzeitregister hin übertragen wird, daß das zweite Verbindungs-Datenwort in dem Dateneingaberegister auf das Auftreten des zweiten Lese-Doppelbefehles hin aufgenommen wird, daß das erste Verbindungs-Datenwort daraufhin überprüft wird, ob sämtliche Bitpositionen Nullen sind,

   809823/0796

   daß die Beendigung des Mikroprogramms in dem Fall erfolgt, daß sämtliche Bitpositionen des ersten Verbindungs-Datenwortes Nullen bzw. wenn sämtliche Bitpositionen des ersten Verbindungs-Datenwortes nicht Nullen sind, und daß an die Hauptspeicher-Steuereinrichtung der Schreib-Fernregister-Befehl, das erste Verbindungs-Datenwort sowie das zweite Wort von Verbindungsdaten abgebbar sind und das Mikroprogramm abschließbar ist.

   6. Anordnung nach Anspruch 4 oder 5, wobei der Datenprozessor ein Kurzzeit-Basisregister, Kurzzeit-Register, Rechen-Verknüpfungseinheiten, Kurzzeit-Adreßregister, Befehlsregister und ein Dateneingaberegister enthält, wobei das Befehlsregister auf die Aufnahme eines Verbindungsbefehls von einem Hauptspeicher her über eine Hauptspeicher-Steuereinrichtung ein Mikroprogramm auslöst, welches in einem Ausführungs-Steuerspeicher des Prozessors gespeichert ist, wobei durch die betreffende Mikroprogrammausführung bestimmte Datenwörter einem Prozessor des Systems zuführbar sind, und wobei der in eine Datenübertragung einzubeziehende Prozessor durch das in dem Dateneingaberegister gespeicherte erste Datenwort bezeichnet ist, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, die auf den ersten Mikrobefehl des Mikroprogramms hin aus einem Notizblockspeicher des Prozessors die Adresse der Basis eines Reservespeichersegments des Hauptspeichers abrufen und dieser Adresse in einem Kurzzeit-Basisregister abspeichern, daß Einrichtungen vorgesehen sind, die das in dem Dateneingaberegister gespeicherte erste Datenwort um eine bestimmte Anzahl von Bitpositionen nach links verschieben und das Datenwort nach ssiner Verschiebung in einem ersten Kurzzeitregister abspeichern, daß Einrich-

   809823/0796

   tungen vorgesehen sind, die auf das Auftreten des zweiten Mikrobefehls des Mikroprogramms hin zu der in dem Kurzzeit-Basisregister gespeicherten Adresse der Basis des Reservespeichersegments eine bestimmte Zahl addieren, derart, daß eine erste Adresse in dem Reservespeichersegment des Hauptspeichers gebildet ist, daß ein erster Lese-Doppelbefehl an die Hauptspeicher-Steuereinrichtung des Hauptspeichers und die erste Adresse abgebbar sind, daß aus dem Hauptspeicher auf das Auftreten des ersten Lese-Doppelbefehles hin abgerufene Datenwörter ein zweites bzw. ein drittes Datenwort bilden, daß das zweite Datenwort von der Basisadresse eines Blockes von Verbindungs-Datenwörtern versetzt ist, daß das dritte Datenwort einen Schreib-Fernregister-DatenUbertragungsbefehl bildet, daß Einrichtungen vorgesehen sind, die das in dem ersten Kurzzeitregister gespeicherte erste Datenwort um eine bestimmte Anzahl von Bitpositionen nach rechts verschieben und das betreffende erste Datenwort nach einer Verschiebung in dem ersten Kurzzeitregister abspeichern, daß Einrichtungen vorgesehen sind, die auf das Auftreten des dritten Mikrobefehls des Mikroprogramms hin das zweite Datenwort in dem Dateneingaberegister speichern, daß Einrichtungen vorgesehen sind, die auf das Auftreten des vierten Mikrobefehls des Mikroprogramms hin zu dem zweiten Datenwort das in dem ersten Kurzzeitregister gepeicherte Datenwort addieren und die Summe in einem Kurzzeit-Adreßregister speichern, daß das dritte Datenwort in dem Dateneingaberegister gespeichert wird, daß Einrichtungen vorgesehen sind, die auf das Auftreten des fünften Mikrobefehles des Mikroprogramme hin den Inhalt des Kurzzeit-Adreßregisters und des Kurzzeit-Basisregisters unter Erzeugung einer zweiten Adresse in dem Reservespeichersegment addieren, daß die zweite Adresse jene des ersten Datenwortes eines Paares von

   809823/0796

   Verbindungs-Datenwörtern ist, die eine solche Information für die Hauptspeicher-Steuereinrichtung bereitstellen, daß die betreffende Steuereinrichtung veranlaßt ist, eine Datenübertragung mit dem bezeichneten Prozessor vorzunehmen, daß ein zweiter Lese-Doppelbefehl an die Hauptspeieher-Steuereinrichtung des Hauptspeichers sowie die zweite Adresse abgegeben werden, daß das dritte Datenwort in dem zweiten Kurzzeitregister abgespeichert wird, daß Einrichtungen vorgesehen sind, die auf das Auftreten des sechsten Mikrobefehles des Mikroprogramms hin in dem Dateneingaberegister das erste Wort von Verbindungsdaten aufnehmen, daß Einrichtungen vorgesehen sind, die auf das Auftreten des siebten Mikrobefehles des Mikroprogramms hin das erste Verbindungsdatenwort in einem dritten Kurzzeitregister speichern, daß das zweite Verbindungsdatenwort in dem Dateneingaberegister gespeichert wird, daß Einrichtungen vorgesehen sind, die das erste Verbindungsdatenwort zur Feststellung darauf überprüfen, ob dessen sämtliche Bitpositionen Nullen sind, daß Einrichtungen vorgesehen sind, die auf das Auftreten des achten Mikrobefehles des Mikroprogramms hin das Mikroprogramm in dem Fall beenden, daß sämtliche Bitpositionen des ersten Verbindungs-Datenwortes Nullen sind, und daß in dem Fall, daß die betreffende überprüfung anzeigt, daß das erste Verbindungs-Datenwort nicht insgesamt aus Nullen besteht, durch Einrichtungen,die auf einen neunten, zehnten bzw. elften Mikrobefehl ansprechen, an die Hauptspeicher-Steuereinrichtung der Schreib-Fernregister-Befehl, das erste Wort von Verbindungsdaten und das zweite Wort von Verbindungsdaten abgebbar sind und das Mikroprogramm abschließbar ist.

   7. Anordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß ein Befehlsregister vorgesehen

   809823/0796

   ist, welches Befehlswörter von einem Hauptspeicher aufzunehmen vermag, der eine Hauptspeicher-Steuereinrichtung aufweist, daß bestimmte Bitpositionen des jeweiligen Befehlswortes einen Opera ionscode darstellen, daß ein Dateneingaberegister vorgesehen ist, welches Datenwörter aus dem Hauptspeicher aufzunehmen vermag, daß ein Steuereinheits-Steuerspeicher vorgesehen ist, der Steuerwörter zu speichern imstande ist, deren Operationscodes jeweils die Adresse eines Steuerwortes bilden, welches in dem Steuereinheits-Steuerspeicher gespeichert ist, daß ein AusfUhrungseinheits-Steuerspeicher vorgesehen ist, der Mikroprogramme zu speichern imstande ist, deren jedes aus Mikrobefehlen besteht, daß jedes Steuerwort des Steuereinheits-Steuerspeichers die Adresse in dem Ausführungseinheits-Steuerspeicher des ersten Mikrobefehls des entsprechenden Mikroprogramms enthält, daß der AusfUhrungseinheits-Steuerspeicher auf das Auftreten einer ihn von einem Steuereinheits-Steuerspeicher, von einem Mikrobefehlsregister oder von einem in der Ausführung befindlichen Mikrobefehl her zugeführten Adresse hin bewirkt, daß die unter der an den Ausführungs-Steuerspeicher abgegebenen Adresse gespeicherten Mikrobefehle in ein Mikrobefehls-Steuerregister auszulesen sind, daß jeder in dem Mikrobefehls-Steuerregister gespeicherte Mikrobefehl Schalter, Schiebeeinrichtungen, Rechen- und Verknüpfungseinheiten, Datenausgaberegister, Dateneingaberegister und einen Notizblockspeicher des Prozessors in Übereinstimmung mit der binären Information bestimmter Bitpositionen des jeweiligen Mikrobefehls steuert, daß das Befehlsregister auf die Aufnahme eines Verbindungsbefehles hin das Steuereinheits-Steuerspeicher-Steuerwort un ter der dem Operationscode des betreffenden Befehls entsprechenden Adresse veranlaßt, an den Ausführungs-

   809823/0796

   einheits-Steuerspeicher die Adresse des ersten Mikrobefehls des Verbindungs-Mikroprogramms abzugeben, daß der Ausführungseinheits-Steuerspeicher auf das Auftreten einer derartigen Adresse hin an das Mikrobefehls-Steuerregister den ersten Mikrobefehl des Verbindungs-Mikroprogramms abgibt, daß der in dem Mikrobefehls-Steuerregister gespeicherte erste Mikrobefehl das Abholen eines Datenwortes aus dem Notizblockspeicher unter einer Adresse veranlaßt, die in dem Mikrobefehl bezeichnet ist, daß das abgeholte Datenwort die Adresse der Basis eines Reservespeicherbereichs eines Hauptspeichers darstellt, daß der Mikrobefehl die Abspeicherung des betreffenden Datenwortes in einem ersten Register veranlaßt, daß ein in dem Dateneingaberegister gespeichertes Datenwort, welches eine Information enthält, die den im Zuge der Ausführung des Mikroprogramms einzubeziehenden Prozessor angibt, zu einer Schiebeeinrichtung hin übertragen wird, durch die das betreffende Datenwort um 33 Bits nach links verschiebbar ist, wobei das Ausgangssignal der betreffenden Schiebeeinrichtung in einem zweiten Register speicherbar ist, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlsregister schrittweise um Eins erhöhen und die jeweilige neue Adresse an den Ausführungseinheits-Steuerspeicher abgeben, wobei die Aufnahme der neuen Adresse die Übertragung des zweiten Mikrobefehls des Mikroprogramms an das Mikrobefehls-Steuerregister bewirken, daß der in dem Mikrobefehls-Steuerregister gespeicherte zweite Mikrobefehl bewirkt, daß der Inhalt des ersten Registers zu einer Größe hinzuzuaddieren ist, die in dem Mikrobefehl spezifiziert ist, derart, daß eine erste Adresse in dem Reservespeicherbereich des Hauptspeichers gebildet ist, daß die erste Adresse

   809823/0796

   die Adresse eines Datenwortes darstellt, welches die Versetzung von der Basis des Reservespeicherbereichs eines ersten Datenwortes eines Satzes von Datenworten enthält, welche die erforderliche Information für die Datenübertragung mit dem bezeichneten Prozessor enthalten, daß die erste Adresse an das Datenausgaberegister zusammen mit einem Lese-Doppelbefehl übertragen wird und daß die Adresse und der Befehl an die Hauptspeicher-Steuereinrichtung ausgegeben werden, daß der Inhalt des zweiten Registers durch die Schiebeeinrichtung derart hindurchgeleitet wird, daß er um 29 Stellen nach rechts verschoben wird, wobei das Ausgangssignal der betreffenden Schiebeeinrichtung in dem zweiten Register abgespeichert wird, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlsregister um Eins erhöhen und den dritten Mikrobefehl an das Mikrobefehls-Steuerregister abgeben, daß der dritte Mikrobefehl den Prozessor veranlaßt, solange zu warten, bis das erste aus dem Hauptspeicher auf das Auftreten des ersten Lese-Doppelbefehles hin ausgelesene Wort in dem Dateneingaberegister gespeichert ist, daß dieses erste Datenwort von der Reservespeicherbasis des Speicherplatzes des ersten Datenwortes einesSatzes von Verbindungs-Datenwörtern versetzt ist, die dem jeweiligen für eine Datenübertragung möglichen Prozessor zugehörig sind, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlsregister um Eins erhöhen und den vierten Mikrobefehl zu dem Mikrobefehls-Steuerregister übertragen, daß der vierte Mikrobefehl das in dem Dateneingaberegister enthaltene Datenwort veranlaßt, zu dem in dem zweiten Register enthaltenen Datenwort unter Erzeugung einer zweiten Adresse addiert zu werden, wobei die zweite Adresse die Versetzung zu der Basisadresse des Reservespeichere des ersten Wortes der

   809823/0796

   Verbindungs-Datenwörter für den in eine Datenübertragung einzubeziehenden Prozessor darstellt, daß die betreffende zweite Adresse in einem dritten Register abgespeichert wird, daß das aus dem Speicher auf das Auftreten des ersten Lese-Doppelbefehles hin ausgelesene zweite Datenwort die Einspeicherung eines Schreib-Fernregister-Befehls in dem Dateneingaberegister bewirkt, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlsregister um Eins erhöhen und den fünften Mikrobefehl zu dem Mikrobefehls-Steuerregister hin übertragen, wobei der betreffende fünfte Mikrobefehl bewirkt, daß das Datenausgaberegister mit einem zweiten Lese-Doppelbefehl und einer dritten Adresse geladen wird, die dadurch gebildet wird, daß die Inhalte des dritten Registers und des ersten Registers derart addiert werden, daß die Adresse in dem Hauptspeicher von dem ersten Wort der Verbindungsdaten für den in die Datenübertragung einzubeziehenden Prozessor gebildet wird, daß ein zweiter Lese-Doppelbefehl und die dritte Adresse an die Hauptspeicher-Steuereinrichtung abgegeben werden, daß das aus dem Speicher auf das Auftreten des ersten Lese-Doppelbefehles hin ausgelesene zweite Datenwort in einem vierten Register abspeicherbar ist, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlsregister um Eins erhöhen, derart, daß der sechste Mikrobefehl an das Mikrobefehls-Steuerregister abgebbar ist, wobei der sechste Mikrobefehl den Prozessor veranlaßt solange zu warten, bis das aus dem Hauptspeicher auf das Auftreten des zweiten Lese-Doppelbefehles hin ausgelesene erste Wort der Yerbindungsdaten in dem Dateneingaberegister gespeichert ist, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in den Mikrobefehlsregistern um Eins erhöhen, derart, daß der siebte

   809823/0796

   Mikrobefehl an das Mikrobefehl-Steuerregister abgegeben wird, wobei der siebte Mikrobefehl bewirkt, daß das erste Verbindungs-Datenwort aus dem Dateneingaberegister an das fünfte Register über die Rechen- und Verknüpfungseinheit übertragen wird, daß eine Prüfschaltung veranlaßt wird, den Inhalt des ersten Verbindungs-Datenwortes daraufhin zu überprüfen, ob sämtliche Bits dieses Datenwortes Nullen sind, wobei das Dateneingaberegister veranlaßt wird, daß aus dem Hauptspeicher auf das Auftreten des zweiten Lese-Doppelbefehles hin ausgelesene zweite Verbindungs-Datenwort zu speichern, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlszähler um Bins erhöhen und den achten Mikrobefehl an das Mikrobefehls-Steuerregister übertragen, wobei der achte Mikrobefehl bewirkt, daß das in dem vierten Register gespeicherte Datenwort in dem Datenausgaberegister eingespeichert wird, daß in dem Fall, daß die während des Auftretens des achten Mikrobefehls durchgeführte überprüfung eines ersten Verbindungs-Datenwortes anzeigt, daß das erste Verbindungs-Datenwort insgesamt aus Nullen besteht, die an den Ausführungs-Steuerspeicher abzugebende Adresse des Mikrobefehls als Verzweigung zu einer Adresse eines Mikrobefehls berücksichtigt wird, wobei berücksichtigt ist, daß kein Prozessor vorhanden ist, der in die Datenübertragung einzubeziehen ist und der das Verbindungs-Mikroprogramm beendet, daß in dem Fall, daß die betreffende Überprüfung anzeigt, daß der Inhalt des ersten Verbindungs-Datenwortes nicht insgesamt aus Nullen besteht, eine Übertragung des Inhalts des vierten Registers als des Schreib-Fernregister-Befehls zu dem Datenausgaberegister hin erfolgt, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlszähler derart um Eins erhöhen, daß der neunte

   809823/0796

   Mikrobefehl an das Mikrobefehls-Steuerregister abgebbar ist, wobei der neunte Mikrobefehl das Datenausgaberegister veranlaßt, an die Hauptspeicher-Steuereinrichtung den Speicher-Fernregister-Befehl abzugeben, daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlsregister derart um Eins erhöhen, daß der zehnte Mikrobefehl an das Mikrobefehls-Steuerregister abgebbar ist, wobei der zehnte Mikrobefehl bewirkt, daß der Inhalt des fünften Registers zu dem Datenausgaberegister hin übertragen und an die Hauptspeicher-Steuereinrichtung abgegeben wird, und daß Einrichtungen vorgesehen sind, die die Mikrobefehlsadresse in dem Mikrobefehlsregister derart um Eins erhöhen, daß der elfte Mikrobefehl zu dem Mikrobefehlszähler hin übertragen wird, wobei der elfte Mikrobefehl bewirkt, daß der Inhalt des Dateneingaberegisters zu dem Datenausgaberegister übertragen und das zweite Verbindungs-Datenwort an die Hauptspeicher-Steuereinrichtung abgegeben wird, wobei das Verbindungs-Mikroprogramm veranlaßt wird, durch Ausführung einer Verzweigung zu einer in dem elften Mikrobefehl bezeichneten Ausgangs-Speicher stelle einen Abschluß vorzunehmen.

   809823/0796